JPH0564108A - 液晶tvの駆動回路 - Google Patents
液晶tvの駆動回路Info
- Publication number
- JPH0564108A JPH0564108A JP21956891A JP21956891A JPH0564108A JP H0564108 A JPH0564108 A JP H0564108A JP 21956891 A JP21956891 A JP 21956891A JP 21956891 A JP21956891 A JP 21956891A JP H0564108 A JPH0564108 A JP H0564108A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- liquid crystal
- line
- circuit
- side driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】
【目的】 液晶の駆動周波数を上げずに、良好な画像を
得る。 【構成】 EDTV信号処理回路から実信号Aと補間信
号Bが同時に出力されている。一方、液晶パネル12の
奇数ライン画素○印群と、偶数ライン画素●印群は、そ
れぞれについて独立にデータ側ドライバと走査側ドライ
バを具備し、独立に駆動できるものとする。そこで上記
実信号Aと補間信号Bの1H遅延信号を1V毎に切替え
た信号を奇数ライン用信号とし、実信号Aと補間信号B
を、奇数ラインとは逆選択で切替えて偶数ライン用信号
とし、それぞれ交流化回路、γ補正回路等を具備した液
晶ドライブ用信号処理回路を介して、奇数偶数ライン用
データ側ドライバへ送り、それぞれ同時に駆動すれば、
入力信号の駆動周波数のまま駆動できる。
得る。 【構成】 EDTV信号処理回路から実信号Aと補間信
号Bが同時に出力されている。一方、液晶パネル12の
奇数ライン画素○印群と、偶数ライン画素●印群は、そ
れぞれについて独立にデータ側ドライバと走査側ドライ
バを具備し、独立に駆動できるものとする。そこで上記
実信号Aと補間信号Bの1H遅延信号を1V毎に切替え
た信号を奇数ライン用信号とし、実信号Aと補間信号B
を、奇数ラインとは逆選択で切替えて偶数ライン用信号
とし、それぞれ交流化回路、γ補正回路等を具備した液
晶ドライブ用信号処理回路を介して、奇数偶数ライン用
データ側ドライバへ送り、それぞれ同時に駆動すれば、
入力信号の駆動周波数のまま駆動できる。
Description
【0001】
【産業上の利用分野】本発明は、インターレース信号を
ノンインターレース化しこれを駆動する液晶TVの駆動
方法に関するものである。
ノンインターレース化しこれを駆動する液晶TVの駆動
方法に関するものである。
【0002】
【従来の技術】NTSC信号やハイビジョン信号等は、
信号の伝送時における映像帯域の効率化のため、1画面
(1フィールド)ごとに走査線オフセットする信号いわ
ゆるインターレース信号によって伝送されている。
信号の伝送時における映像帯域の効率化のため、1画面
(1フィールド)ごとに走査線オフセットする信号いわ
ゆるインターレース信号によって伝送されている。
【0003】一方、TV受像機の表示デバイスとして液
晶パネルを使用する場合、コントラストが高く、応答が
早いTFTアクティブマトリクス液晶パネルを用いるこ
とが多い。例えば図6はTFTアクティブマトリクス液
晶パネルの等価回路を示し、1はマトリクス上に配され
た液晶セル、2は各液晶セル1と並列に付加されている
記憶用コンデンサ、3は液晶セル1ごとにその一方の電
極(ドレイン電極、あるいは画素電極)が接続されてい
る電界効果トランジスタ(FET、あるいはTFT)で
あって、これら三つの素子にて1画素を構成している。
4はマトリクスの各列ごとにFET3の入力電極(ソー
ス電極)に共通に接続された複数のX電極、5はマトリ
クスの各ラインごとにFET3のゲート電極に共通接続
された複数のY電極である。また、6はY電極5に順次
走査パルスを印加する走査側ドライバ、7は映像信号を
サンプリングホールドすることにより一水平走査線分の
映像信号をX線電極数の並列な映像信号に変換し、X電
極に印加するデータ側ドライバである。また、8は全て
の液晶セル1の他方の電極に共通接続された、共通電極
である。
晶パネルを使用する場合、コントラストが高く、応答が
早いTFTアクティブマトリクス液晶パネルを用いるこ
とが多い。例えば図6はTFTアクティブマトリクス液
晶パネルの等価回路を示し、1はマトリクス上に配され
た液晶セル、2は各液晶セル1と並列に付加されている
記憶用コンデンサ、3は液晶セル1ごとにその一方の電
極(ドレイン電極、あるいは画素電極)が接続されてい
る電界効果トランジスタ(FET、あるいはTFT)で
あって、これら三つの素子にて1画素を構成している。
4はマトリクスの各列ごとにFET3の入力電極(ソー
ス電極)に共通に接続された複数のX電極、5はマトリ
クスの各ラインごとにFET3のゲート電極に共通接続
された複数のY電極である。また、6はY電極5に順次
走査パルスを印加する走査側ドライバ、7は映像信号を
サンプリングホールドすることにより一水平走査線分の
映像信号をX線電極数の並列な映像信号に変換し、X電
極に印加するデータ側ドライバである。また、8は全て
の液晶セル1の他方の電極に共通接続された、共通電極
である。
【0004】次に同図の表示装置を駆動する方法につい
て説明する。今、Y電極のi行目の電極をYiとする
と、Y電極5の各電極、例えばYiからYi+3の電極
には、図7のようなタイミングのゲートパルス信号が走
査回路6から印加される。このゲートパルス信号がFE
T3のゲートに加わると、その選択された全てのライン
のFET3はオン状態となり、X電極4から並列変換さ
れた映像信号に応じた電流がFET3を介して流れ、記
憶用コンデンサ2が充電される。そしてFET3がオフ
状態になっても、記憶用コンデンサ2に蓄えられた電荷
により液晶セル1に映像信号に対応した電圧が印加され
続け、次の書き込み時まで(1フィールド後まで)その
電圧を保持し続ける。
て説明する。今、Y電極のi行目の電極をYiとする
と、Y電極5の各電極、例えばYiからYi+3の電極
には、図7のようなタイミングのゲートパルス信号が走
査回路6から印加される。このゲートパルス信号がFE
T3のゲートに加わると、その選択された全てのライン
のFET3はオン状態となり、X電極4から並列変換さ
れた映像信号に応じた電流がFET3を介して流れ、記
憶用コンデンサ2が充電される。そしてFET3がオフ
状態になっても、記憶用コンデンサ2に蓄えられた電荷
により液晶セル1に映像信号に対応した電圧が印加され
続け、次の書き込み時まで(1フィールド後まで)その
電圧を保持し続ける。
【0005】ここで、図7にも示してあるように、FE
T3がオン状態となるのは、それぞれのライン毎に1水
平期間(1H)以下に限られ、1フィールドの残りの期
間全てが記憶用コンデンサ2による保持期間となる。
T3がオン状態となるのは、それぞれのライン毎に1水
平期間(1H)以下に限られ、1フィールドの残りの期
間全てが記憶用コンデンサ2による保持期間となる。
【0006】さて、一般に液晶は共通電極に対して、印
加する電圧の極性を逆にしてもほぼ同じ透過光特性とな
る性質がある。そこで、液晶が同極性の電圧を印加し続
けると寿命が短くなる欠点を改善するため、共通電極8
の電位に対して、画素電極の電位(映像信号電圧)を、
フィールド周期(パネルでの表示原理上ではフレーム周
期)で反転し長寿命化をはかる対策がなされていること
が多い。しかしながら実際には、上記反転処理の際、液
晶の極性によって若干の透過光特性の相違が残ってしま
うため、フィールド周期で明るい画面と暗い画面が繰り
返されることになり、結果的にフレーム周期の大画面フ
リッカーを生じる。
加する電圧の極性を逆にしてもほぼ同じ透過光特性とな
る性質がある。そこで、液晶が同極性の電圧を印加し続
けると寿命が短くなる欠点を改善するため、共通電極8
の電位に対して、画素電極の電位(映像信号電圧)を、
フィールド周期(パネルでの表示原理上ではフレーム周
期)で反転し長寿命化をはかる対策がなされていること
が多い。しかしながら実際には、上記反転処理の際、液
晶の極性によって若干の透過光特性の相違が残ってしま
うため、フィールド周期で明るい画面と暗い画面が繰り
返されることになり、結果的にフレーム周期の大画面フ
リッカーを生じる。
【0007】この大画面フリッカーの対策として、例え
ば走査する液晶パネルのライン(Y電極)ごとにも映像
信号の極性を反転させることにより、大画面フリッカー
を防止することが出来る。これは、時間方向と空間方向
における人間の目の視覚的なローパス効果を有効に使っ
た手法であり、見た目の画面上のフリッカーを軽減する
ものである。
ば走査する液晶パネルのライン(Y電極)ごとにも映像
信号の極性を反転させることにより、大画面フリッカー
を防止することが出来る。これは、時間方向と空間方向
における人間の目の視覚的なローパス効果を有効に使っ
た手法であり、見た目の画面上のフリッカーを軽減する
ものである。
【0008】さて、このような構成の液晶パネルをTV
受信機の表示デバイスとして用いる場合、インターレー
ス信号をあらかじめノンインターレース化してから、液
晶パネルをドライブすることにより、インターレースに
よるラインフリッカーの軽減、垂直解像度の向上を計っ
た液晶TVが提案されている。
受信機の表示デバイスとして用いる場合、インターレー
ス信号をあらかじめノンインターレース化してから、液
晶パネルをドライブすることにより、インターレースに
よるラインフリッカーの軽減、垂直解像度の向上を計っ
た液晶TVが提案されている。
【0009】ノンインタレース化の手法は駆動する液晶
パネルの総画素数、ドライブの方法などによって種々の
方法があるが、例えば、NTSC信号の場合、近年は高
画質化の傾向にあり、フレームメモリーを用いた三次元
適応型の走査線補間処理回路(倍走査変換処理)を備え
た、いわゆるEDTV(Extendeddefini
tion TV)信号処理が用いられることがある。
パネルの総画素数、ドライブの方法などによって種々の
方法があるが、例えば、NTSC信号の場合、近年は高
画質化の傾向にあり、フレームメモリーを用いた三次元
適応型の走査線補間処理回路(倍走査変換処理)を備え
た、いわゆるEDTV(Extendeddefini
tion TV)信号処理が用いられることがある。
【0010】図8は従来の液晶TVのNTSC信号入力
の一例であって、9はNTSC信号を走査線補間し倍走
査変換する倍走査変換処理部を兼ね備えたEDTV信号
処理回路、10はEDTV信号処理回路9の出力映像信
号を各行ごとに、あるいはフィールドごとに極性反転さ
せる映像信号交流化回路や、送信される映像信号のγ特
性を補正し、液晶のコントラスト特性に合わせて変換す
る特性変換回路等を兼ね備えた液晶ドライブ用信号処理
回路、11はEDTV信号処理回路から出力されるH
D、VDパルスを入力とし、液晶パネルの走査側ドライ
バ回路6とデータ側ドライバ回路7にそれぞれタイミン
グパルスを送出するタイミングパルス発生回路、12は
TV信号を表示する液晶パネルである。
の一例であって、9はNTSC信号を走査線補間し倍走
査変換する倍走査変換処理部を兼ね備えたEDTV信号
処理回路、10はEDTV信号処理回路9の出力映像信
号を各行ごとに、あるいはフィールドごとに極性反転さ
せる映像信号交流化回路や、送信される映像信号のγ特
性を補正し、液晶のコントラスト特性に合わせて変換す
る特性変換回路等を兼ね備えた液晶ドライブ用信号処理
回路、11はEDTV信号処理回路から出力されるH
D、VDパルスを入力とし、液晶パネルの走査側ドライ
バ回路6とデータ側ドライバ回路7にそれぞれタイミン
グパルスを送出するタイミングパルス発生回路、12は
TV信号を表示する液晶パネルである。
【0011】ここでEDTV信号処理回路9の中の倍走
査変換処理部について、図9を用いて説明する。図9は
昭和59年12号のNHK技研月報P511に掲載され
た倍速変換処理部の一例(図中、一部を省略した)であ
って、13は映像信号を入力し1フィールド遅延し、実
信号Aを得る第一のフィールドメモリー、14は第一の
フィールドメモリーの出力信号を更に1フィールド遅延
させる第二のフィールドメモリー、15は入力信号と2
フィールド遅延信号(1フレーム遅延信号)を入力と
し、例えばその差分信号によって画像の動きを検出する
動き検出回路、16は入力信号と2フィールド遅延信号
(1フレーム遅延信号)を混合してフレーム間補間信号
を生成する第一のミキサー、17は第一のミキサー出
力、フレーム間補間信号の垂直高域成分を動き検出回路
出力によって制御する垂直HPF(ハイパスフィルタ
ー)、18は第一のフィールドメモリーの出力よりフィ
ールド内補間処理で、フィールド内補間信号を生成する
垂直LPF(ローパスフィルタ)、19は垂直HPF1
7と垂直LPF18の出力を動き検出回路15出力によ
って混合比を制御し、補間信号Bを出力する第二のミキ
サー、20は第一のフィールドメモリーの出力、実信号
Aと補間信号Bを入力信号とし、これらを時間軸圧縮、
多重して倍走査変換信号Cを生成する倍走査変換回路で
ある。
査変換処理部について、図9を用いて説明する。図9は
昭和59年12号のNHK技研月報P511に掲載され
た倍速変換処理部の一例(図中、一部を省略した)であ
って、13は映像信号を入力し1フィールド遅延し、実
信号Aを得る第一のフィールドメモリー、14は第一の
フィールドメモリーの出力信号を更に1フィールド遅延
させる第二のフィールドメモリー、15は入力信号と2
フィールド遅延信号(1フレーム遅延信号)を入力と
し、例えばその差分信号によって画像の動きを検出する
動き検出回路、16は入力信号と2フィールド遅延信号
(1フレーム遅延信号)を混合してフレーム間補間信号
を生成する第一のミキサー、17は第一のミキサー出
力、フレーム間補間信号の垂直高域成分を動き検出回路
出力によって制御する垂直HPF(ハイパスフィルタ
ー)、18は第一のフィールドメモリーの出力よりフィ
ールド内補間処理で、フィールド内補間信号を生成する
垂直LPF(ローパスフィルタ)、19は垂直HPF1
7と垂直LPF18の出力を動き検出回路15出力によ
って混合比を制御し、補間信号Bを出力する第二のミキ
サー、20は第一のフィールドメモリーの出力、実信号
Aと補間信号Bを入力信号とし、これらを時間軸圧縮、
多重して倍走査変換信号Cを生成する倍走査変換回路で
ある。
【0012】上記の様な構成のEDTV信号処理回路の
倍走査変換処理部において、第一のフィールドメモリー
出力、実信号Aが、例えば図10aで表わされ、補間信
号として生成された補間信号Bが図10bで表わされた
とき、倍走査変換回路20の出力は、図7cの様に入力
信号に対し繰返し周波数(水平周波数)が倍で、実信号
Aと補間信号Bを交互に多重した倍走査変換信号Cに変
換される。従って、図8のEDTV信号処理回路9の出
力信号は入力信号の倍の周波数で、これを駆動するため
の走査側ドライバ回路6と、データ側ドライバ回路7の
駆動水平周波数は入力と比較して倍の周波数となる。
倍走査変換処理部において、第一のフィールドメモリー
出力、実信号Aが、例えば図10aで表わされ、補間信
号として生成された補間信号Bが図10bで表わされた
とき、倍走査変換回路20の出力は、図7cの様に入力
信号に対し繰返し周波数(水平周波数)が倍で、実信号
Aと補間信号Bを交互に多重した倍走査変換信号Cに変
換される。従って、図8のEDTV信号処理回路9の出
力信号は入力信号の倍の周波数で、これを駆動するため
の走査側ドライバ回路6と、データ側ドライバ回路7の
駆動水平周波数は入力と比較して倍の周波数となる。
【0013】
【発明が解決しようとする課題】従来の液晶TVは以上
のように構成されているので、走査側ドライバ回路とデ
ータ側ドライバ回路の駆動水平周波数が、例えばNTS
C入力時は約31.49kHz(水平周期31.78μ
s)、HDTV入力時は約67.5kHz(水平周期1
4.8μs)となり、各液晶セルの記憶用コンデンサへ
の書き込み時間も同時間以内に制限される。ところが、
電界効果トランジスタの電流容量等の制約により、記憶
用コンデンサへの書き込み時間(充電時間)は充分長く
とる方が好ましく、書き込み時間が短縮されると液晶パ
ネルのコントラストの低下を起こしやすくなる問題点が
あった。また、データ側ドライバ回路の映像信号帯域
も、それぞれ入力信号の倍になるため、回路の広帯域化
に伴い、コストアップにもつながるといった問題点があ
った。
のように構成されているので、走査側ドライバ回路とデ
ータ側ドライバ回路の駆動水平周波数が、例えばNTS
C入力時は約31.49kHz(水平周期31.78μ
s)、HDTV入力時は約67.5kHz(水平周期1
4.8μs)となり、各液晶セルの記憶用コンデンサへ
の書き込み時間も同時間以内に制限される。ところが、
電界効果トランジスタの電流容量等の制約により、記憶
用コンデンサへの書き込み時間(充電時間)は充分長く
とる方が好ましく、書き込み時間が短縮されると液晶パ
ネルのコントラストの低下を起こしやすくなる問題点が
あった。また、データ側ドライバ回路の映像信号帯域
も、それぞれ入力信号の倍になるため、回路の広帯域化
に伴い、コストアップにもつながるといった問題点があ
った。
【0014】本発明は上記のような問題点を解消するた
めになされたもので、走査水平周波数を上げることな
く、液晶パネルを駆動する液晶駆動回路を具備し、安定
した液晶のTV画像を得ることを目的としている。
めになされたもので、走査水平周波数を上げることな
く、液晶パネルを駆動する液晶駆動回路を具備し、安定
した液晶のTV画像を得ることを目的としている。
【0015】
【課題を解決するための手段】本発明に係る液晶TV
は、インターレース信号をノンインターレース化する倍
走査変換回路を備え、また、液晶パネル画素の奇数ライ
ンと偶数ラインそれぞれに対し奇数ライン用データ側ド
ライバと偶数行用データ側ドライバ、奇数ライン用走査
側ドライバと偶数ライン用走査側ドライバをそれぞれ独
立にかね備えており、受信した実信号と、補間信号をそ
れぞれ同時に駆動するものである。
は、インターレース信号をノンインターレース化する倍
走査変換回路を備え、また、液晶パネル画素の奇数ライ
ンと偶数ラインそれぞれに対し奇数ライン用データ側ド
ライバと偶数行用データ側ドライバ、奇数ライン用走査
側ドライバと偶数ライン用走査側ドライバをそれぞれ独
立にかね備えており、受信した実信号と、補間信号をそ
れぞれ同時に駆動するものである。
【0016】
【作用】本発明における液晶TVは、インターレース信
号をノンインターレース化するとき、倍走査変換をせず
に液晶マトリックスの2ライン同時に走査するため、倍
走査変換回路を省略でき、更に、液晶を駆動するための
走査側ドライバとデータ側ドライバの駆動周波数を上げ
ることなく、良好な特性を得ることが出来る。
号をノンインターレース化するとき、倍走査変換をせず
に液晶マトリックスの2ライン同時に走査するため、倍
走査変換回路を省略でき、更に、液晶を駆動するための
走査側ドライバとデータ側ドライバの駆動周波数を上げ
ることなく、良好な特性を得ることが出来る。
【0017】
【実施例】実施例1.以下、本発明の一実施例を図につ
いて説明する。図1において、21はEDTV信号処理
回路9から出力される補間信号Bを1走査線分遅延させ
る1H遅延回路(1HDL)、22はEDTV信号処理
回路出力A、Bおよび1H遅延回路出力を切り替え、奇
数ライン用映像信号Cと偶数ライン用映像信号Dを得る
スイッチ回路、10a、10bはそれぞれフィールド反
転回路20から出力される映像信号C、Dを奇数ライン
用データ側ドライバ7aと偶数ライン用データ側ドライ
バ7bに液晶ドライブ用信号に変換して送るための第
一、及び第二の液晶ドライブ用信号処理回路、6a、6
bはそれぞれ奇数ライン用走査側ドライバと偶数ライン
用走査側ドライバである。なお、液晶パネル12におい
て○印は奇数ラインの液晶画素を、●印は偶数ラインの
液晶画素を示す。
いて説明する。図1において、21はEDTV信号処理
回路9から出力される補間信号Bを1走査線分遅延させ
る1H遅延回路(1HDL)、22はEDTV信号処理
回路出力A、Bおよび1H遅延回路出力を切り替え、奇
数ライン用映像信号Cと偶数ライン用映像信号Dを得る
スイッチ回路、10a、10bはそれぞれフィールド反
転回路20から出力される映像信号C、Dを奇数ライン
用データ側ドライバ7aと偶数ライン用データ側ドライ
バ7bに液晶ドライブ用信号に変換して送るための第
一、及び第二の液晶ドライブ用信号処理回路、6a、6
bはそれぞれ奇数ライン用走査側ドライバと偶数ライン
用走査側ドライバである。なお、液晶パネル12におい
て○印は奇数ラインの液晶画素を、●印は偶数ラインの
液晶画素を示す。
【0018】次に、本実施例の動作を説明する。図2は
本発明による液晶パネル12と、奇数ライン用走査側ド
ライバ6a、偶数ライン用走査側ドライバ6b、奇数ラ
イン用データ側ドライバ7a、偶数ライン用データ側ド
ライバ7bの接続構成図である。図で示す通り、奇数ラ
イン用走査側ドライバ6aと偶数ライン用走査側ドライ
バ6b、奇数ライン用データ側ドライバ7aと偶数ライ
ン用データ側ドライバ7bはそれぞれ独立に奇数ライン
と偶数ラインのY電極、X電極に接続されており、奇数
ライン液晶画素群○と偶数ライン液晶画素群●はそれぞ
れ独立にドライブされる。
本発明による液晶パネル12と、奇数ライン用走査側ド
ライバ6a、偶数ライン用走査側ドライバ6b、奇数ラ
イン用データ側ドライバ7a、偶数ライン用データ側ド
ライバ7bの接続構成図である。図で示す通り、奇数ラ
イン用走査側ドライバ6aと偶数ライン用走査側ドライ
バ6b、奇数ライン用データ側ドライバ7aと偶数ライ
ン用データ側ドライバ7bはそれぞれ独立に奇数ライン
と偶数ラインのY電極、X電極に接続されており、奇数
ライン液晶画素群○と偶数ライン液晶画素群●はそれぞ
れ独立にドライブされる。
【0019】一方、従来回路例の倍走査変換部の動作波
形の説明図10からもわかるように、実信号Aと補間信
号Bが同じタイミングで供給されているとき、倍走査変
換回路20を介さず、この2つの信号を、フィールド毎
に反転するスイッチ回路22によって互いに逆の信号を
選択した奇数ライン用映像信号と偶数ライン用映像信号
を同時に生成し、図2の構成の液晶パネルの奇数ライン
用データ側ドライバ7aと偶数ライン用データ側ドライ
バ7bに供給すれば、倍走査変換することなしに、ノン
インターレース画像を得ることが出来る。ただし、ED
TV信号処理回路6で生成される補正信号Bは、常に実
信号Aの一つ下のラインの信号であるため、奇数ライン
用映像信号の補正信号は1H遅延回路21によって1ラ
イン分遅延させた1HDL信号である必要がある。
形の説明図10からもわかるように、実信号Aと補間信
号Bが同じタイミングで供給されているとき、倍走査変
換回路20を介さず、この2つの信号を、フィールド毎
に反転するスイッチ回路22によって互いに逆の信号を
選択した奇数ライン用映像信号と偶数ライン用映像信号
を同時に生成し、図2の構成の液晶パネルの奇数ライン
用データ側ドライバ7aと偶数ライン用データ側ドライ
バ7bに供給すれば、倍走査変換することなしに、ノン
インターレース画像を得ることが出来る。ただし、ED
TV信号処理回路6で生成される補正信号Bは、常に実
信号Aの一つ下のラインの信号であるため、奇数ライン
用映像信号の補正信号は1H遅延回路21によって1ラ
イン分遅延させた1HDL信号である必要がある。
【0020】図3は本発明の実施例で生成される奇数ラ
イン用映像信号と偶数ライン用映像信号のタイミング図
を示す。タイミング発生回路より供給されるスイッチ信
号Sによって、実信号Aと補間信号B、または補間信号
Bを1H遅延させた1HDL信号BDLが、奇数ライン
用映像信号Cと偶数ライン用映像信号Dに変換される。
この図で示すように、偶数ライン用映像信号Dは奇数フ
ィールドでは補間信号Bを、偶数フィールドでは実信号
Aを選択した信号になっている。一方、奇数ライン用映
像信号Cでは、奇数フィールドで実信号Aを、偶数フィ
ールドでは1HDL信号BDLを選択した信号となる。
イン用映像信号と偶数ライン用映像信号のタイミング図
を示す。タイミング発生回路より供給されるスイッチ信
号Sによって、実信号Aと補間信号B、または補間信号
Bを1H遅延させた1HDL信号BDLが、奇数ライン
用映像信号Cと偶数ライン用映像信号Dに変換される。
この図で示すように、偶数ライン用映像信号Dは奇数フ
ィールドでは補間信号Bを、偶数フィールドでは実信号
Aを選択した信号になっている。一方、奇数ライン用映
像信号Cでは、奇数フィールドで実信号Aを、偶数フィ
ールドでは1HDL信号BDLを選択した信号となる。
【0021】実施例2.図4は1H遅延回路を省いた実
施例を示している。この場合は、実施例1で説明した通
り、補正信号Bが常に実信号Aの一つ下のラインの信号
であるため、そのまま走査すると、走査線上の信号が、
偶数フィールドにおいて、奇数ラインと偶数ラインで逆
になってしまい正常な画面を得ることはできない。
施例を示している。この場合は、実施例1で説明した通
り、補正信号Bが常に実信号Aの一つ下のラインの信号
であるため、そのまま走査すると、走査線上の信号が、
偶数フィールドにおいて、奇数ラインと偶数ラインで逆
になってしまい正常な画面を得ることはできない。
【0022】そこで、本実施例ではタイミング発生回路
から送出する、奇数ライン用走査側ドライバのタイミン
グパルスを図5に示すようにし、正常な画面を得ること
が出来る。例えば、Y電極のiライン目の電極をYiと
し、奇数ライン用走査側ドライバ6aがYi、Yi+
2、Y+4の電極に、偶数ライン用走査側ドライバが6
bはYi+1、Yi+3、Yi+5の電極に接続されて
いるものとすれば、タイミング発生回路からのタイミン
グパルスは、図5で示す通り、奇数フィールドではYi
とYi+1、Yi+2、Yi+3、Yi+4とYi+5
でそれぞれ同じタイミングのタイミングパルスが供給さ
れ、偶数フィールドではYi+1、Yi+3、Yi+5
に対して、それぞれYi、Yi+2、Yi+4が1Hず
つ遅延したタイミングパルスが供給されている。このよ
うにすれば、実施例1と同様に正常な画面を得ることが
出来る。
から送出する、奇数ライン用走査側ドライバのタイミン
グパルスを図5に示すようにし、正常な画面を得ること
が出来る。例えば、Y電極のiライン目の電極をYiと
し、奇数ライン用走査側ドライバ6aがYi、Yi+
2、Y+4の電極に、偶数ライン用走査側ドライバが6
bはYi+1、Yi+3、Yi+5の電極に接続されて
いるものとすれば、タイミング発生回路からのタイミン
グパルスは、図5で示す通り、奇数フィールドではYi
とYi+1、Yi+2、Yi+3、Yi+4とYi+5
でそれぞれ同じタイミングのタイミングパルスが供給さ
れ、偶数フィールドではYi+1、Yi+3、Yi+5
に対して、それぞれYi、Yi+2、Yi+4が1Hず
つ遅延したタイミングパルスが供給されている。このよ
うにすれば、実施例1と同様に正常な画面を得ることが
出来る。
【0023】また、上記実施例では、EDTV信号処理
回路を兼ね備えた液晶TVの駆動回路について述べた
が、入力信号がHDTV信号で、これを倍走査変換する
回路を兼ね備えた液晶TVの駆動回路についても、同様
に良好な効果を得ることができる。つまり、本発明にお
いては入力信号がインターレース信号であって、これを
倍走査変換する回路を兼ね備えている液晶TVの駆動回
路であれば、上記実施例と同様の効果を得ることができ
る。
回路を兼ね備えた液晶TVの駆動回路について述べた
が、入力信号がHDTV信号で、これを倍走査変換する
回路を兼ね備えた液晶TVの駆動回路についても、同様
に良好な効果を得ることができる。つまり、本発明にお
いては入力信号がインターレース信号であって、これを
倍走査変換する回路を兼ね備えている液晶TVの駆動回
路であれば、上記実施例と同様の効果を得ることができ
る。
【0024】
【発明の効果】以上のように、本発明によれば、液晶パ
ネル画素の奇数ラインと偶数ラインそれぞれに対し、奇
数ライン用データ側ドライバと偶数ライン用データ側ド
ライバ、奇数ライン用走査側ドライバと偶数ライン用走
査側ドライバをそれぞれ独立に兼ね備え、インターレー
ス信号の水平同期の周波数を変えずに、奇数ラインの液
晶画素群、偶数ラインの液晶画素群を独立に、同時にド
ライブするように構成したので、液晶画素に接続された
記憶用コンデンサへの充電時間を半分にすることなく、
また、データ側ドライバ回路の映像信号帯域を広帯域化
する事なく良好なTV画像を得られる効果がある。
ネル画素の奇数ラインと偶数ラインそれぞれに対し、奇
数ライン用データ側ドライバと偶数ライン用データ側ド
ライバ、奇数ライン用走査側ドライバと偶数ライン用走
査側ドライバをそれぞれ独立に兼ね備え、インターレー
ス信号の水平同期の周波数を変えずに、奇数ラインの液
晶画素群、偶数ラインの液晶画素群を独立に、同時にド
ライブするように構成したので、液晶画素に接続された
記憶用コンデンサへの充電時間を半分にすることなく、
また、データ側ドライバ回路の映像信号帯域を広帯域化
する事なく良好なTV画像を得られる効果がある。
【図1】本発明の一実施例による液晶TVの駆動回路を
示す構成図である。
示す構成図である。
【図2】本発明の一実施例による液晶パネルとドライバ
の構成図である。
の構成図である。
【図3】本発明の一実施例でのタイミング図である。
【図4】本発明の他の実施例による液晶TVの駆動回路
を示す構成図である。
を示す構成図である。
【図5】本発明の他の実施例でのタイミング図である。
【図6】TFT液晶マトリクス液晶パネルの等価回路で
ある。
ある。
【図7】TFT液晶マトリクス液晶パネルのタイミング
図である。
図である。
【図8】従来の液晶TVの駆動回路を示す構成図であ
る。
る。
【図9】EDTV信号処理回路の倍走査変換部のブロッ
ク図である。
ク図である。
【図10】倍走査変換回路の動作波形図である。
1 液晶セル 2 記憶用コンデンサ 3 電界効果トランジスタ 4 X電極 5 Y電極 6 走査側ドライバ 6a 奇数ライン用走査側ドライバ 6b 偶数ライン用走査側ドライバ 7 データ側ドライバ 8 共通電極 9 EDTV信号処理回路 10 液晶ドライブ用処理回路 10a 第一の液晶ドライブ用処理回路 10b 第二の液晶ドライブ用処理回路 11 タイミングパルス発生回路 12 液晶パネル 13 第一のフィールドメモリ 14 第二のフィールドメモリ 15 動き検出回路 16 第一のミキサ 17 垂直HPF 18 垂直LPF 19 第二のミキサ 20 倍走査変換回路 21 1H遅延回路 22 スイッチ回路
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成4年5月26日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】0003
【補正方法】変更
【補正内容】
【0003】一方、TV受像機の表示デバイスとして液
晶パネルを使用する場合、コントラストが高く、応答が
早いTFTアクティブマトリクス液晶パネルを用いるこ
とが多い。例えば図6はTFTアクティブマトリクス液
晶パネルの等価回路を示し、1はマトリクス上に配され
た液晶セル、2は各液晶セル1と並列に付加されている
記憶用コンデンサ、3は液晶セル1ごとにその一方の電
極(ドレイン電極、あるいは画素電極)が接続されてい
る電界効果トランジスタ(FET、あるいはTFT)で
あって、これら三つの素子にて1画素を構成している。
4はマトリクスの各列ごとにFET3の入力電極(ソー
ス電極)に共通に接続された複数のX電極、5はマトリ
クスの各ラインごとにFET3のゲート電極に共通接続
された複数のY電極である。また、6はY電極5に順次
走査パルスを印加する走査側ドライバ、7は映像信号を
サンプリングホールドすることにより一水平走査線分の
映像信号をX電極数の並列な映像信号に変換し、X電極
に印加するデータ側ドライバである。また、8は全ての
液晶セル1の他方の電極に共通接続された、共通電極で
ある。
晶パネルを使用する場合、コントラストが高く、応答が
早いTFTアクティブマトリクス液晶パネルを用いるこ
とが多い。例えば図6はTFTアクティブマトリクス液
晶パネルの等価回路を示し、1はマトリクス上に配され
た液晶セル、2は各液晶セル1と並列に付加されている
記憶用コンデンサ、3は液晶セル1ごとにその一方の電
極(ドレイン電極、あるいは画素電極)が接続されてい
る電界効果トランジスタ(FET、あるいはTFT)で
あって、これら三つの素子にて1画素を構成している。
4はマトリクスの各列ごとにFET3の入力電極(ソー
ス電極)に共通に接続された複数のX電極、5はマトリ
クスの各ラインごとにFET3のゲート電極に共通接続
された複数のY電極である。また、6はY電極5に順次
走査パルスを印加する走査側ドライバ、7は映像信号を
サンプリングホールドすることにより一水平走査線分の
映像信号をX電極数の並列な映像信号に変換し、X電極
に印加するデータ側ドライバである。また、8は全ての
液晶セル1の他方の電極に共通接続された、共通電極で
ある。
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】0015
【補正方法】変更
【補正内容】
【0015】
【課題を解決するための手段】本発明に係る液晶TV
は、インターレース信号をノンインターレース化する倍
走査変換回路を備え、また、液晶パネル画素の奇数ライ
ンと偶数ラインそれぞれに対し奇数ライン用データ側ド
ライバと偶数ライン用データ側ドライバ、奇数ライン用
走査側ドライバと偶数ライン用走査側ドライバをそれぞ
れ独立にかね備えており、受信した実信号と、補間信号
をそれぞれ同時に駆動するものである。
は、インターレース信号をノンインターレース化する倍
走査変換回路を備え、また、液晶パネル画素の奇数ライ
ンと偶数ラインそれぞれに対し奇数ライン用データ側ド
ライバと偶数ライン用データ側ドライバ、奇数ライン用
走査側ドライバと偶数ライン用走査側ドライバをそれぞ
れ独立にかね備えており、受信した実信号と、補間信号
をそれぞれ同時に駆動するものである。
【手続補正3】
【補正対象書類名】図面
【補正対象項目名】図9
【補正方法】変更
【補正内容】
【図9】
Claims (1)
- 【請求項1】 NTSC信号およびハイビジョン信号な
どのインターレース信号を倍走査変換し、ノンインター
レース化してこれを表示する液晶TVにおいて、液晶パ
ネル画素の奇数ラインと偶数ラインそれぞれに対し、奇
数ライン用データ側ドライバと偶数ライン用データ側ド
ライバ、奇数ライン用走査側ドライバと偶数ライン用走
査側ドライバをそれぞれ独立に兼ね備え、インターレー
ス信号の水平同期の周波数を変えることなく奇数ライン
パネル、偶数ラインパネルをそれぞれ独立に、同時にド
ライブすることを特徴とする液晶TVの駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21956891A JPH0564108A (ja) | 1991-08-30 | 1991-08-30 | 液晶tvの駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21956891A JPH0564108A (ja) | 1991-08-30 | 1991-08-30 | 液晶tvの駆動回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0564108A true JPH0564108A (ja) | 1993-03-12 |
Family
ID=16737553
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21956891A Pending JPH0564108A (ja) | 1991-08-30 | 1991-08-30 | 液晶tvの駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0564108A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6545655B1 (en) | 1999-03-10 | 2003-04-08 | Nec Corporation | LCD device and driving method thereof |
JP2006184896A (ja) * | 2004-12-02 | 2006-07-13 | Seiko Epson Corp | 画像表示方法及び装置、並びにプロジェクタ |
US9478177B2 (en) | 2010-12-28 | 2016-10-25 | Sharp Kabushiki Kaisha | Display device configured to perform pseudo interlace scanning image display based on progressive image signal, driving method thereof, and display driving circuit |
CN114141201A (zh) * | 2021-12-13 | 2022-03-04 | Tcl华星光电技术有限公司 | 一种像素驱动电路、像素驱动方法及显示面板 |
-
1991
- 1991-08-30 JP JP21956891A patent/JPH0564108A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6545655B1 (en) | 1999-03-10 | 2003-04-08 | Nec Corporation | LCD device and driving method thereof |
JP2006184896A (ja) * | 2004-12-02 | 2006-07-13 | Seiko Epson Corp | 画像表示方法及び装置、並びにプロジェクタ |
JP2006259689A (ja) * | 2004-12-02 | 2006-09-28 | Seiko Epson Corp | 画像表示方法、画像表示装置およびプロジェクタ |
US9478177B2 (en) | 2010-12-28 | 2016-10-25 | Sharp Kabushiki Kaisha | Display device configured to perform pseudo interlace scanning image display based on progressive image signal, driving method thereof, and display driving circuit |
CN114141201A (zh) * | 2021-12-13 | 2022-03-04 | Tcl华星光电技术有限公司 | 一种像素驱动电路、像素驱动方法及显示面板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI257601B (en) | Picture display device and method of driving the same | |
JPH0854861A (ja) | ディスプレイとその駆動方法 | |
JPS61112188A (ja) | 表示装置及びその駆動法 | |
JP2007093660A (ja) | 表示装置 | |
JPH0652938B2 (ja) | 液晶表示装置 | |
JPH0344178A (ja) | 表示装置 | |
JPH08221039A (ja) | 液晶表示装置及びその駆動方法 | |
JP2000206492A (ja) | 液晶表示装置 | |
JPH0564108A (ja) | 液晶tvの駆動回路 | |
JPH1032772A (ja) | 液晶表示装置及びその駆動方法 | |
JP3519514B2 (ja) | 液晶表示装置とその駆動方法 | |
JPS59230378A (ja) | 液晶ビデオデイスプレイ装置 | |
JPH04348677A (ja) | 撮像装置 | |
JPH08201769A (ja) | 液晶表示装置 | |
JPH0854862A (ja) | ディスプレイとその駆動方法 | |
JP2664780B2 (ja) | 液晶表示装置 | |
JPH09325738A (ja) | 液晶ディスプレイ装置とその駆動方法 | |
JP3230405B2 (ja) | 液晶表示装置及びその駆動方法 | |
JPH07168542A (ja) | 液晶表示装置 | |
JP2524113B2 (ja) | 液晶表示装置 | |
JP2524112B2 (ja) | 液晶表示装置 | |
JP2003208133A (ja) | 液晶表示装置及びその駆動方法 | |
JP3211320B2 (ja) | 液晶駆動方式 | |
JP3271068B2 (ja) | 画像表示装置 | |
JPS62272777A (ja) | 液晶マトリクス・パネルの駆動方法 |