JPH0563169A - 半導体装置の製作方法 - Google Patents
半導体装置の製作方法Info
- Publication number
- JPH0563169A JPH0563169A JP15792791A JP15792791A JPH0563169A JP H0563169 A JPH0563169 A JP H0563169A JP 15792791 A JP15792791 A JP 15792791A JP 15792791 A JP15792791 A JP 15792791A JP H0563169 A JPH0563169 A JP H0563169A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- substrate
- resist
- soi substrate
- manufacture
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【目的】 半導体装置、特にシリコンウエハどうしを直
接接合してなるＳＯＩ基板の製作方法に関するものであ
る。 【構成】 シリンコンウエハの直接接合によるＳＯＩ基
板の作製において、サブストレート４と両面が鏡面を有
するウエハ５とを接合後、サブストレートのウエハにレ
ジストを塗布し、表面側をエツチングして一定の厚さと
し、レジストを除去してＳＯＩ基板を製作する方法であ
る。
接接合してなるＳＯＩ基板の製作方法に関するものであ
る。 【構成】 シリンコンウエハの直接接合によるＳＯＩ基
板の作製において、サブストレート４と両面が鏡面を有
するウエハ５とを接合後、サブストレートのウエハにレ
ジストを塗布し、表面側をエツチングして一定の厚さと
し、レジストを除去してＳＯＩ基板を製作する方法であ
る。
Description
【０００１】
【０００２】
【産業上の利用分野】本発明は半導体装置、特にシリコ
ンウエハ双方を直接接合してなるＳＯＩ基板の製作方法
に関するものである。
ンウエハ双方を直接接合してなるＳＯＩ基板の製作方法
に関するものである。
【０００３】
【従来の技術】低リーク電流、低寄生容量の特徴を有す
るＳＯＩ（Ｓｉｌｃｏｎｏｎ Ｌｎｓｕｌａｔｏｒ）基
板は図２（ａ）〜（ｅ）に示す方法で製作されている。
すなわち、ＳＯＩ基板のサブストレートとなるウエハ９
と表・裏の両面が鏡面となつているウエハ１０とを、Ｈ
2 Ｏ2 ＋Ｈ2 ＳＯ4 の洗浄を行い親水化処理し、水酸基
（−ＯＨ）が水素結合することを利用し、貼り合わせ１
１００℃、Ｎ2 中、２ｈｒ処理し接合を完了するもので
これを（ｂ）に示す。
るＳＯＩ（Ｓｉｌｃｏｎｏｎ Ｌｎｓｕｌａｔｏｒ）基
板は図２（ａ）〜（ｅ）に示す方法で製作されている。
すなわち、ＳＯＩ基板のサブストレートとなるウエハ９
と表・裏の両面が鏡面となつているウエハ１０とを、Ｈ
2 Ｏ2 ＋Ｈ2 ＳＯ4 の洗浄を行い親水化処理し、水酸基
（−ＯＨ）が水素結合することを利用し、貼り合わせ１
１００℃、Ｎ2 中、２ｈｒ処理し接合を完了するもので
これを（ｂ）に示す。
【０００４】次にこのようにして得たＳＯＩ基板の片側
のシリコン１１の部分をラツピングと称する荒い研磨で
削り落とす。これを（ｃ）に示す。更に荒い研磨の機械
的な歪みを取り除くためにシリコン１２の部分をエツチ
ング液により除去する、これを（ｄ）に示す。
のシリコン１１の部分をラツピングと称する荒い研磨で
削り落とす。これを（ｃ）に示す。更に荒い研磨の機械
的な歪みを取り除くためにシリコン１２の部分をエツチ
ング液により除去する、これを（ｄ）に示す。
【０００５】次にシリンコンの膜厚が均一かつ表面が平
坦になる様に仕上げ研磨となるポリツシングを行い、シ
リコン１３の部分を削り落として（ｅ）に示すようにＳ
ＯＩ基板を製作するものである。（文献「直接接合によ
るＳＯＩ基板上ヘＭＯＳＦＥＴの試作」電子情報通信学
会技術、研究報告Ｖｏｌ．８７ Ｎｏ３４４ Ｐ４３〜
４８）
坦になる様に仕上げ研磨となるポリツシングを行い、シ
リコン１３の部分を削り落として（ｅ）に示すようにＳ
ＯＩ基板を製作するものである。（文献「直接接合によ
るＳＯＩ基板上ヘＭＯＳＦＥＴの試作」電子情報通信学
会技術、研究報告Ｖｏｌ．８７ Ｎｏ３４４ Ｐ４３〜
４８）
【０００６】
【発明が解決しようとする課題】しかし前記ＳＯＩ基板
の製作方法は研磨工程がかなり複雑であり、特に仕上げ
研磨は通常のバルクシリコンに対する鏡面研磨の方法と
は違つている。
の製作方法は研磨工程がかなり複雑であり、特に仕上げ
研磨は通常のバルクシリコンに対する鏡面研磨の方法と
は違つている。
【０００７】これは研磨によつてシリコンの薄膜を残す
ために膜厚分布を測定し、加工量を調整したり、ウエハ
間の膜厚バラツキを少なくするために仕上げ研磨を行う
前に膜厚を測定しウエハを厚みによつて振り分けて研磨
を行う必要があり、従つて工程が複雑となり、大量処理
に適さないという問題点があつた。
ために膜厚分布を測定し、加工量を調整したり、ウエハ
間の膜厚バラツキを少なくするために仕上げ研磨を行う
前に膜厚を測定しウエハを厚みによつて振り分けて研磨
を行う必要があり、従つて工程が複雑となり、大量処理
に適さないという問題点があつた。
【０００８】本発明はＳＯＩ基板の製造に於て貼り合わ
せ後に於てもウエハの平坦度が確保されかつ加工工程が
簡単化されるＳＯＩ基板の製作方法を技術的課題とする
ものである。
せ後に於てもウエハの平坦度が確保されかつ加工工程が
簡単化されるＳＯＩ基板の製作方法を技術的課題とする
ものである。
【０００９】
【００１０】
【課題を解決するための手段】課題を解決するために講
じた技術的手段は次のようである。
じた技術的手段は次のようである。
【００１１】半導体装置であるＳＯＩ基板の製作方法と
して、ＳＯＩ基板のサブストレートとなるウエハに酸化
膜を形成し、レジストを塗布し、ウエハ表面以外の酸化
膜を除去し、レジストを除去してサブストレートのウエ
ハを製作する。
して、ＳＯＩ基板のサブストレートとなるウエハに酸化
膜を形成し、レジストを塗布し、ウエハ表面以外の酸化
膜を除去し、レジストを除去してサブストレートのウエ
ハを製作する。
【００１２】次に前記サブストレートのウエハと表、裏
の両面が鏡面でウエハを洗浄後、親水化処理を行い、次
に水素結合を利用し、熱処理を行つてウエハどうしの接
合を行い、前記サブストレートのウエハにレジストを塗
布し、表面側をエツチングして一定の厚さとし、レジス
トを除去してＳＯＩ基板を製作する半導体装置の製作方
法である。
の両面が鏡面でウエハを洗浄後、親水化処理を行い、次
に水素結合を利用し、熱処理を行つてウエハどうしの接
合を行い、前記サブストレートのウエハにレジストを塗
布し、表面側をエツチングして一定の厚さとし、レジス
トを除去してＳＯＩ基板を製作する半導体装置の製作方
法である。
【００１３】
【作用】ＳＯＩ基板の製作に於て、ウエハとサブストレ
ートとなるウエハとを接合後、レジストを塗布しウエハ
の裏面に弗硝酸サクサンに少量の沃素を添加剤として加
えたエツチング液を使用して、エツチングすることによ
りシリコン部分を取り除くことができ、かつその表面は
充分に平坦度が確保出来るもので、従来の機械的な荒研
磨及びポリツシングの様な複雑な工程の必要性がないも
のである。
ートとなるウエハとを接合後、レジストを塗布しウエハ
の裏面に弗硝酸サクサンに少量の沃素を添加剤として加
えたエツチング液を使用して、エツチングすることによ
りシリコン部分を取り除くことができ、かつその表面は
充分に平坦度が確保出来るもので、従来の機械的な荒研
磨及びポリツシングの様な複雑な工程の必要性がないも
のである。
【００１４】〔実施例〕以下実施例について説明する。
【００１５】図１の（ａ）〜（ｈ）にＳＯＩ基板の製造
工程を示す。
工程を示す。
【００１６】ＳＯＩ基板のサブストレートとなるウエハ
１を酸化し、酸化膜２を形成するこれを（ｂ）に示す。
１を酸化し、酸化膜２を形成するこれを（ｂ）に示す。
【００１７】次にウエハ表面にレジスト３を塗布し
（ｃ）、ウエハ表面以外の酸化膜を除去し、つづいてレ
ジストを除去するこれを（ｄ）に示す、ここまでの工程
でＳＯＩ基板のサブストレートとなるウエハ４が完成す
る。
（ｃ）、ウエハ表面以外の酸化膜を除去し、つづいてレ
ジストを除去するこれを（ｄ）に示す、ここまでの工程
でＳＯＩ基板のサブストレートとなるウエハ４が完成す
る。
【００１８】次にＳＯＩ基板のサブストレートとなるウ
エハ４と表・裏の両面が鏡面となつてウエハ５とをＨ2
Ｏ2 −Ｈ2 ＳＯ4 洗浄を行い、親水化処理を行い、水酸
基（−ＯＨ）が水素結合することを利用し、１１００
℃、２ｈｒＮ2 中で熱処理し、ウエハどうしの接続を完
了する、これを（ｅ）に示す。
エハ４と表・裏の両面が鏡面となつてウエハ５とをＨ2
Ｏ2 −Ｈ2 ＳＯ4 洗浄を行い、親水化処理を行い、水酸
基（−ＯＨ）が水素結合することを利用し、１１００
℃、２ｈｒＮ2 中で熱処理し、ウエハどうしの接続を完
了する、これを（ｅ）に示す。
【００１９】次にＳＯＩ基板のサブストレートとなるウ
エハ４にレジスト６を塗布し（ｆ）、表面側をＨＮＯ3
−ＨＦ−ＣＨ3 ＣＯＯＨに少量のＩ2 を添加剤として加
えたエツチング液を用いて、一部７をエツチングし、所
定の厚さとする、これを（ｇ）に示す。
エハ４にレジスト６を塗布し（ｆ）、表面側をＨＮＯ3
−ＨＦ−ＣＨ3 ＣＯＯＨに少量のＩ2 を添加剤として加
えたエツチング液を用いて、一部７をエツチングし、所
定の厚さとする、これを（ｇ）に示す。
【００２０】次にレジスト６を除去し、ＳＯＩ基板８が
完成する、これを（ｈ）に示す。
完成する、これを（ｈ）に示す。
【００２１】以上の方法でＳＯＩ基板を製作することに
より貼り合わせ後のウエハの研磨をエツチング液による
化学的研磨によつてのみ行い、機械的研磨を行う工程が
省略出来るものである。
より貼り合わせ後のウエハの研磨をエツチング液による
化学的研磨によつてのみ行い、機械的研磨を行う工程が
省略出来るものである。
【００２２】
【効果】本発明のＳＯＩ基板の製造は、機械研磨工程が
省略されて、工程管理が容易となり、更にエツチング液
による研磨であるので、ウエハ間のエツチング厚さのバ
ラツキが少なく、大量処理が可能となり、使用する装置
も機械的研磨と比較すると簡単な装置でよく、大幅のコ
ストの低減を計ることができる。
省略されて、工程管理が容易となり、更にエツチング液
による研磨であるので、ウエハ間のエツチング厚さのバ
ラツキが少なく、大量処理が可能となり、使用する装置
も機械的研磨と比較すると簡単な装置でよく、大幅のコ
ストの低減を計ることができる。
【図面の簡単な説明】
【図１】本実施例の説明図で（ａ）〜（ｈ）は各工程順
の説明図である。
の説明図である。
【図２】従来例の説明図で、（ａ）〜（ｅ）は各工程順
の説明図である。
の説明図である。
１ シリコンウエハ ２ 酸化膜 ３ レジスト ７ エツチング部 ８ ＳＯＩウエハ ９ ＳＯＩサブストレートウエハ １０ 両面鏡面ウエハ １１ 研削部 １２ エツチング部 １３ 研削部
Claims (1)
- 【請求項１】 半導体装置であるＳＯＩ基板の製作方法
として、ＳＯＩ基板のサブストレートとなるウエハに酸
化膜を形成し、レジスト塗布、酸化膜除去、レジスト除
去を行いサブストレートのウエハを製作し、次に前記サ
ブストレートのウエハと表・裏の両面が鏡面であるウエ
ハを洗浄後親水化処理を行い、水素結合を利用し、熱処
理を行つて、前記ウエハどうしの接合を行い、前記サブ
ストレートのウエハにレジストを塗布し、表面側をエッ
チングして一定の厚さとし、レジストを除去してＳＯＩ
基板を製作する半導体装置の製作方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15792791A JPH0563169A (ja) | 1991-06-28 | 1991-06-28 | 半導体装置の製作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15792791A JPH0563169A (ja) | 1991-06-28 | 1991-06-28 | 半導体装置の製作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0563169A true JPH0563169A (ja) | 1993-03-12 |
Family
ID=15660516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15792791A Pending JPH0563169A (ja) | 1991-06-28 | 1991-06-28 | 半導体装置の製作方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0563169A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7020890B1 (en) | 1999-04-05 | 2006-03-28 | Sharp Kabushiki Kaisha | Millimeter wave transmitter, millimeter wave receiver and millimeter wave communication system enabling simplification of wiring and improvement in degree of freedom for setting receiver in receiving system for terrestrial broadcasting and satellite broadcasting |
-
1991
- 1991-06-28 JP JP15792791A patent/JPH0563169A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7020890B1 (en) | 1999-04-05 | 2006-03-28 | Sharp Kabushiki Kaisha | Millimeter wave transmitter, millimeter wave receiver and millimeter wave communication system enabling simplification of wiring and improvement in degree of freedom for setting receiver in receiving system for terrestrial broadcasting and satellite broadcasting |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5863829A (en) | Process for fabricating SOI substrate | |
| US5344524A (en) | SOI substrate fabrication | |
| JPH01312828A (ja) | 半導体の製造方法 | |
| JPH10223497A (ja) | 貼り合わせ基板の作製方法 | |
| EP0955670A3 (en) | Method of forming oxide film on an SOI layer and method of fabricating a bonded wafer | |
| JPH0917984A (ja) | 貼り合わせｓｏｉ基板の製造方法 | |
| JP3119924B2 (ja) | 半導体基板の製造方法 | |
| JPH03109731A (ja) | 半導体基板の製造方法 | |
| JP2001144274A (ja) | 半導体基板の製造方法 | |
| JPH0563169A (ja) | 半導体装置の製作方法 | |
| JPH07183477A (ja) | 半導体基板の製造方法 | |
| JPH0945882A (ja) | 半導体基板及びその製造方法 | |
| JPH0465126A (ja) | 半導体基板の製造方法 | |
| JP2779659B2 (ja) | 半導体装置の製造方法 | |
| JPH08167587A (ja) | 半導体ウェハの平坦化法 | |
| CN117672813A (zh) | 一种硅片的制备方法及硅片 | |
| JPH0479209A (ja) | Ｓｏｉ基板の製造方法 | |
| JPS63127531A (ja) | 半導体装置の製造方法 | |
| JPH03270209A (ja) | 直接接合シリコン基板の作製方法 | |
| JPH01226166A (ja) | 半導体装置基板の製造方法 | |
| JPH11214368A (ja) | ウェーハの平坦化方法とその装置 | |
| JPH08191138A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH07161948A (ja) | 半導体基体及びその製造方法 | |
| JPH02237066A (ja) | 半導体装置の製造方法 | |
| JPH01179435A (ja) | シリコン薄膜形成方法 |