JP3119924B2 - 半導体基板の製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体基板の製造方法に
係り、特に高密度半導体集積回路に必要な高度の平坦性
を有する半導体基板の製造方法に関する。半導体集積回
路を構成するパターンが微細化するのに伴って、高解像
度の露光装置が必要とされる。このため、露光装置の焦
点深度が浅くなることが避けられず、その結果、露光を
受ける半導体基板の平坦性に対する要求が厳しくなって
いる。

【０００２】また、半導体装置の耐放射線特性や寄生容
量の低減、更にはＣＭＯＳ構成の半導体装置のラッチア
ップ防止等に対して、ＳＯＩ（SiliconOn Insulator）
構造の半導体基板が有効であり、将来の高密度・高性能
の半導体装置を形成する基板として期待されている。現
在のところ、二枚のシリコンウェーハを絶縁層を介して
張り合わせた構造のＳＯＩ基板が実用化に最も近いもの
の一つとして、その開発が進められている。この張り合
わせ技術によるＳＯＩ基板においては、一方のシリコン
ウェーハを、数ミクロン程度の厚さに均一に薄層化する
必要がある。

【０００３】

【従来の技術】図９に、シリコンウェーハの従来の一般
的な作製工程を示す。即ち、引き上げ法によってシリコ
ン単結晶のインゴットを成長させ、このインゴットを適
当な長さに粗切りした後、その側面を研削して円筒状に
加工する。この円筒状のインゴットを薄い円板に切断
（スライシング）し、この円板の周辺の面取り加工（ベ
ベリング）を行った後、前記円板の表面を順次ラッピン
グ及びエッチングする。このラッピングとエッチングに
より、シリコンウェーハは所望の最終厚さ近くまで薄く
する。その後、半導体装置を形成する表面を研磨して鏡
面仕上げを行う。

【０００４】上記従来の工程によって直径６インチのシ
リコンウェーハにおける鏡面仕上げされた厚みの最大値
と最小値との差ＴＴＶ（Total Thickness Variation ）
は、２〜４μｍ程度である。

【０００５】

【発明が解決しようとする課題】本発明者は、図９に示
す従来の工程におけるラッピングとエッチングの代わり
に、砥石を用いる平面研削を適用して平坦性を向上させ
る方法を提案している（特願平０２−１２９７２５、平
成２年５月１８日付出願及び特願平０２−２３７７５、
平成２年９月７日付出願）。この方法により、直径６イ
ンチのシリコンウェーハにおけるＴＴＶを１μｍ程度に
向上することが可能である。

【０００６】しかし、平面研削後に行われる鏡面仕上げ
のための研磨により、平坦度が劣化することが避けられ
なかった。この平坦度の劣化の影響は、張り合わせ技術
に基づくＳＯＩ基板において、より拡大して現れる。こ
れは、ＳＯＩウェーハでは、ＳＯＩ層（酸化膜上のシリ
コン層）の厚み分布がデバイス特性に直接影響を与える
ためである。即ち、ＳＯＩ層においては、ＳＯＩウェー
ハの支持側ウェーハ（デバイスを形成しない側）の厚み
分布がそのままＳＯＩ層の厚み分布となるため、例えば
ＳＯＩ層の厚みが２μｍ程度であるのに対して、支持側
ウェーハのＴＴＶが２μｍあると、ＳＯＩウェーハを作
製したときにＳＯＩ層のある領域とない領域とができて
しまう。

【０００７】従って、所望の厚さに均一に薄層化された
能動層を得ることが要求される場合、ＴＴＶの更に小さ
いウェーハを得ることが課題となっている。そこで本発
明は、単体の半導体ウェーハの平坦性或いは支持基板に
接合された厚さ数μｍ乃至それ以下の半導体層の厚さの
均一性を更に向上することが可能な半導体基板の製造方
法を提供することを目的とする。

【０００８】

【課題を解決するための手段】上記目的は、半導体から
なる平板の第１の面を鏡面研磨する工程と、鏡面研磨さ
れた前記平板の第１の面を覆う保護膜を形成する工程
と、前記保護膜によって覆われた前記平板の第１の面を
平坦面に密着させた状態で前記平板の第２の面を平面研
削する工程と、前記平板の第１の面から前記保護膜を除
去する工程とを含むことを特徴とする半導体基板の製造
方法によって達成される。

【０００９】また、上記の半導体基板の製造方法におい
て、前記平板がシリコンからなり、前記保護膜を形成す
る工程が、前記平板の第１の面をドライ酸化して前記平
板の第１の面上にドライ酸化膜を形成した後、前記ドラ
イ酸化膜上に気相成長によって気相成長酸化膜を形成す
る工程であることを特徴とする半導体基板の製造方法に
よって達成される。

【００１０】また、上記の半導体基板の製造方法におい
て、前記平板がシリコンからなり、前記保護膜を形成す
る工程が、前記平板の第１の面をウエット酸化して前記
平板の第１の面上にウエット酸化膜を形成した後、ドラ
イ酸化して前記平板の第１の面と前記ウエット酸化膜と
の間にドライ酸化膜を形成する工程であることを特徴と
する半導体基板の製造方法によって達成される。

【００１１】また、上記の半導体基板の製造方法におい
て、前記平板の第１の面をドライ酸化する温度が、１０
００℃以上であることを特徴とする半導体基板の製造方
法によって達成される。また、上記の半導体基板の製造
方法において、前記平板の第１の面上に形成された前記
ドライ酸化膜が、５０ｎｍ以上の膜厚を有することを特
徴とする半導体基板の製造方法によって達成される。

【００１２】また、上記の半導体基板の製造方法におい
て、前記平板がシリコンからなり、前記保護膜を除去す
る工程に引き続いて、少なくとも前記平板の第２の面を
熱酸化して熱酸化膜を形成する工程と、前記熱酸化膜を
エッチングにより除去する工程とを含むことを特徴とす
る半導体基板の製造方法によって達成される。更に、上
記課題は、支持基板の第１の面を鏡面研磨する工程と、
鏡面研磨された前記支持基板の第１の面を平坦面に密着
させた状態で前記支持基板の第２の面を平面研削する工
程と、半導体からなる平板の第１の面を鏡面研磨する工
程と、鏡面研磨された前記平板の第１の面と前記支持基
板の第１の面とを密着させた状態で前記平板と支持基板
とを接合する工程と、前記平板と接合された前記支持基
板の第２の面を平坦面に密着させた状態で前記平板の第
２の面を平面研削して、前記平板を薄層化する工程とを
含むことを特徴とする半導体基板の製造方法によって達
成される。

【００１３】また、上記の半導体基板の製造方法におい
て、前記平板と支持基板とを接合する工程が、前記支持
基板の第１の面上又は前記平板の第１の面上に絶縁膜を
形成した後、前記絶縁膜を介して前記平板と前記支持基
板とを接合する工程であることを特徴とする半導体基板
の製造方法によって達成される。また、上記の半導体基
板の製造方法において、前記平板と接合された前記支持
基板の第２の面に対して研磨またはエッチングを施す工
程を含むことを特徴とする半導体基板の製造方法によっ
て達成される。

【００１４】

【作用】半導体からなる平板の鏡面研磨仕上げされた第
１の面を保護膜によって覆い、この第１の面を定盤のよ
うな平坦面に密着させた状態で平板の第２の面を平面研
削することにより、研磨により生じた非平坦性を消去
し、研磨面と平面研削面間の距離、即ち平板の厚さにつ
いて高い均一性を得ることができる。そして保護膜を除
去すれば、半導体素子を形成することが可能な研磨面が
表出する。

【００１５】また、平板がシリコンからなる場合におい
て、平板の第１の面側にドライ酸化膜を形成し、このド
ライ酸化膜と気相成長酸化膜又はウエット酸化膜とを組
み合わせて保護膜を形成することにより、この保護膜を
除去して表出する研磨面の表面における凹凸を小さくす
ることができるため、この研磨面に形成する半導体素子
の特性を向上させることができる。

【００１６】また、平板の第２の面を熱酸化した後、こ
の酸化膜をエッチング除去することにより、平面研削に
よって平板の第２の面に生じた結晶欠陥や汚染物質を除
去することができる。更に、上記のようにして厚さを均
一化した支持基板の研磨面と鏡面研磨した平板の第１の
面とを絶縁層を介して接合した後、平板の第２の面を平
面研削して薄層化することにより、張り合わせＳＯＩ基
板において要求される薄層化された平板の厚さについて
の高い均一性を得ることができる。

【００１７】また、平板と接合された支持基板の第２の
面に対して研磨またはエッチングを施すことにより、平
面研削によって支持基板の第２の面に生じた結晶欠陥や
汚染物質を除去することができる。

【００１８】

【実施例】以下、本発明を図示する実施例に基づいて具
体的に説明する。図１は、本発明の第１の実施例による
半導体基板の製造方法を説明するための工程図である。
図１（ａ）に、上記図９に示す従来の工程によって作製
された直径６インチのシリコンウェーハ１１を示す。こ
のシリコンウェーハ１１は鏡面研磨された研磨面１２と
裏面１３とをもち、その平均厚さは通常の厚さより約３
０μｍ大きい約６５５μｍであり、図示のような厚さの
不均一性を有している。但し、研磨面１２に対する裏面
１３が平坦であるように模式的に描かれているため、厚
さの不均一性は、研磨面１２に集約して現れている。こ
のときの研磨面１２のＴＴＶは、前記のように２〜４μ
ｍである。

【００１９】このシリコンウェーハ１１の少なくとも研
磨面１２上に、保護膜を形成する。この保護膜の形成
は、例えば水蒸気を含有する雰囲気中において温度１１
００℃で４時間シリコンウェーハ１１を熱処理し、その
表面に熱酸化膜を形成する周知の方法を用いて行えばよ
い。この場合には、図１（ｂ）に示すように、シリコン
ウェーハ１１の研磨面１２及び裏面１３を含む全面に、
厚さ約１μｍのウエット酸化膜１４が生成される。な
お、熱酸化法を用いる代わりに、周知のＣＶＤ（化学気
相成長）法を用いて研磨面１２上にＣＶＤ酸化膜を成長
させることにより、保護膜を形成してもよい。

【００２０】次いで、図１（ｃ）に示すように、ウエッ
ト酸化膜１４によって覆われたシリコンウェーハ１１の
研磨面１２を定盤１５の平坦面１６に密着させる。この
密着は、定盤１５に設けられている図示しない貫通孔を
通して真空吸着させる周知の方法によって行えばよい。
これにより、研磨面１２が平坦となり、裏面１３に非平
坦性が現れた状態となる。なお、研磨面１２はウエット
酸化膜１４によって覆われているため、定盤１５との接
触による欠陥の発生が防止される。

【００２１】続いて、シリコンウェーハ１１の裏面１３
を、回転砥石１７により平面研削する。この平面研削
は、例えば粒度が５００番の回転砥石により約２５μｍ
研削した後、粒度が２０００番の回転砥石により約５μ
ｍ研削すると効率的である。このようにして、図１
（ｄ）に示すように、シリコンウェーハ１１の裏面１３
が平坦化されると共に、平坦化された研削面１３ａが表
出される。

【００２２】次いで、ＮＨ₄ ＯＨ（水酸化アンモニウ
ム）とＨ₂Ｏ₂ （過酸化水素）との混合水溶液中にシリ
コンウェーハ１１を約１０分間浸漬して洗浄を行った
後、シリコンウェーハ１１を１０％ＨＦ（弗酸）水溶液
中に浸漬して、ウエット酸化膜１４を除去する。これに
より、図１（ｅ）に示すように、シリコンウェーハ１１
の研磨面１２が表出される。

【００２３】次に、本発明の第２の実施例による半導体
基板の製造方法を、図２に示す工程図を用いて説明す
る。なお、図１に示す半導体基板と同一の構成要素には
同一の符号を付して説明を省略する。図２（ａ）に、上
記第１の実施例によって作製された図１（ｅ）の状態の
シリコンウェーハ１１を示す。このシリコンウェーハ１
１を、例えば水蒸気を含有する雰囲気中において温度１
１００℃で４時間熱処理すると、この熱酸化により、図
２（ｂ）に示すように、シリコンウェーハ１１の研磨面
１２及び研削面１３ａが約０．４４μｍの深さまで酸化
され、厚さ約１μｍのウエット酸化膜１８が生成され
る。

【００２４】次いで、シリコンウェーハ１１を１０％Ｈ
Ｆ水溶液中に浸漬して、図２（ｃ）に示すように、ウエ
ット酸化膜１８を除去する。これにより、平面研削によ
ってシリコンウェーハ１１の研削面１３ａに生じた結晶
欠陥及び汚染物質を除去することができる。このような
欠陥や汚染物質が生じる深さは、平面研削に用いる砥石
の粒度その他の研削条件によって異なるが、殆どの場合
の１μｍ以下であり、汚染物質の方がより浅い層に存在
する。従って、シリコンウェーハ１１の裏面１３の熱酸
化によるウエット酸化膜１８の生成とその除去により、
汚染物質はほぼ完全に除去される。なお、欠陥はゲッタ
リング中心として機能するので、必ずしも全てを除去す
る必要はない。

【００２５】次に、上記第１及び第２の実施例において
得られたシリコンウェーハ１１の平坦性及び結晶品質を
調べた。結晶品質評価項目としては、ＯＳＦ（酸化誘起
積層欠陥）密度、研磨面１２上に形成した酸化膜に電圧
を印加したときに発生する耐圧欠陥密度、及び不純物濃
度である。ＯＳＦ密度は、表面の詳細な欠陥情報を与え
る。耐圧欠陥密度は、欠陥による表面の形状的不均一及
び汚染に起因する絶縁耐圧劣化を表し、一種の欠陥情報
を与える。耐圧限界が８ＭＶ／ｃｍ以下を欠陥と判定し
た。

【００２６】不純物濃度の測定には、気相分解法を用い
た原子吸光分析を適用した。この方法の概要は次の通り
である。ＨＮＯ₃ （硝酸）とＨＦ（弗化水素）の蒸気に
シリコンウェーハを曝す。表面で液化したＨＮＯ₃ とＨ
Ｆにより、ウェーハが薄くエッチングされる。この液に
含まれている不純物を原子吸光法で定量する。ＨＮＯ ₃
とＨＦを蒸気にすることにより純度が向上し、且つ、少
量の液によりシリコンウェーハがエッチングされるため
に、検出感度が高くなる特徴がある。

【００２７】注目した不純物元素はＦｅ（鉄）とＣａ
（カルシウム）である。Ｆｅは、半導体装置の特性を劣
化させる主要な不純物である。またＣａは、平面研削に
用いた砥石に、Ｃ（炭素Ｃ）、Ｏ（酸素）、Ｈ（水素）
に次いで多く含まれている成分であるため、平面研削に
よる汚染物質の標識として適当と考えた。上記の調査結
果を、図９の工程で作製された従来のシリコンウェーハ
についてのそれと比較して表１に示す。

【００２８】

【表１】

【００２９】ここで、＊は鏡面研磨されていないため測
定不可能であることを示す。この表１から明らかなよう
に、平坦性は第１の実施例の場合が最も良く、欠陥や不
純物除去のための酸化及びエッチングを行った第２の実
施例の場合にはやや劣化しているが、１μｍ以下のＴＴ
Ｖ値を有しており、従来品に比べると著しく向上してい
る。

【００３０】また、ＯＳＦ密度及び耐圧欠陥密度は、第
１及び第２の実施例の場合とも、従来品より増加してい
るが、実用上問題ない値である。更に、不純物濃度につ
いては、第１の実施例の場合は従来品より高い。しか
し、第２の実施例の場合に示されるように、欠陥除去と
同時に除去されてしまうことが分かる。

【００３１】次に、本発明の第３の実施例による半導体
基板の製造方法を、図３に示す工程図を用いて説明す
る。なお、図１に示す半導体基板と同一の構成要素には
同一の符号を付して説明を省略する。図３（ａ）に、図
１（ａ）に示すものと同じ、鏡面研磨された研磨面１２
と裏面１３とをもつ平均厚さ約６５５μｍのシリコンウ
ェーハ１１を示す。このシリコンウェーハ１１を、ドラ
イＯ₂ （酸素）雰囲気中において温度１１００℃で１５
分間熱処理し、シリコンウェーハ１１表面を熱酸化す
る。このドライ酸化により、シリコンウェーハ１１の研
磨面１２及び裏面１３を含む全面に厚さ５０ｎｍのドラ
イ酸化膜１９が形成される。

【００３２】続いて、ＣＶＤ法を用いて、各ガス流量が
ＳｉＨ₄ （シラン）＝２．０ｌ／ｍｉｎ，Ｏ₂ ＝１．２
ｌ／ｍｉｎ，Ｎ₂ （窒素）＝１３．８ｌ／ｍｉｎ、ウェ
ーハ温度４００℃、堆積時間２７分の堆積条件で、シリ
コンウェーハ１１の研磨面１２のドライ酸化膜１９上
に、厚さ約１μｍのＣＶＤ酸化膜２０を成長させる。こ
れにより、図３（ｂ）に示すように、シリコンウェーハ
１１の研磨面１２上に、ドライ酸化膜１９とＣＶＤ酸化
膜２０からなる保護膜が形成される。

【００３３】次いで、上記図１（ｃ）〜（ｄ）に示す工
程と同様にして、ドライ酸化膜１９及びＣＶＤ酸化膜２
０によって覆われたシリコンウェーハ１１の研磨面１２
を定盤の平坦面に密着させた後、シリコンウェーハ１１
の裏面１３を、例えば粒度が８００番の回転砥石によっ
て約１０μｍ研削し、更に粒度が２０００番の回転砥石
により約５μｍ研削する。この平面研削により、図３
（ｃ）に示すように、シリコンウェーハ１１の裏面１３
を平坦化し、研削面１３ａを表出させる。

【００３４】次いで、ＮＨ₄ ＯＨとＨ₂ Ｏ₂ との混合水
溶液によるシリコンウェーハ１１の洗浄を行った後、１
０％ＨＦ水溶液によってＣＶＤ酸化膜２０及びドライ酸
化膜１９を除去する。こうして、図３（ｄ）に示すよう
に、鏡面研磨された研磨面１２と平面研削された研削面
１３ａとの距離が一定している均一な厚さのシリコンウ
ェーハ１１を得ることができる。

【００３５】この実施例において、保護膜として、ドラ
イ酸化によりシリコンウェーハ１１の研磨面１２にドラ
イ酸化膜１９を形成したのは、ドライ酸化によって形成
されるＳｉ／ＳｉＯ₂ 界面の凹凸が大きくならない、特
に温度９００℃以上でのドライ酸化によれば凹凸が減少
することが知られているからである。従って、ドライ酸
化膜１９を除去した後のシリコンウェーハ１１の研磨面
１２表面における凹凸は小さくなる。なお、このドライ
酸化膜１９と、この上に形成したＣＶＤ酸化膜２０との
界面の状態が良好でなくとも、最終的にはＣＶＤ酸化膜
２０及びドライ酸化膜１９の両者とも除去されるので問
題ない。

【００３６】また、厚さ５０ｎｍのドライ酸化膜１９に
厚さ約１μｍのＣＶＤ酸化膜２０を組み合わせて保護膜
を構成したのは、次のような理由による。シリコンウェ
ーハ１１の研磨面１２を定盤１５の平坦面１６に密着さ
せる際の欠陥の発生を防止するために、保護膜全体とし
ては１μｍ程度の厚さが必要である。しかし、図４のウ
エット酸化とドライ酸化の酸化速度を示すグラフ（Helm
utF.Wolf, International Series of Monographs on Se
miconductors",PergamionPress,p.549参照）から明らか
なように、ドライ酸化の酸化膜形成速度は極めた小さい
ため、１μｍの厚さを得るためには温度１２００℃で酸
化しても１０００分かかってしまう。このため、ドライ
酸化によって保護膜全体を形成するのはコストの面で適
当でない。従って、このドライ酸化膜１９に成長速度の
大きいＣＶＤ酸化膜２０を組み合わせることにより、保
護膜として必要な厚さを確保することとした。

【００３７】次に、本発明の第４の実施例による半導体
基板の製造方法を、図５に示す工程図を用いて説明す
る。なお、図３に示す半導体基板と同一の構成要素には
同一の符号を付して説明を省略する。図５（ａ）に、図
３（ａ）に示すものと同じ、鏡面研磨された研磨面１２
と裏面１３とをもつ平均厚さ約６５５μｍのシリコンウ
ェーハ１１を示す。このシリコンウェーハ１１を、例え
ば水蒸気を含有する雰囲気中において温度１１００℃で
２５０分間熱処理すると、シリコンウェーハ１１の研磨
面１２及び裏面１３がウエット酸化され、厚さ約１μｍ
のウエット酸化膜２１が生成される。このときの酸化速
度は、図４のウエット酸化とドライ酸化の酸化速度を示
すグラフから明らかなように、ドライ酸化と比較して５
〜１０倍も速いため、比較的短時間で所望の膜厚を得る
ことができる。

【００３８】続いて、このウエット酸化膜２１が形成さ
れたシリコンウェーハ１１を、ドライＯ₂ 雰囲気中にお
いて温度１０００℃で２５分間熱処理する。このドライ
酸化により、シリコンウェーハ１１とウエット酸化膜２
１との界面に、厚さ４０ｎｍのドライ酸化膜２２が形成
される。これにより、図５（ｂ）に示すように、シリコ
ンウェーハ１１の研磨面１２上に、ドライ酸化膜２２と
ウエット酸化膜２１からなる保護膜が形成される。

【００３９】次いで、ドライ酸化膜２２及びウエット酸
化膜２１によって覆われたシリコンウェーハ１１の研磨
面１２を定盤の平坦面に密着させた後、シリコンウェー
ハ１１の裏面１３を平面研削することにより、図５
（ｃ）に示すように、シリコンウェーハ１１の裏面１３
を平坦化し、研削面１３ａを表出させる。次いで、ＮＨ
₄ ＯＨとＨ₂ Ｏ₂ との混合水溶液によるシリコンウェー
ハ１１の洗浄を行った後、１０％ＨＦ水溶液によってウ
エット酸化膜２１及びドライ酸化膜２２を除去する。こ
うして、図５（ｄ）に示すように、鏡面研磨された研磨
面１２と平面研削された裏面１３との距離が一定してい
る均一な厚さのシリコンウェーハ１１を得ることができ
る。

【００４０】この実施例において、ドライ酸化膜２２と
ウエット酸化膜２１を組み合わせて保護膜を構成したの
は、次のような理由による。シリコンウェーハ１１のウ
エット酸化によりウエット酸化膜２１を形成した後、続
いてドライ酸化をすることにより、図６（ａ）、（ｂ）
のＳｉ／ＳｉＯ₂ 界面の変化を表す模式図に示すよう
に、最初のウエット酸化によって形成されるシリコンウ
ェーハ１１とウエット酸化膜２１とのＳｉ／ＳｉＯ₂ 界
面に凹凸が形成されるが、続いて行われたドライ酸化に
よってシリコンウェーハ１１とウエット酸化膜２１との
間にドライ酸化膜２２が形成され、シリコンウェーハ１
１とドライ酸化膜２２とのＳｉ／ＳｉＯ₂ 界面が形成さ
れるため、Ｓｉ／ＳｉＯ₂ 界面の凹凸が減少する。

【００４１】ウエット酸化によって生じたＳｉ／ＳｉＯ
₂ 界面の凹凸の振幅は５ｎｍぐらいであることを実験に
より分かった。従って、この振幅の１０倍近い厚さのド
ライ酸化膜を形成すると、ウエット酸化によって生じた
凹凸は大幅に減少すると考えられる。従って、この実施
例においては厚さ４０ｎｍのドライ酸化膜２２を形成す
ることとした。

【００４２】また、ドライ酸化の酸化温度を上昇させる
と、更にＳｉ／ＳｉＯ₂ 界面の凹凸が減少することが知
られている。従って、ドライ酸化の酸化温度を１０００
℃から更に高温にすることにより、更に凹凸の小さいＳ
ｉ／ＳｉＯ₂ 界面を得ることができる。こうして、この
実施例においても、上記第３の実施例と同様に、ウエッ
ト酸化膜２１及びドライ酸化膜２２を除去した後のシリ
コンウェーハ１１の研磨面１２表面における凹凸を同様
に小さくすることができる。

【００４３】次に、シリコンウェーハ１１の研磨面１２
における凹凸が研磨面１２に形成する半導体装置の特性
に及ぼす影響を調べた。具体的には、上記第１及び第４
の実施例において得られたシリコンウェーハ１１の研磨
面１２上に、所定の厚さの酸化膜を形成し、この酸化膜
耐圧を測定して両者の比較を行った。その結果を図７に
示す。

【００４４】この図７のグラフから明らかなように、シ
リコンウェーハ１１の研磨面１２を覆う保護膜としてウ
エット酸化膜１４を用いた第１の実施例の場合において
は、Ｂモードの耐圧破壊が生じているのに対し、ウエッ
ト酸化に続いてドライ酸化を行い、シリコンウェーハ１
１の研磨面１２上にドライ酸化膜２２とウエット酸化膜
２１とを組み合わせて保護膜を形成した第２の実施例の
場合は、Ｂモードの耐圧強度の密度が著しく減少してお
り、高電界強度での真性破壊に集中している。このよう
な第２の実施例の場合における酸化膜耐圧特性の向上
は、シリコンウェーハ１１の研磨面１２表面の凹凸の減
少に起因するものである。

【００４５】次に、本発明の第５の実施例による半導体
基板の製造方法を、図８に示す工程図を用いて説明す
る。なお、図１又は図２に示す半導体基板と同一の構成
要素には同一の符号を付して説明を省略する。図８
（ａ）に示すように、第１又は第２の実施例によって作
製されたシリコンウェーハ１１を支持基板として用意す
ると共に、図９に示す従来の工程によって作製されたシ
リコンウェーハ３１を用意する。シリコンウェーハ１１
は、鏡面研磨された研磨面１２と平面研削された研削面
１３ａとの距離が一定している均一な厚さを有し、他方
シリコンウェーハ３１は、鏡面研磨された研磨面３２と
裏面３３とをもち、その厚さは不均一性を有している。

【００４６】そして図８（ｂ）に示すように、鏡面研磨
したシリコンウェーハ１１の研磨面１２と同じく鏡面研
磨したシリコンウェーハ３１の研磨面３２とを互いに向
き合うようにして重ね合わせる。このとき、シリコンウ
ェーハ１１の研磨面１２上及びシリコンウェーハ３１の
研磨面３２上のいずれか若しくは双方に、絶縁膜を予め
形成しておく。

【００４７】図８（ａ）には、この絶縁膜として、シリ
コンウェーハ３１の全面に厚さ約１μｍのウエット酸化
膜３４を形成した場合を示してある。このウエット酸化
膜３４の形成は、例えば水蒸気を含有する雰囲気中にお
いて温度１１００℃で４時間シリコンウェーハ３１を熱
処理し、その表面を熱酸化することによって行われる。
従ってこの場合には、シリコンウェーハ３１の研磨面３
２及び裏面３３を含む全面にウエット酸化膜３４が生成
される。なお、熱酸化法を用いる代わりに周知のＣＶＤ
法を用いて、シリコンウェーハ１１の研磨面１２上又は
シリコンウェーハ３１の研磨面３２上にＣＶＤ酸化膜を
成長させることにより、絶縁膜を形成してもよい。

【００４８】図９の工程によって作製されたシリコンウ
ェーハ３１には厚さの不均一性があるため、図８（ｂ）
に示すように、ウエット酸化膜３４を介してシリコンウ
ェーハ１１と重ね合わされた状態のシリコンウェーハ３
１の裏面３３には非平坦性が現れているが、後に研削す
るので問題はない。なお、支持基板としてのシリコンウ
ェーハ１１の代わりに、石英ガラス等の絶縁物からなる
基板を、第１の実施例と同様にして表面を鏡面研磨し裏
面を平面研削して用いてもよく、この場合には、絶縁膜
の形成を省略してもよい。

【００４９】このようにウエット酸化膜３４を介して互
いに重ね合わされたシリコンウェーハ１１とシリコンウ
ェーハ３１は、例えば窒素雰囲気中において温度１００
０℃で３０分間熱処理することにより、強固に接合す
る。次いで、図１（ｃ）に示す工程と同様にして、シリ
コンウェーハ１１の裏面１３を定盤の平坦面に密着させ
て固定した後、シリコンウェーハ３１の裏面３３を回転
砥石によって平面研削して、約３μｍまで薄層化する。
これにより、シリコンウェーハ３１は厚さ約３μｍのシ
リコン層３１ａとなり、研削面３３ａが表出される。図
８（ｃ）はこの直後の状態を示す。この平面研削は、例
えば粒度が５００番の回転砥石により約６００μｍ研削
した後、粒度が２０００番の回転砥石により約２０μｍ
研削すると効率的である。

【００５０】このようにして薄層化されたシリコン層３
１ａの露出した研削面３３ａに対して、図８（ｄ）に示
すように、更に通常の化学的・機会的研磨により鏡面仕
上げを施す。このときの最終厚さは２μｍである。これ
により、シリコン層３１ａの研削面３３ａは、鏡面仕上
げを施された研磨面３３ｂとなる。更に、シリコンウェ
ーハ１１の研削面１３ａを研磨又はエッチングして結晶
欠陥を除去する。

【００５１】このようにして、支持基板としてのシリコ
ンウェーハ１１上に厚さ約１μｍのウエット酸化膜３４
を介して厚さ２μｍのシリコン層３１ａが形成されたＳ
ＯＩ構造の半導体基板、即ちＳＯＩ基板が完成する。こ
のＳＯＩ基板における研磨面のＴＴＶは１．０±０．２
μｍであり、従来の張り合わせ構造のＳＯＩ基板のＴＴ
Ｖが２．１±１．０μｍであるのに比べると、著しい平
坦面、即ち層厚の均一性を得ることができる。

【００５２】

【発明の効果】以上のように本発明によれば、半導体装
置を形成する表面を鏡面研磨仕上げした後に裏面を平面
研削するため、平板の平坦性を著しく向上させ、ＴＴＶ
を小さくすることができる。平面研削時に定盤等との接
触によって研磨面に欠陥が発生する可能性がある問題
は、研磨面を予め保護膜で覆っておくことにより防止さ
れる。また、研磨面に接してドライ酸化膜を形成し、こ
のドライ酸化膜と気相成長酸化膜又はウエット酸化膜と
を組み合わせて保護膜を形成することにより、保護膜を
除去して表出する研磨面の表面における凹凸を小さくす
ることができる。更に、平面研削により裏面に発生する
結晶欠陥及び汚染は、その裏面の熱酸化及び熱酸化膜の
エッチングにより実用上支障のないレベルまで除去され
る。

【００５３】その結果、将来の高密度・高性能半導体集
積回路の製造に適用可能な単一又はＳＯＩ構造の半導体
基板を提供できる効果がある。

【図面の簡単な説明】

【図１】本発明の第１の実施例による半導体基板の製造
方法を説明するための工程図である。

【図２】本発明の第２の実施例による半導体基板の製造
方法を説明するための工程図である。

【図３】本発明の第３の実施例による半導体基板の製造
方法を説明するための工程図である。

【図４】ウエット酸化とドライ酸化の酸化速度を示すグ
ラフである。

【図５】本発明の第４の実施例による半導体基板の製造
方法を説明するための工程図である。

【図６】Ｓｉ／ＳｉＯ₂ 界面の変化を表す模式図であ
る。

【図７】本発明の第１及び第４の実施例によるシリコン
ウェーハの研磨面上に形成した酸化膜の耐圧特性を示す
グラフである。

【図８】本発明の第５の実施例による半導体基板の製造
方法を説明するための工程図である。

【図９】従来のシリコンウェーハを作製する工程を説明
する図である。

【符号の説明】

１１、３１…シリコンウェーハ １２、３２、３３ｂ…研磨面 １３、３３…裏面 １３ａ、３３ａ…研削面 １４、１８、２１、３４…ウエット酸化膜 １５…定盤 １６…平坦面 １７…回転砥石 １９、２２…ドライ酸化膜 ２０…ＣＶＤ酸化膜 ３１ａ…シリコン層

フロントページの続き (72)発明者 清川 義弘 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 平３−76118（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/304 621 H01L 21/304 622

Claims (9)

(57)【特許請求の範囲】
1. 【請求項１】 半導体からなる平板の第１の面を鏡面研
   磨する工程と、 鏡面研磨された前記平板の第１の面を覆う保護膜を形成
   する工程と、 前記保護膜によって覆われた前記平板の第１の面を平坦
   面に密着させた状態で前記平板の第２の面を平面研削す
   る工程と、 前記平板の第１の面から前記保護膜を除去する工程とを
   含むことを特徴とする半導体基板の製造方法。
2. 【請求項２】 請求項１記載の半導体基板の製造方法に
   おいて、 前記平板がシリコンからなり、 前記保護膜を形成する工程が、前記平板の第１の面をド
   ライ酸化して前記平板の第１の面上にドライ酸化膜を形
   成した後、前記ドライ酸化膜上に気相成長によって気相
   成長酸化膜を形成する工程であることを特徴とする半導
   体基板の製造方法。
3. 【請求項３】 請求項１記載の半導体基板の製造方法に
   おいて、 前記平板がシリコンからなり、 前記保護膜を形成する工程が、前記平板の第１の面をウ
   エット酸化して前記平板の第１の面上にウエット酸化膜
   を形成した後、ドライ酸化して前記平板の第１の面と前
   記ウエット酸化膜との間にドライ酸化膜を形成する工程
   であることを特徴とする半導体基板の製造方法。
4. 【請求項４】 請求項２又は３記載の半導体基板の製造
   方法において、 前記平板の第１の面をドライ酸化する温度が、１０００
   ℃以上であることを特徴とする半導体基板の製造方法。
5. 【請求項５】 請求項３記載の半導体基板の製造方法に
   おいて、 前記平板の第１の面上に形成された前記ドライ酸化膜
   が、５０ｎｍ以上の膜厚を有することを特徴とする半導
   体基板の製造方法。
6. 【請求項６】 請求項１乃至５のいずれかに記載の半導
   体基板の製造方法において、 前記平板がシリコンからなり、 前記保護膜を除去する工程に引き続いて、少なくとも前
   記平板の第２の面を熱酸化して熱酸化膜を形成する工程
   と、 前記熱酸化膜をエッチングにより除去する工程とを含む
   ことを特徴とする半導体基板の製造方法。
7. 【請求項７】 支持基板の第１の面を鏡面研磨する工程
   と、 鏡面研磨された前記支持基板の第１の面を平坦面に密着
   させた状態で前記支持基板の第２の面を平面研削する工
   程と、 半導体からなる平板の第１の面を鏡面研磨する工程と、 鏡面研磨された前記平板の第１の面と前記支持基板の第
   １の面とを密着させた状態で前記平板と支持基板とを接
   合する工程と、 前記平板と接合された前記支持基板の第２の面を平坦面
   に密着させた状態で前記平板の第２の面を平面研削し
   て、前記平板を薄層化する工程とを含むことを特徴とす
   る半導体基板の製造方法。
8. 【請求項８】 請求項７記載の半導体基板の製造方法に
   おいて、 前記平板と支持基板とを接合する工程が、前記支持基板
   の第１の面上又は前記平板の第１の面上に絶縁膜を形成
   した後、前記絶縁膜を介して前記平板と前記支持基板と
   を接合する工程であることを特徴とする半導体基板の製
   造方法。
9. 【請求項９】 請求項７又は８記載の半導体基板の製造
   方法において、 前記平板と接合された前記支持基板の第２の面に対して
   研磨またはエッチングを施す工程を含むことを特徴とす
   る半導体基板の製造方法。