JPH0563147A - 半導体集積回路及びその製造方法 - Google Patents
半導体集積回路及びその製造方法Info
- Publication number
- JPH0563147A JPH0563147A JP22054091A JP22054091A JPH0563147A JP H0563147 A JPH0563147 A JP H0563147A JP 22054091 A JP22054091 A JP 22054091A JP 22054091 A JP22054091 A JP 22054091A JP H0563147 A JPH0563147 A JP H0563147A
- Authority
- JP
- Japan
- Prior art keywords
- filter circuit
- diffusion
- parasitic
- resistance
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Filters And Equalizers (AREA)
Abstract
(57)【要約】
【目的】抵抗素子と容量素子とからなるＲＣフィルタ回
路を有してなる半導体集積回路に関し、構造が簡単で、
必要とする面積の小さいＲＣフィルタ回路を内蔵し、素
子形成面を有効に使用する。 【構成】Ｐ型拡散層からなる拡散抵抗２５〜２８を抵抗
素子、これら拡散抵抗２５〜２８の寄生容量２９〜３２
を容量素子としてＲＣフィルタ回路を構成する。
路を有してなる半導体集積回路に関し、構造が簡単で、
必要とする面積の小さいＲＣフィルタ回路を内蔵し、素
子形成面を有効に使用する。 【構成】Ｐ型拡散層からなる拡散抵抗２５〜２８を抵抗
素子、これら拡散抵抗２５〜２８の寄生容量２９〜３２
を容量素子としてＲＣフィルタ回路を構成する。
Description
【０００１】
【産業上の利用分野】本発明は、抵抗素子と容量素子と
からなるＲＣフィルタ回路を有してなる半導体集積回路
及びその製造方法に関する。
からなるＲＣフィルタ回路を有してなる半導体集積回路
及びその製造方法に関する。
【０００２】
【従来の技術】従来、ＲＣフィルタ回路として図１２に
その回路図を示すようなものが知られている。図中、１
は入力端子、２は抵抗素子、３は容量素子、４は出力端
子であり、このＲＣフィルタ回路は、いわゆるローパス
（low pass）フィルタを構成している。
その回路図を示すようなものが知られている。図中、１
は入力端子、２は抵抗素子、３は容量素子、４は出力端
子であり、このＲＣフィルタ回路は、いわゆるローパス
（low pass）フィルタを構成している。
【０００３】従来、このＲＣフィルタ回路は、半導体集
積回路に内蔵される場合、図１３にその断面図（図１４
のＡ−Ａ線に沿った断面図）、図１４にその平面図を示
すように構成されていた。図中、５はＰ型シリコン基
板、６、７はＮ+埋め込み層、８はＮ-エピタキシャル
層、９はＮ+コンタクト層、１０は素子分離領域であ
る。
積回路に内蔵される場合、図１３にその断面図（図１４
のＡ−Ａ線に沿った断面図）、図１４にその平面図を示
すように構成されていた。図中、５はＰ型シリコン基
板、６、７はＮ+埋め込み層、８はＮ-エピタキシャル
層、９はＮ+コンタクト層、１０は素子分離領域であ
る。
【０００４】また、１２、１３はＰ型拡散層であり、Ｐ
型拡散層１２が図１２における抵抗素子２とされてい
る。また、Ｐ型拡散層１３とＮ-エピタキシャル層８と
の接合容量１４が図１２における容量素子３とされてい
る。また、１５は絶縁層をなすＳiＯ2層、１６、１７、
１８はアルミニウムからなる電極配線、１９、２０、２
１、２２はコンタクトホールである。
型拡散層１２が図１２における抵抗素子２とされてい
る。また、Ｐ型拡散層１３とＮ-エピタキシャル層８と
の接合容量１４が図１２における容量素子３とされてい
る。また、１５は絶縁層をなすＳiＯ2層、１６、１７、
１８はアルミニウムからなる電極配線、１９、２０、２
１、２２はコンタクトホールである。
【０００５】
【発明が解決しようとする課題】図１２に回路図を示す
ＲＣフィルタ回路を図１３に断面図、図１４に平面図を
示すようにして構成する場合には、容量素子を抵抗素子
とは別個独立に形成することになるため、構造が複雑
で、必要とする面積が大きくなってしまい、半導体集積
回路の素子形成面を有効に使用することができないとい
う問題点があった。
ＲＣフィルタ回路を図１３に断面図、図１４に平面図を
示すようにして構成する場合には、容量素子を抵抗素子
とは別個独立に形成することになるため、構造が複雑
で、必要とする面積が大きくなってしまい、半導体集積
回路の素子形成面を有効に使用することができないとい
う問題点があった。
【０００６】本発明は、かかる点に鑑み、構造が簡単
で、必要とする面積の小さいＲＣフィルタ回路を内蔵
し、素子形成面を有効に使用できるようにした半導体集
積回路及びその製造方法を提供することを目的とする。
で、必要とする面積の小さいＲＣフィルタ回路を内蔵
し、素子形成面を有効に使用できるようにした半導体集
積回路及びその製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明中、第１の発明
は、半導体集積回路に関するものであり、半導体層に形
成された拡散抵抗を抵抗素子とし、前記拡散抵抗に寄生
する寄生容量、即ち、前記拡散抵抗と前記半導体層との
接合容量を容量素子として構成されているＲＣフィルタ
回路を内蔵して構成するというものである。
は、半導体集積回路に関するものであり、半導体層に形
成された拡散抵抗を抵抗素子とし、前記拡散抵抗に寄生
する寄生容量、即ち、前記拡散抵抗と前記半導体層との
接合容量を容量素子として構成されているＲＣフィルタ
回路を内蔵して構成するというものである。
【０００８】本発明中、第２の発明は、半導体集積回路
に関するものであり、半導体層に形成された複数の拡散
抵抗を抵抗素子とし、前記複数の拡散抵抗に寄生する寄
生容量を容量素子として構成されているＲＣフィルタ回
路を内蔵して構成するというものである。
に関するものであり、半導体層に形成された複数の拡散
抵抗を抵抗素子とし、前記複数の拡散抵抗に寄生する寄
生容量を容量素子として構成されているＲＣフィルタ回
路を内蔵して構成するというものである。
【０００９】本発明中、第３の発明は、半導体集積回路
に関するものであり、電気的に分離された複数の半導体
層に形成された拡散抵抗を抵抗素子とし、前記複数の半
導体層に形成された拡散抵抗に寄生する寄生容量の全部
又は一部を容量素子として構成されているＲＣフィルタ
回路を内蔵して構成するというものである。
に関するものであり、電気的に分離された複数の半導体
層に形成された拡散抵抗を抵抗素子とし、前記複数の半
導体層に形成された拡散抵抗に寄生する寄生容量の全部
又は一部を容量素子として構成されているＲＣフィルタ
回路を内蔵して構成するというものである。
【００１０】本発明中、第４の発明は、半導体集積回路
の製造方法に関するものであり、半導体層に複数の拡散
抵抗を形成し、これら複数の拡散抵抗を結ぶ配線の接続
を選択することにより、前記複数の拡散抵抗の全部又は
一部を抵抗素子とし、前記複数の拡散抵抗に寄生する寄
生容量の全部又は一部を容量素子として構成されるＲＣ
フィルタ回路を形成する工程を含ませるというものであ
る。
の製造方法に関するものであり、半導体層に複数の拡散
抵抗を形成し、これら複数の拡散抵抗を結ぶ配線の接続
を選択することにより、前記複数の拡散抵抗の全部又は
一部を抵抗素子とし、前記複数の拡散抵抗に寄生する寄
生容量の全部又は一部を容量素子として構成されるＲＣ
フィルタ回路を形成する工程を含ませるというものであ
る。
【００１１】本発明中、第５の発明は、半導体集積回路
の製造方法に関するものであり、電気的に分離された複
数の半導体層に拡散抵抗を形成し、前記複数の半導体層
の個々の半導体層について、入力信号源に接続するか、
固定電位に接続するかを選択することにより、前記電気
的に分離された複数の半導体層に形成された拡散抵抗を
抵抗素子とし、前記複数の半導体層に形成された拡散抵
抗に寄生する寄生容量の全部又は一部を容量素子として
構成されるＲＣフィルタ回路を形成する工程を含ませる
というものである。
の製造方法に関するものであり、電気的に分離された複
数の半導体層に拡散抵抗を形成し、前記複数の半導体層
の個々の半導体層について、入力信号源に接続するか、
固定電位に接続するかを選択することにより、前記電気
的に分離された複数の半導体層に形成された拡散抵抗を
抵抗素子とし、前記複数の半導体層に形成された拡散抵
抗に寄生する寄生容量の全部又は一部を容量素子として
構成されるＲＣフィルタ回路を形成する工程を含ませる
というものである。
【００１２】
【作用】本発明によれば、拡散抵抗の寄生容量をＲＣフ
ィルタ回路の容量素子としているので、拡散抵抗とは別
個に、容量素子を構成するためのＰＮ接合を形成する必
要がない。したがって、構成が簡単で、面積の小さいＲ
Ｃフィルタ回路を得ることができ、素子形成面を有効に
使用することができる。なお、第２〜第５の発明によれ
ば、内蔵するＲＣフィルタ回路の帯域の設定、変更を容
易に行うことができる。
ィルタ回路の容量素子としているので、拡散抵抗とは別
個に、容量素子を構成するためのＰＮ接合を形成する必
要がない。したがって、構成が簡単で、面積の小さいＲ
Ｃフィルタ回路を得ることができ、素子形成面を有効に
使用することができる。なお、第２〜第５の発明によれ
ば、内蔵するＲＣフィルタ回路の帯域の設定、変更を容
易に行うことができる。
【００１３】
【実施例】以下、図１〜図１１を参照して本発明の第１
実施例、第２実施例及び応用例について説明する。
実施例、第２実施例及び応用例について説明する。
【００１４】第１実施例・・図１〜図５ 図１は本発明の第１実施例が内蔵するＲＣフィルタ回路
を示す断面図（図２のＢ−Ｂ線に沿った断面図）、図２
は同じく本発明の第１実施例が内蔵するＲＣフィルタ回
路を示す平面図である。
を示す断面図（図２のＢ−Ｂ線に沿った断面図）、図２
は同じく本発明の第１実施例が内蔵するＲＣフィルタ回
路を示す平面図である。
【００１５】図中、２３はＰ型シリコン基板、２４はＮ
-エピタキシャル層、２５〜２８はＰ型拡散層からなる
拡散抵抗、２９〜３２は拡散抵抗２５〜２８の寄生容
量、即ち、拡散抵抗２５〜２８とＮ-エピタキシャル層
２４との接合容量、３３は絶縁層をなすＳiＯ2層、３４
〜３８はアルミニウムからなる電極配線、３９〜４６は
コンタクトホール、４７は入力端子、４８は出力端子で
ある。
-エピタキシャル層、２５〜２８はＰ型拡散層からなる
拡散抵抗、２９〜３２は拡散抵抗２５〜２８の寄生容
量、即ち、拡散抵抗２５〜２８とＮ-エピタキシャル層
２４との接合容量、３３は絶縁層をなすＳiＯ2層、３４
〜３８はアルミニウムからなる電極配線、３９〜４６は
コンタクトホール、４７は入力端子、４８は出力端子で
ある。
【００１６】この第１実施例は、図３にその回路図を示
すようなＲＣフィルタ回路を構成するものであり、図
中、４９〜５２は、それぞれ、拡散抵抗２５〜２８から
なる抵抗素子、５３〜５６は、それぞれ、拡散抵抗２５
〜２８の寄生容量２９〜３２からなる容量素子である。
すようなＲＣフィルタ回路を構成するものであり、図
中、４９〜５２は、それぞれ、拡散抵抗２５〜２８から
なる抵抗素子、５３〜５６は、それぞれ、拡散抵抗２５
〜２８の寄生容量２９〜３２からなる容量素子である。
【００１７】このように、この第１実施例によってもＲ
Ｃフィルタ回路を構成することができるが、この第１実
施例によれば、拡散抵抗２５〜２８の寄生容量２９〜３
２を容量素子としているので、拡散抵抗２５〜２８とは
別個に、容量素子を構成するためのＰＮ接合を形成する
必要がない。したがって、構成が簡単で、面積の小さい
ＲＣフィルタ回路を得ることができ、半導体集積回路の
素子形成面を有効に使用することができる。
Ｃフィルタ回路を構成することができるが、この第１実
施例によれば、拡散抵抗２５〜２８の寄生容量２９〜３
２を容量素子としているので、拡散抵抗２５〜２８とは
別個に、容量素子を構成するためのＰＮ接合を形成する
必要がない。したがって、構成が簡単で、面積の小さい
ＲＣフィルタ回路を得ることができ、半導体集積回路の
素子形成面を有効に使用することができる。
【００１８】また、この第１実施例によれば、配線を変
えることで、帯域特性を簡単に変えることができる。例
えば、図４は、図２に示した配線３６を設けず、配線３
５と配線３７とを配線５７で接続した例である。
えることで、帯域特性を簡単に変えることができる。例
えば、図４は、図２に示した配線３６を設けず、配線３
５と配線３７とを配線５７で接続した例である。
【００１９】また、図５は配線３６及び配線５７の両方
をあらかじめ設けておき、必要に応じて、配線３６又は
配線５７を切断して所望の帯域を得るようにする例を示
している。かかる切断は、レーザによって行うことがで
きるが、マスク工程において行うこともできる。
をあらかじめ設けておき、必要に応じて、配線３６又は
配線５７を切断して所望の帯域を得るようにする例を示
している。かかる切断は、レーザによって行うことがで
きるが、マスク工程において行うこともできる。
【００２０】第２実施例・・図６〜図８ 図６は本発明の第２実施例が内蔵するＲＣフィルタ回路
を示す断面図（図７のＣ−Ｃ線に沿った断面図）、図７
は同じく本発明の第２実施例が内蔵するＲＣフィルタ回
路を示す平面図である。
を示す断面図（図７のＣ−Ｃ線に沿った断面図）、図７
は同じく本発明の第２実施例が内蔵するＲＣフィルタ回
路を示す平面図である。
【００２１】図中、５８はＰ型シリコン基板、５９〜６
２はＮ+埋め込み層、６３は素子分離領域、６４〜６７
は素子分離領域６３によって分離されたＮ-エピタキシ
ャル層、６８〜７１はＮ+コンタクト層である。
２はＮ+埋め込み層、６３は素子分離領域、６４〜６７
は素子分離領域６３によって分離されたＮ-エピタキシ
ャル層、６８〜７１はＮ+コンタクト層である。
【００２２】また、７２〜７５はＰ型拡散層からなる拡
散抵抗、７６は拡散抵抗７２の寄生容量、即ち、拡散抵
抗７２とＮ-エピタキシャル層６４との接合容量、７７
は拡散抵抗７３の寄生容量、即ち、拡散抵抗７３とＮ-
エピタキシャル層６５との接合容量である。
散抵抗、７６は拡散抵抗７２の寄生容量、即ち、拡散抵
抗７２とＮ-エピタキシャル層６４との接合容量、７７
は拡散抵抗７３の寄生容量、即ち、拡散抵抗７３とＮ-
エピタキシャル層６５との接合容量である。
【００２３】また、７８は拡散抵抗７４の寄生容量、即
ち、Ｐ型拡散層７４とＮ-エピタキシャル層６６との接
合容量、７９は拡散抵抗７５の寄生容量、即ち、Ｎ-エ
ピタキシャル層６７との接合容量である。また、８０は
絶縁層をなすＳiＯ2層、８１〜８７はアルミニウムから
なる電極配線、８８〜９９はコンタクトホール、１００
は入力端子、１０１は出力端子である。
ち、Ｐ型拡散層７４とＮ-エピタキシャル層６６との接
合容量、７９は拡散抵抗７５の寄生容量、即ち、Ｎ-エ
ピタキシャル層６７との接合容量である。また、８０は
絶縁層をなすＳiＯ2層、８１〜８７はアルミニウムから
なる電極配線、８８〜９９はコンタクトホール、１００
は入力端子、１０１は出力端子である。
【００２４】この第２実施例は図８にその回路図を示す
ようなＲＣフィルタ回路を構成するものであり、図中、
１０２〜１０５は、それぞれ、拡散抵抗７２〜７５から
なる抵抗素子、１０６〜１０９は、それぞれ、拡散抵抗
７２〜７５の寄生容量７６〜７９からなる容量素子であ
る。
ようなＲＣフィルタ回路を構成するものであり、図中、
１０２〜１０５は、それぞれ、拡散抵抗７２〜７５から
なる抵抗素子、１０６〜１０９は、それぞれ、拡散抵抗
７２〜７５の寄生容量７６〜７９からなる容量素子であ
る。
【００２５】このように、この第２実施例によってもＲ
Ｃフィルタ回路を構成することができるが、この第２実
施例によれば、拡散抵抗７２〜７５の寄生容量７６〜７
９を容量素子としているので、拡散抵抗１０２〜１０５
とは別個に、容量素子を構成するためのＰＮ接合を形成
する必要がない。したがって、構成が簡単で、面積の小
さいＲＣフィルタ回路を得ることができ、半導体集積回
路の素子形成面を有効に使用することができる。
Ｃフィルタ回路を構成することができるが、この第２実
施例によれば、拡散抵抗７２〜７５の寄生容量７６〜７
９を容量素子としているので、拡散抵抗１０２〜１０５
とは別個に、容量素子を構成するためのＰＮ接合を形成
する必要がない。したがって、構成が簡単で、面積の小
さいＲＣフィルタ回路を得ることができ、半導体集積回
路の素子形成面を有効に使用することができる。
【００２６】ここに、この第２実施例によれば、容量素
子１０６、１０７は、これらを形成するＰＮ接合のＮ
側、即ち、Ｎ-エピタキシャル層６４、６５が電極配線
８２を介して入力端子１００と同電位とされている。こ
のため、これら容量素子１０６、１０７は、入力端子１
００側からは容量として見えない。即ち、この第２実施
例においては、抵抗素子１０２〜１０５と、容量素子１
０８、１０９とでＲＣフィルタ回路が構成されているこ
とになる。
子１０６、１０７は、これらを形成するＰＮ接合のＮ
側、即ち、Ｎ-エピタキシャル層６４、６５が電極配線
８２を介して入力端子１００と同電位とされている。こ
のため、これら容量素子１０６、１０７は、入力端子１
００側からは容量として見えない。即ち、この第２実施
例においては、抵抗素子１０２〜１０５と、容量素子１
０８、１０９とでＲＣフィルタ回路が構成されているこ
とになる。
【００２７】したがって、この第２実施例によれば、電
極配線８２、８７と、Ｎ-エピタキシャル層６４〜６７
との接続の仕方を変えることで、例えば、Ｎ-エピタキ
シャル層６４のみを電極配線８２に接続し、Ｎ-エピタ
キシャル層６５〜６７を電極配線８７に接続したりする
ことで、簡単に種々の帯域特性を得ることができる。
極配線８２、８７と、Ｎ-エピタキシャル層６４〜６７
との接続の仕方を変えることで、例えば、Ｎ-エピタキ
シャル層６４のみを電極配線８２に接続し、Ｎ-エピタ
キシャル層６５〜６７を電極配線８７に接続したりする
ことで、簡単に種々の帯域特性を得ることができる。
【００２８】応用例・・図９〜図１１ 図９は本発明が内蔵するＲＣフィルタ回路のイコライザ
回路への応用例であり、この図９のイコライザ回路は、
図１０に示すローパスフィルタ回路の帰還抵抗１１０を
本発明のＲＣフィルタ回路１１１で置き換えたものであ
る。
回路への応用例であり、この図９のイコライザ回路は、
図１０に示すローパスフィルタ回路の帰還抵抗１１０を
本発明のＲＣフィルタ回路１１１で置き換えたものであ
る。
【００２９】なお、図９、図１０において、１１２は入
力端子、１１３は出力端子、１１４〜１１７は抵抗、１
１８、１１９は差動対トランジスタをなすｎｐｎトラン
ジスタ、１２０は出力用のｎｐｎトランジスタ、１２
１、１２２はコンデンサ、１２３、１２４は定電流源で
ある。
力端子、１１３は出力端子、１１４〜１１７は抵抗、１
１８、１１９は差動対トランジスタをなすｎｐｎトラン
ジスタ、１２０は出力用のｎｐｎトランジスタ、１２
１、１２２はコンデンサ、１２３、１２４は定電流源で
ある。
【００３０】ここに、図１０に示すローパスフィルタ回
路は、入力端子１１２の電圧と出力端子１１３の電圧が
等しくなった時にｎｐｎトランジスタ１１８、１１９が
平衡状態となるボルテージ・フォロア形の回路であり、
入力端子１１２に交流信号が入力されると、図１１に、
曲線Ｘで示すように、一定の周波数帯域まで交流信号を
出力端子１１３に出力するものである。
路は、入力端子１１２の電圧と出力端子１１３の電圧が
等しくなった時にｎｐｎトランジスタ１１８、１１９が
平衡状態となるボルテージ・フォロア形の回路であり、
入力端子１１２に交流信号が入力されると、図１１に、
曲線Ｘで示すように、一定の周波数帯域まで交流信号を
出力端子１１３に出力するものである。
【００３１】このローパスフィルタ回路の帰還抵抗１１
０の代わりに本発明を使用すると、ＲＣフィルタ回路の
特性は図１１に一点鎖線Ｙで示す負の利得を持つため、
ｎｐｎトランジスタ１１８、１１９が平衡状態を保つた
めには、ある周波数で出力端子電圧が高くなる。これを
図示すると、図１１の二点鎖線Ｚのようになり、イコラ
イザ特性を得ることができる。
０の代わりに本発明を使用すると、ＲＣフィルタ回路の
特性は図１１に一点鎖線Ｙで示す負の利得を持つため、
ｎｐｎトランジスタ１１８、１１９が平衡状態を保つた
めには、ある周波数で出力端子電圧が高くなる。これを
図示すると、図１１の二点鎖線Ｚのようになり、イコラ
イザ特性を得ることができる。
【００３２】なお、本発明が内蔵するＲＣフィルタ回路
は、ハイパス（high pass）、バンドパス（band pass）
等の特性を有するイコライザ回路や、種々のアナログ回
路等にも応用することができることは明らかである。
は、ハイパス（high pass）、バンドパス（band pass）
等の特性を有するイコライザ回路や、種々のアナログ回
路等にも応用することができることは明らかである。
【００３３】
【発明の効果】本発明によれば、拡散抵抗の寄生容量を
ＲＣフィルタ回路の容量素子としているので、抵抗素子
をなす拡散抵抗とは別個に、容量素子を構成するための
ＰＮ接合を形成する必要がなく、構成が簡単で、かつ、
面積の小さいＲＣフィルタ回路を得ることができ、素子
形成面を有効に使用することができる。なお、特に、第
２〜第５の発明によれば、内蔵するＲＣフィルタ回路の
帯域の設定、変更を容易に行うことができる。
ＲＣフィルタ回路の容量素子としているので、抵抗素子
をなす拡散抵抗とは別個に、容量素子を構成するための
ＰＮ接合を形成する必要がなく、構成が簡単で、かつ、
面積の小さいＲＣフィルタ回路を得ることができ、素子
形成面を有効に使用することができる。なお、特に、第
２〜第５の発明によれば、内蔵するＲＣフィルタ回路の
帯域の設定、変更を容易に行うことができる。
【図面の簡単な説明】
【図１】本発明の第１実施例が内蔵するＲＣフィルタ回
路を示す断面図である。
路を示す断面図である。
【図２】本発明の第１実施例が内蔵するＲＣフィルタ回
路を示す平面図である。
路を示す平面図である。
【図３】本発明の第１実施例が内蔵するＲＣフィルタ回
路の等価回路図である。
路の等価回路図である。
【図４】本発明の第１実施例が内蔵するＲＣフィルタ回
路が有している利点の一例を説明するための平面図であ
る。
路が有している利点の一例を説明するための平面図であ
る。
【図５】本発明の第１実施例が内蔵するＲＣフィルタ回
路が有している利点の他の例を説明するための平面図で
ある。
路が有している利点の他の例を説明するための平面図で
ある。
【図６】本発明の第２実施例が内蔵するＲＣフィルタ回
路を示す断面図である。
路を示す断面図である。
【図７】本発明の第２実施例が内蔵するＲＣフィルタ回
路を示す平面図である。
路を示す平面図である。
【図８】本発明の第２実施例が内蔵するＲＣフィルタ回
路の等価回路図である。
路の等価回路図である。
【図９】本発明が内蔵するＲＣフィルタ回路のイコライ
ザ回路への応用例を示す回路図である。
ザ回路への応用例を示す回路図である。
【図１０】ローパスフィルタ回路の一例を示す回路図で
ある。
ある。
【図１１】図９に示すイコライザ回路の特性等を示す図
である。
である。
【図１２】ＲＣフィルタ回路を示す回路図である。
【図１３】従来の半導体集積回路が内蔵するＲＣフィル
タ回路を示す断面図である。
タ回路を示す断面図である。
【図１４】従来の半導体集積回路が内蔵するＲＣフィル
タ回路を示す平面図である。
タ回路を示す平面図である。
２３ Ｐ型シリコン基板 ２４ Ｎ-エピタキシャル層 ２５〜２８ 拡散抵抗（Ｐ型拡散層） ２９〜３２ 拡散抵抗２５〜２８の寄生容量 ３３ ＳiＯ2層 ３４〜３８ アルミニウムからなる電極配線 ３９〜４６ コンタクトホール ４７ 入力端子 ４８ 出力端子
Claims (5)
- 【請求項１】半導体層に形成された拡散抵抗を抵抗素子
とし、前記拡散抵抗に寄生する寄生容量を容量素子とし
て構成されているＲＣフィルタ回路を有することを特徴
とする半導体集積回路。 - 【請求項２】半導体層に形成された複数の拡散抵抗を抵
抗素子とし、前記複数の拡散抵抗に寄生する寄生容量を
容量素子として構成されているＲＣフィルタ回路を有す
ることを特徴とする半導体集積回路。 - 【請求項３】電気的に分離された複数の半導体層に形成
された拡散抵抗を抵抗素子とし、前記複数の半導体層に
形成された拡散抵抗に寄生する寄生容量の全部又は一部
を容量素子として構成されているＲＣフィルタ回路を有
することを特徴とする半導体集積回路。 - 【請求項４】半導体層に複数の拡散抵抗を形成し、これ
ら複数の拡散抵抗を結ぶ配線の接続を選択することによ
り、前記複数の拡散抵抗の全部又は一部を抵抗素子と
し、前記複数の拡散抵抗に寄生する寄生容量の全部又は
一部を容量素子として構成されるＲＣフィルタ回路を形
成する工程を有することを特徴とする半導体集積回路の
製造方法。 - 【請求項５】電気的に分離された複数の半導体層に拡散
抵抗を形成し、前記複数の半導体層の個々の半導体層に
ついて、入力信号源に接続するか、固定電位に接続する
かを選択することにより、前記電気的に分離された複数
の半導体層に形成された拡散抵抗を抵抗素子とし、前記
複数の半導体層に形成された拡散抵抗に寄生する寄生容
量の全部又は一部を容量素子として構成されるＲＣフィ
ルタ回路を形成する工程を有することを特徴とする半導
体集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22054091A JPH0563147A (ja) | 1991-08-30 | 1991-08-30 | 半導体集積回路及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22054091A JPH0563147A (ja) | 1991-08-30 | 1991-08-30 | 半導体集積回路及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0563147A true JPH0563147A (ja) | 1993-03-12 |
Family
ID=16752595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22054091A Withdrawn JPH0563147A (ja) | 1991-08-30 | 1991-08-30 | 半導体集積回路及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0563147A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7642844B2 (en) | 2006-09-29 | 2010-01-05 | Fujitsu Microelectronics Limited | Semiconductor integrated circuit for voltage detection |
| JP2010278243A (ja) * | 2009-05-28 | 2010-12-09 | Sanyo Electric Co Ltd | 半導体保護装置 |
-
1991
- 1991-08-30 JP JP22054091A patent/JPH0563147A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7642844B2 (en) | 2006-09-29 | 2010-01-05 | Fujitsu Microelectronics Limited | Semiconductor integrated circuit for voltage detection |
| JP2010278243A (ja) * | 2009-05-28 | 2010-12-09 | Sanyo Electric Co Ltd | 半導体保護装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6662344B2 (en) | Semiconductor device and method for fabricating the same | |
| US4626881A (en) | Capacitor produced of a layer combination of metal, insulator and semiconductor | |
| JPS6124824B2 (ja) | ||
| JPH10150150A (ja) | 半導体装置 | |
| JP2752832B2 (ja) | 半導体集積回路装置 | |
| JPH0563147A (ja) | 半導体集積回路及びその製造方法 | |
| US5623232A (en) | Topography for integrated circuit operational amplifier having low impedance input for current feedback | |
| JP2980142B2 (ja) | 半導体容量素子およびこれを用いた回路 | |
| JPS61224348A (ja) | 半導体集積回路装置 | |
| JP2872006B2 (ja) | 半導体装置 | |
| JPH036858A (ja) | マスタスライス方式半導体集積回路装置 | |
| JP2597309Y2 (ja) | 半導体装置 | |
| JPH02260561A (ja) | 半導体装置 | |
| JPH01194452A (ja) | 集積回路装置 | |
| JP2636794B2 (ja) | 半導体装置 | |
| KR940006366B1 (ko) | 반도체 기판의 rc 회로 및 반도체 기판과 함께 제조된 모노리딕 집적가능 증폭 회로 | |
| JPH06232341A (ja) | 半導体装置 | |
| JPH0453103B2 (ja) | ||
| JPS5844601Y2 (ja) | デュアル型電界効果トランジスタ | |
| JPH0563146A (ja) | 半導体集積回路 | |
| JPH0441504B2 (ja) | ||
| JPS61150229A (ja) | 集積回路 | |
| JPH0998030A (ja) | 半導体集積回路 | |
| JPH0376585B2 (ja) | ||
| JPH1197734A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981112 |