JPH0563139A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0563139A JPH0563139A JP3221917A JP22191791A JPH0563139A JP H0563139 A JPH0563139 A JP H0563139A JP 3221917 A JP3221917 A JP 3221917A JP 22191791 A JP22191791 A JP 22191791A JP H0563139 A JPH0563139 A JP H0563139A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- control circuit
- power chip
- capacitance
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/142—Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【目的】同じ基板上にパワーチップ，およびその制御回
路部品を実装してなるパワーデバイスを対象に、ノイズ
耐量の高い半導体装置を提供する。 【構成】金属絶縁基板１を回路基板として、パワーチッ
プ２, およびその制御回路を構成する電子部品３を基板
上に振り分け実装してなる半導体装置に対し、金属絶縁
基板における制御回路部品実装領域での基板絶縁層１ｂ
の厚さＤをパワーチップ実装領域の絶縁層厚さｄよりも
厚く構成し、基板の絶縁層を誘電体とする金属ベース１
ａと導体パターン１ｃとの間のキャパシタンスについ
て、制御回路部品の実装領域のキャパシタンスをパワー
チップの実装領域のキャパシタンスよりも小さくする。
これにより、外来ノイズに起因して制御回路に流れるパ
ルス電流が低減されてノイズ耐量が向上する。
路部品を実装してなるパワーデバイスを対象に、ノイズ
耐量の高い半導体装置を提供する。 【構成】金属絶縁基板１を回路基板として、パワーチッ
プ２, およびその制御回路を構成する電子部品３を基板
上に振り分け実装してなる半導体装置に対し、金属絶縁
基板における制御回路部品実装領域での基板絶縁層１ｂ
の厚さＤをパワーチップ実装領域の絶縁層厚さｄよりも
厚く構成し、基板の絶縁層を誘電体とする金属ベース１
ａと導体パターン１ｃとの間のキャパシタンスについ
て、制御回路部品の実装領域のキャパシタンスをパワー
チップの実装領域のキャパシタンスよりも小さくする。
これにより、外来ノイズに起因して制御回路に流れるパ
ルス電流が低減されてノイズ耐量が向上する。
Description
【０００１】
【産業上の利用分野】本発明は、例えばインバータ装置
に使用されるパワートランジスタモジュールなどのパワ
ーデバイスを実施対象とし、特に金属絶縁基板を回路基
板として、その基板上にパワーチップ, およびその制御
回路を構成する電子部品を振り分け実装してなる半導体
装置に関する。
に使用されるパワートランジスタモジュールなどのパワ
ーデバイスを実施対象とし、特に金属絶縁基板を回路基
板として、その基板上にパワーチップ, およびその制御
回路を構成する電子部品を振り分け実装してなる半導体
装置に関する。
【０００２】
【従来の技術】まず、従来より実施されている頭記半導
体装置の構造を図３に示す。図において、１はアルミな
どの金属ベース１ａにエポキシ系樹脂などの絶縁層１ｂ
を成層し、その上に導体パターン（銅箔）１ｃを形成し
てなる金属絶縁基板、２はパワートランジスタなどのパ
ワーチップ、３はパワーチップ２の制御回路を構成する
各種の電子部品、４はパワーチップ２と導体パターン１
ｃとの間を接続するボンディングワイヤ、５はパッケー
ジであり、前記のパワーチップ２，電子部品３は一枚の
金属絶縁基板１の上に振り分けて導体パターン１ｃには
んだ付け接合されている。
体装置の構造を図３に示す。図において、１はアルミな
どの金属ベース１ａにエポキシ系樹脂などの絶縁層１ｂ
を成層し、その上に導体パターン（銅箔）１ｃを形成し
てなる金属絶縁基板、２はパワートランジスタなどのパ
ワーチップ、３はパワーチップ２の制御回路を構成する
各種の電子部品、４はパワーチップ２と導体パターン１
ｃとの間を接続するボンディングワイヤ、５はパッケー
ジであり、前記のパワーチップ２，電子部品３は一枚の
金属絶縁基板１の上に振り分けて導体パターン１ｃには
んだ付け接合されている。
【０００３】
【発明が解決しようとする課題】かかるパワーデバイス
は、インバータ装置などに組み込んで使用する場合に商
用電源などから侵入するノイズに対して誤動作すること
のない高いノイズ耐量が要求される。一方、パワーデバ
イスの製品についてのノイズ耐量を評価する方法として
一般にノイズ試験が実施されている。このノイズ試験は
入力端子とアース間に周波数の高いパルス電圧を印加し
て行われる。
は、インバータ装置などに組み込んで使用する場合に商
用電源などから侵入するノイズに対して誤動作すること
のない高いノイズ耐量が要求される。一方、パワーデバ
イスの製品についてのノイズ耐量を評価する方法として
一般にノイズ試験が実施されている。このノイズ試験は
入力端子とアース間に周波数の高いパルス電圧を印加し
て行われる。
【０００４】ところで、図３に示した従来構造の半導体
装置に対しノイズ試験を行った場合には、金属絶縁基板
１の金属ベース１ａ（アース側) と導体パターン１ｃと
の間にはパルス電圧の印加に伴い、絶縁層１ｂを誘電体
とするキャパシタンスＣにより、Ｃ×dV／dtで表される
パルス電流が流れる。この場合に、前記した金属絶縁基
板１の絶縁層１ｂには誘電率の高いエポキシ系樹脂が一
般に採用され、かつ絶縁層１ｂの厚さは高い伝熱性を確
保するために通常は８５〜１５０μｍ程度と極薄いこと
から、パルス電流も大となる。しかも、このパルス電流
は導体パターン１ｃを通じて制御回路部を構成する電子
部品にも流れるため、電流が大であると導体パターン１
ｃの電圧ドロップにより制御回路の電圧バランスが崩れ
て回路が誤動作することがある。
装置に対しノイズ試験を行った場合には、金属絶縁基板
１の金属ベース１ａ（アース側) と導体パターン１ｃと
の間にはパルス電圧の印加に伴い、絶縁層１ｂを誘電体
とするキャパシタンスＣにより、Ｃ×dV／dtで表される
パルス電流が流れる。この場合に、前記した金属絶縁基
板１の絶縁層１ｂには誘電率の高いエポキシ系樹脂が一
般に採用され、かつ絶縁層１ｂの厚さは高い伝熱性を確
保するために通常は８５〜１５０μｍ程度と極薄いこと
から、パルス電流も大となる。しかも、このパルス電流
は導体パターン１ｃを通じて制御回路部を構成する電子
部品にも流れるため、電流が大であると導体パターン１
ｃの電圧ドロップにより制御回路の電圧バランスが崩れ
て回路が誤動作することがある。
【０００５】本発明は上記の点にかんがみなされたもの
であり、前記の半導体装置を対象に、回路基板の構成を
改良して高いノイズ耐量が確保できるようにした半導体
装置を提供することを目的とする。
であり、前記の半導体装置を対象に、回路基板の構成を
改良して高いノイズ耐量が確保できるようにした半導体
装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】上記目的は、本発明によ
り、基板の絶縁層を誘電体とする金属ベースと導体パタ
ーンとの間のキャパシタンスについて、制御回路部品の
実装領域のキャパシタンスがパワーチップの実装領域の
キャパシタンスよりも小となるように回路基板を構成す
ることにより達成される。ここで、制御回路部品の実装
領域に対するキャパシタンス低減化の具体的な手段とし
て、金属絶縁基板における制御回路部品の実装領域の絶
縁層厚さをパワーチップ実装領域の絶縁層厚さよりも厚
くする。あるいは、制御回路部品をセラミック基板の導
体パターン上に実装し、該セラミック基板をパワーチッ
プと並べて金属絶縁基板上に積層するなどの構成があ
る。
り、基板の絶縁層を誘電体とする金属ベースと導体パタ
ーンとの間のキャパシタンスについて、制御回路部品の
実装領域のキャパシタンスがパワーチップの実装領域の
キャパシタンスよりも小となるように回路基板を構成す
ることにより達成される。ここで、制御回路部品の実装
領域に対するキャパシタンス低減化の具体的な手段とし
て、金属絶縁基板における制御回路部品の実装領域の絶
縁層厚さをパワーチップ実装領域の絶縁層厚さよりも厚
くする。あるいは、制御回路部品をセラミック基板の導
体パターン上に実装し、該セラミック基板をパワーチッ
プと並べて金属絶縁基板上に積層するなどの構成があ
る。
【０００７】
【作用】上記の構成により、制御回路部品の実装領域で
は回路基板の金属ベースと導体パターンとの間に介在し
ている絶縁層（誘電体）の厚みがパワーチップ実装領域
と比べて厚く、その分だけキャパシタンスが小さくなっ
てパルス電圧の印加時に回路基板を流れる電流が減少す
る。したがって、外来ノイズによる制御回路の誤動作が
発生し難くなり、パワーデバイスのノイズ耐量が向上す
る。なお、制御回路の電子部品はパワーチップと比べて
通電に伴う発熱量が少ないので、回路基板の絶縁層が厚
くても何等支障はない。
は回路基板の金属ベースと導体パターンとの間に介在し
ている絶縁層（誘電体）の厚みがパワーチップ実装領域
と比べて厚く、その分だけキャパシタンスが小さくなっ
てパルス電圧の印加時に回路基板を流れる電流が減少す
る。したがって、外来ノイズによる制御回路の誤動作が
発生し難くなり、パワーデバイスのノイズ耐量が向上す
る。なお、制御回路の電子部品はパワーチップと比べて
通電に伴う発熱量が少ないので、回路基板の絶縁層が厚
くても何等支障はない。
【０００８】
【実施例】以下本発明の実施例を図面に基づいて説明す
る。なお、各実施例において、図３に対応する同一部材
には同じ符号が付してある。 実施例１：図１は本発明の請求項２に対応する実施例を
示すものである。この実施例では、金属絶縁基板１につ
いて、パワーチップ２の制御回路を構成する電子部品３
を実装した領域の絶縁層（エポキシ系樹脂）１ｂの厚み
Ｄが、パワーチップ２の実装領域の絶縁層の厚みｄより
も厚く形成されている。これにより、制御回路の電子部
品３の実装領域では、絶縁層１ｂを誘電体とした金属ベ
ース１ａと導体パターン１ｃとの間のキャパシタンスが
パワーチップ２の実装領域のキャパシタンスに比べて小
さくなり、外来ノイズに対する耐量が向上する。
る。なお、各実施例において、図３に対応する同一部材
には同じ符号が付してある。 実施例１：図１は本発明の請求項２に対応する実施例を
示すものである。この実施例では、金属絶縁基板１につ
いて、パワーチップ２の制御回路を構成する電子部品３
を実装した領域の絶縁層（エポキシ系樹脂）１ｂの厚み
Ｄが、パワーチップ２の実装領域の絶縁層の厚みｄより
も厚く形成されている。これにより、制御回路の電子部
品３の実装領域では、絶縁層１ｂを誘電体とした金属ベ
ース１ａと導体パターン１ｃとの間のキャパシタンスが
パワーチップ２の実装領域のキャパシタンスに比べて小
さくなり、外来ノイズに対する耐量が向上する。
【０００９】実施例２：図２は本発明の請求項３に対応
する実施例を示すものである。この実施例では、まず、
パワーデバイスの制御回路を構成する電子部品３が金属
絶縁基板１と別に用意したセラミック基板６の導体パタ
ーン６ａに実装され、このセラミック基板６をパワーチ
ップ２に並べて金属絶縁基板１に積層し、接着剤７によ
り固着されている。このように金属絶縁基板１にセラミ
ック基板６を重ねてその上に電子部品３を実装した構成
により、実施例１と同様に制御回路部品３の実装領域の
キャパシタンスがパワーチップ２の実装領域のキャパシ
タンスと比べて小さくなる。
する実施例を示すものである。この実施例では、まず、
パワーデバイスの制御回路を構成する電子部品３が金属
絶縁基板１と別に用意したセラミック基板６の導体パタ
ーン６ａに実装され、このセラミック基板６をパワーチ
ップ２に並べて金属絶縁基板１に積層し、接着剤７によ
り固着されている。このように金属絶縁基板１にセラミ
ック基板６を重ねてその上に電子部品３を実装した構成
により、実施例１と同様に制御回路部品３の実装領域の
キャパシタンスがパワーチップ２の実装領域のキャパシ
タンスと比べて小さくなる。
【００１０】
【発明の効果】以上述べたように本発明の構成によれ
ば、半導体装置の回路基板について、制御回路部品の実
装領域での基板絶縁層の層厚をパワーチップの実装領域
よりも厚くして構成したことにより、パワーチップに対
する高い放熱性を確保しつつ、しかも制御回路部品の実
装領域では、絶縁層を誘電体とした金属ベースと導体パ
ターンとの間のキャパシタンスが従来構造のものと比べ
て小さくなるので、外来ノイズに対する耐量を改善して
動作特性に対する信頼性の向上化が図れる。
ば、半導体装置の回路基板について、制御回路部品の実
装領域での基板絶縁層の層厚をパワーチップの実装領域
よりも厚くして構成したことにより、パワーチップに対
する高い放熱性を確保しつつ、しかも制御回路部品の実
装領域では、絶縁層を誘電体とした金属ベースと導体パ
ターンとの間のキャパシタンスが従来構造のものと比べ
て小さくなるので、外来ノイズに対する耐量を改善して
動作特性に対する信頼性の向上化が図れる。
【図１】本発明の実施例１の構成断面図
【図２】本発明の実施例２の構成断面図
【図３】従来における半導体装置の構成断面図
１ 金属絶縁基板 １ａ 金属ベース １ｂ 絶縁層 １ｃ 導体パターン ２ パワーチップ ３ 電子部品 ６ セラミック基板
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０２Ｍ 7/48 Ｚ 9181−5Ｈ Ｈ０５Ｋ 1/18 Ｓ 9154−4Ｅ
Claims (3)
- 【請求項１】金属絶縁基板を回路基板として、パワーチ
ップ, およびその制御回路を構成する電子部品を基板上
に振り分け実装してなる半導体装置において、基板の絶
縁層を誘電体とする金属ベースと導体パターンとの間の
キャパシタンスについて、制御回路部品の実装領域のキ
ャパシタンスがパワーチップの実装領域のキャパシタン
スよりも小となるように回路基板を構成したことを特徴
とする半導体装置。 - 【請求項２】金属絶縁基板における制御回路部品の実装
領域の絶縁層厚さをパワーチップ実装領域の絶縁層厚さ
よりも厚くして構成したことを特徴とする請求項１記載
の半導体装置。 - 【請求項３】制御回路部品をセラミック基板の導体パタ
ーン上に実装し、該セラミック基板をパワーチップと並
べて金属絶縁基板上に積層して構成したことを特徴とす
る請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3221917A JPH0563139A (ja) | 1991-09-03 | 1991-09-03 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3221917A JPH0563139A (ja) | 1991-09-03 | 1991-09-03 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0563139A true JPH0563139A (ja) | 1993-03-12 |
Family
ID=16774186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3221917A Pending JPH0563139A (ja) | 1991-09-03 | 1991-09-03 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0563139A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008112828A (ja) * | 2006-10-30 | 2008-05-15 | Mitsubishi Electric Corp | 裏面高耐圧集積回路を用いた半導体装置 |
| JP2012156215A (ja) * | 2011-01-24 | 2012-08-16 | Toyota Motor Corp | 半導体素子装置 |
| WO2023175701A1 (ja) * | 2022-03-15 | 2023-09-21 | 三菱電機株式会社 | 半導体装置 |
-
1991
- 1991-09-03 JP JP3221917A patent/JPH0563139A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008112828A (ja) * | 2006-10-30 | 2008-05-15 | Mitsubishi Electric Corp | 裏面高耐圧集積回路を用いた半導体装置 |
| JP2012156215A (ja) * | 2011-01-24 | 2012-08-16 | Toyota Motor Corp | 半導体素子装置 |
| WO2023175701A1 (ja) * | 2022-03-15 | 2023-09-21 | 三菱電機株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2772184B2 (ja) | 半導体装置 | |
| JP3051011B2 (ja) | パワ−モジュ−ル | |
| US5038194A (en) | Semiconductor device | |
| JP2001250911A (ja) | 樹脂封止形電力用半導体装置 | |
| JPH05175384A (ja) | 電力用半導体装置 | |
| JP2988243B2 (ja) | パワー混成集積回路装置 | |
| US4949220A (en) | Hybrid IC with heat sink | |
| JP2951573B2 (ja) | 分離されたダイパッドを有する半導体パッケージ | |
| JP2848068B2 (ja) | 半導体装置 | |
| WO1996008842A1 (en) | Electronic system circuit package | |
| US6101098A (en) | Structure and method for mounting an electric part | |
| JPH0563139A (ja) | 半導体装置 | |
| JPH06101636B2 (ja) | 半導体装置 | |
| JPH05259373A (ja) | 電力用半導体装置 | |
| JPH04273150A (ja) | 半導体装置 | |
| US5650665A (en) | Hybrid integrated circuit device including circuit patterns of different conductivity and circuit elements mounted on an insulating substrate | |
| JP2600516B2 (ja) | 半導体装置 | |
| JPH0637421A (ja) | 混成集積回路 | |
| JP2005039118A (ja) | 半導体装置 | |
| JP2001036004A (ja) | 電子部品用基板 | |
| JP3048707B2 (ja) | 混成集積回路 | |
| JP2879503B2 (ja) | 面実装型電子回路装置 | |
| JP2867737B2 (ja) | 混成集積回路 | |
| JP2745940B2 (ja) | 半導体装置 | |
| JPH0358465A (ja) | 樹脂封止型半導体装置 |