JPH0562842B2 - - Google Patents
Info
- Publication number
- JPH0562842B2 JPH0562842B2 JP60090327A JP9032785A JPH0562842B2 JP H0562842 B2 JPH0562842 B2 JP H0562842B2 JP 60090327 A JP60090327 A JP 60090327A JP 9032785 A JP9032785 A JP 9032785A JP H0562842 B2 JPH0562842 B2 JP H0562842B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- capacitor
- circuit
- bias
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims description 32
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、増幅器に動作点を設定し、あるい
は帰還回路に特定の直流レベルを設定するバイア
ス回路に係り、特に、バイアス電圧の立ち上がり
スピードの高速化に関する。
は帰還回路に特定の直流レベルを設定するバイア
ス回路に係り、特に、バイアス電圧の立ち上がり
スピードの高速化に関する。
第４図に示すように、バイアス回路は、電源電
圧VCCを分圧抵抗２，４で分圧し、半導体集積回
路で構成される場合、その分圧点に形成された端
子６に電源電圧VCCに含まれるノイズやリツプル
成分を除去するためのコンデンサ８が接続され、
抵抗２，４の分圧点に発生させた特定の電圧、た
とえば、電圧VCC／２は、低インピーダンス化を
図るための増幅利得Gvを持たないバツフア増幅
器１０を介して出力端子１２から取り出され、図
示してない増幅器の入力バイアスや増幅器の帰還
回路の直流レベルを設定する帰還バイアスに供給
される。
圧VCCを分圧抵抗２，４で分圧し、半導体集積回
路で構成される場合、その分圧点に形成された端
子６に電源電圧VCCに含まれるノイズやリツプル
成分を除去するためのコンデンサ８が接続され、
抵抗２，４の分圧点に発生させた特定の電圧、た
とえば、電圧VCC／２は、低インピーダンス化を
図るための増幅利得Gvを持たないバツフア増幅
器１０を介して出力端子１２から取り出され、図
示してない増幅器の入力バイアスや増幅器の帰還
回路の直流レベルを設定する帰還バイアスに供給
される。
このようなバイアス回路に付加されているコン
デンサ８に容量の大きなものを用いて抵抗との時
定数を大きくすれば、電源からのノイズやリツプ
ル成分の除去比を高くできるが、その分だけ電源
の投入からバイアス電圧出力の立ち上がりに時間
がかかり、定常電圧値への到達が遅くなる欠点が
ある。
デンサ８に容量の大きなものを用いて抵抗との時
定数を大きくすれば、電源からのノイズやリツプ
ル成分の除去比を高くできるが、その分だけ電源
の投入からバイアス電圧出力の立ち上がりに時間
がかかり、定常電圧値への到達が遅くなる欠点が
ある。
そこで、この発明は、電源からのノイズやリツ
プル成分の除去比を向上させるとともに、バイア
ス電圧出力の立ち上がりを急速化しようとするも
のである。
プル成分の除去比を向上させるとともに、バイア
ス電圧出力の立ち上がりを急速化しようとするも
のである。
この発明のバイアス回路は、特定の電圧を分圧
する分圧抵抗の接続点にコンデンサが接続されて
一定のバイアス電圧を発生し、このバイアス電圧
を増幅器に与えるバイアス回路であつて、前記電
圧の印加に応じて瞬時に立ち上がるとともに前記
コンデンサが定常電圧に充電されたときその充電
電圧より一定電圧だけ低い分圧点を持つ抵抗分圧
回路と、この抵抗分圧回路の前記分圧点の電圧と
前記コンデンサの電圧とを比較する比較器と、電
源ラインと前記コンデンサとの間に抵抗を介して
接続されて前記コンデンサの充電電圧が前記抵抗
分圧回路の前記分圧点より低いとき、前記比較器
が発生する出力をベースに受けて導通し、前記コ
ンデンサに前記抵抗を介して充電電流を流すトラ
ンジスタとを備えたことを特徴とする。
する分圧抵抗の接続点にコンデンサが接続されて
一定のバイアス電圧を発生し、このバイアス電圧
を増幅器に与えるバイアス回路であつて、前記電
圧の印加に応じて瞬時に立ち上がるとともに前記
コンデンサが定常電圧に充電されたときその充電
電圧より一定電圧だけ低い分圧点を持つ抵抗分圧
回路と、この抵抗分圧回路の前記分圧点の電圧と
前記コンデンサの電圧とを比較する比較器と、電
源ラインと前記コンデンサとの間に抵抗を介して
接続されて前記コンデンサの充電電圧が前記抵抗
分圧回路の前記分圧点より低いとき、前記比較器
が発生する出力をベースに受けて導通し、前記コ
ンデンサに前記抵抗を介して充電電流を流すトラ
ンジスタとを備えたことを特徴とする。
したがつて、この発明は、電源の投入時、コン
デンサにプリチヤージ回路によつて充電電流を補
充し、コンデンサの充電時間を短縮することによ
つて、バイアス電圧出力の立ち上がりを速めてい
る。
デンサにプリチヤージ回路によつて充電電流を補
充し、コンデンサの充電時間を短縮することによ
つて、バイアス電圧出力の立ち上がりを速めてい
る。
したがつて、コンデンサの容量を大きくでき、
電源からのノイズおよびリツプル成分の除去比を
高めることが可能である。
電源からのノイズおよびリツプル成分の除去比を
高めることが可能である。
以下、この発明の実施例を図面を参照して詳細
に説明する。
に説明する。
第１実施例
第１図はこの発明のバイアス回路の実施例を示
し、第４図に示すバイアス回路と同一部分には同
一符号を付してある。
し、第４図に示すバイアス回路と同一部分には同
一符号を付してある。
第１図に示すように、このバイアス回路には、
電源の投入時、すなわち、電圧VCCの印加時、コ
ンデンサ８を急速に充電するプリチヤージ回路２
０が付加されている。このプリチヤージ回路２０
には、ダイオード２２を介在させた分圧抵抗２
４，２６によつて分圧回路が構成されている。
電源の投入時、すなわち、電圧VCCの印加時、コ
ンデンサ８を急速に充電するプリチヤージ回路２
０が付加されている。このプリチヤージ回路２０
には、ダイオード２２を介在させた分圧抵抗２
４，２６によつて分圧回路が構成されている。
この実施例の場合、分圧抵抗２，４の抵抗値
R2，R4は、電源電圧VCCの中点バイアスを得るた
め、R2＝R4に設定されており、分圧抵抗２４，
２６の抵抗値R24，R26も同様に、R24＝R26に設
定されている。このとき、ダイオード２２のカソ
ードにおける分圧点電位は、分圧抵抗２，４の分
圧点電位に比較し、定常状態ではダイオード２２
の順方向降下VFの1/2の値（VF／２）だけ低い値
に設定されている。
R2，R4は、電源電圧VCCの中点バイアスを得るた
め、R2＝R4に設定されており、分圧抵抗２４，
２６の抵抗値R24，R26も同様に、R24＝R26に設
定されている。このとき、ダイオード２２のカソ
ードにおける分圧点電位は、分圧抵抗２，４の分
圧点電位に比較し、定常状態ではダイオード２２
の順方向降下VFの1/2の値（VF／２）だけ低い値
に設定されている。
これら分圧点電位を比較するため、電圧比較器
２８がダイオード２２のカソード側を反転入力端
子（−）側にして設置され、その比較出力はコン
デンサ８に充電電流を流すためのスイツチング素
子としてのトランジスタ３０のベースに加えられ
ている。トランジスタ３０のコレクタ側には、電
流制限用抵抗３２が挿入され、その導通時にはコ
ンデンサ８にプリチヤージ電流が流れるようにな
つている。
２８がダイオード２２のカソード側を反転入力端
子（−）側にして設置され、その比較出力はコン
デンサ８に充電電流を流すためのスイツチング素
子としてのトランジスタ３０のベースに加えられ
ている。トランジスタ３０のコレクタ側には、電
流制限用抵抗３２が挿入され、その導通時にはコ
ンデンサ８にプリチヤージ電流が流れるようにな
つている。
以上の構成に基づき、その動作を第２図を参照
して説明する。
して説明する。
電源の投入時、Ｃ点の電位は瞬時に立ち上が
り、一方、Ｂ点の電位はコンデンサ８が未充電で
あるため、Ｃ点の電位より低くなり、比較器２８
の出力はＬ（低電位）レベルとなる。この出力に
よつて、トランジスタ３０が導通し、電源電圧
VCCから抵抗３２を通じてコンデンサ８にプリチ
ヤージ電流が流れる。
り、一方、Ｂ点の電位はコンデンサ８が未充電で
あるため、Ｃ点の電位より低くなり、比較器２８
の出力はＬ（低電位）レベルとなる。この出力に
よつて、トランジスタ３０が導通し、電源電圧
VCCから抵抗３２を通じてコンデンサ８にプリチ
ヤージ電流が流れる。
この結果、第２図に示す充電特性Ｘの区間ａの
ように、コンデンサ８は急速に充電される。この
充電は、Ｂ点の電位VBが、中点電位VCC／２より
ダイオード２２の順方向降下VFの1/2だけ低い電
位VC（＝VCC／２−VF／２）に到達するまで行わ
れる。
ように、コンデンサ８は急速に充電される。この
充電は、Ｂ点の電位VBが、中点電位VCC／２より
ダイオード２２の順方向降下VFの1/2だけ低い電
位VC（＝VCC／２−VF／２）に到達するまで行わ
れる。
また、このとき、トランジスタ３０の導通によ
つて、抵抗２に対して抵抗３２が並列に接続され
ることになり、たとえば、抵抗２の抵抗値をR2、
抵抗３２の抵抗値をR32とし、R2＞R32のとき、
R2・R32／（R2＋R32）＜R32となり、コンデンサ
８の充電電流をより大きくすることができ、Ｂ点
の電位VBは、中点電位VCC／２よりダイオード２
２の順方向降下VFの1/2、すなわちVF／２だけ低
い電位VCに速やかに到達させることができる。
つて、抵抗２に対して抵抗３２が並列に接続され
ることになり、たとえば、抵抗２の抵抗値をR2、
抵抗３２の抵抗値をR32とし、R2＞R32のとき、
R2・R32／（R2＋R32）＜R32となり、コンデンサ
８の充電電流をより大きくすることができ、Ｂ点
の電位VBは、中点電位VCC／２よりダイオード２
２の順方向降下VFの1/2、すなわちVF／２だけ低
い電位VCに速やかに到達させることができる。
この結果、比較器２８の出力はＨ（高電位）レ
ベルとなり、トランジスタ３０は非導通状態とな
り、この時点からコンデンサ８の充電は、抵抗２
のみを介して行われ、第２図の充電特性Ｘの区間
ｂの充電となる。この場合、コンデンサ８は予め
プリチヤージされるので、定常電圧に移行する時
間はその分だけ速くなり、プリチヤージ回路２０
を設置しないで抵抗２のみで充電する場合（第２
図の充電特性Ｙによる充電電圧Vy）に比較し、
定常のバイアス電圧出力に移行する全時間はtPだ
け速くなる。
ベルとなり、トランジスタ３０は非導通状態とな
り、この時点からコンデンサ８の充電は、抵抗２
のみを介して行われ、第２図の充電特性Ｘの区間
ｂの充電となる。この場合、コンデンサ８は予め
プリチヤージされるので、定常電圧に移行する時
間はその分だけ速くなり、プリチヤージ回路２０
を設置しないで抵抗２のみで充電する場合（第２
図の充電特性Ｙによる充電電圧Vy）に比較し、
定常のバイアス電圧出力に移行する全時間はtPだ
け速くなる。
なお、第２図に示す充電特性Ｘの区間ａ，ｂの
電圧をそれぞれVxa，Vxbとすると、これらは、
次の通りである。
電圧をそれぞれVxa，Vxbとすると、これらは、
次の通りである。
Vxa≒R4／（R0＋R4）・VCC
・｛１−exp（−ｔ／C8・R0）｝ ……(1)
Vxb≒Vy＝R4／（R2＋R4）・VCC
・｛１−exp（−ｔ／C8・R2）｝ ……(2)
ただし、式(1)、(2)において、R4は抵抗４の抵
抗値、C8はコンデンサ８の容量、R0は抵抗２，
３２の並列回路の合成抵抗値｛＝R2・R32／（R2
＋R32）｝である。
抗値、C8はコンデンサ８の容量、R0は抵抗２，
３２の並列回路の合成抵抗値｛＝R2・R32／（R2
＋R32）｝である。
第２実施例
第３図はプリチヤージ回路２０の具体的な実施
例を示しており、電圧比較器２８はトランジスタ
３４，３６、抵抗３８および定電流源４０からな
る差動増幅型比較器で構成され、前記トランジス
タ３０は、トランジスタ４２，４４および抵抗４
６からなるダーリントン接続回路で構成されてい
る。第３図において、Ｂ，Ｃは、第２図のＢ点、
Ｃ点に対応する。したがつて、このような回路に
よれば、極めて簡単な構成で、バイアス電圧出力
の立ち上がりの急速化が容易に実現される。
例を示しており、電圧比較器２８はトランジスタ
３４，３６、抵抗３８および定電流源４０からな
る差動増幅型比較器で構成され、前記トランジス
タ３０は、トランジスタ４２，４４および抵抗４
６からなるダーリントン接続回路で構成されてい
る。第３図において、Ｂ，Ｃは、第２図のＢ点、
Ｃ点に対応する。したがつて、このような回路に
よれば、極めて簡単な構成で、バイアス電圧出力
の立ち上がりの急速化が容易に実現される。
〔発明の効果〕
以上説明したように、この発明によれば、電源
の投入時、コンデンサにプリチヤージ回路によつ
て充電電流を補充し、コンデンサの充電時間を短
縮してバイアス電圧出力の立ち上がりを高速化で
きることにより次のような効果が得られる。
の投入時、コンデンサにプリチヤージ回路によつ
て充電電流を補充し、コンデンサの充電時間を短
縮してバイアス電圧出力の立ち上がりを高速化で
きることにより次のような効果が得られる。
(a) 電源の投入と同時的に安定したバイアス電圧
出力を得ることができる。
出力を得ることができる。
(b) プリチヤージによつて電圧の立ち上がりを速
くすることができるので、コンデンサの容量や
分圧抵抗の抵抗値を大きくすることができ、電
源からのノイズおよびリツプル成分の除去比を
高めることができる。
くすることができるので、コンデンサの容量や
分圧抵抗の抵抗値を大きくすることができ、電
源からのノイズおよびリツプル成分の除去比を
高めることができる。
第１図はこの発明のバイアス回路の実施例を示
す回路図、第２図はその充電特性を示すグラフ、
第３図はプリチヤージ回路の具体的な回路構成を
示す回路図、第４図は従来のバイアス回路を示す
回路図である。 ２，４，２４，２６……分圧抵抗、８……コン
デンサ、２０……プリチヤージ回路、２２……ダ
イオード、２８……電圧比較器、３０……トラン
ジスタ、３２……抵抗。
す回路図、第２図はその充電特性を示すグラフ、
第３図はプリチヤージ回路の具体的な回路構成を
示す回路図、第４図は従来のバイアス回路を示す
回路図である。 ２，４，２４，２６……分圧抵抗、８……コン
デンサ、２０……プリチヤージ回路、２２……ダ
イオード、２８……電圧比較器、３０……トラン
ジスタ、３２……抵抗。
Claims (1)
- 【特許請求の範囲】 １ 特定の電圧を分圧する分圧抵抗の接続点にコ
ンデンサが接続されて一定のバイアス電圧を発生
し、このバイアス電圧を増幅器に与えるバイアス
回路であつて、 前記電圧の印加に応じて瞬時に立ち上がるとと
もに前記コンデンサが定常電圧に充電されたとき
その充電電圧より一定電圧だけ低い分圧点を持つ
抵抗分圧回路と、 この抵抗分圧回路の前記分圧点の電圧と前記コ
ンデンサの電圧とを比較する比較器と、 電源ラインと前記コンデンサとの間に抵抗を介
して接続されて前記コンデンサの充電電圧が前記
抵抗分圧回路の前記分圧点より低いとき、前記比
較器が発生する出力をベースに受けて導通し、前
記コンデンサに前記抵抗を介して充電電流を流す
トランジスタと、 を備えたことを特徴とするバイアス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60090327A JPS61248604A (ja) | 1985-04-26 | 1985-04-26 | バイアス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60090327A JPS61248604A (ja) | 1985-04-26 | 1985-04-26 | バイアス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61248604A JPS61248604A (ja) | 1986-11-05 |
| JPH0562842B2 true JPH0562842B2 (ja) | 1993-09-09 |
Family
ID=13995428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60090327A Granted JPS61248604A (ja) | 1985-04-26 | 1985-04-26 | バイアス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61248604A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005107515A (ja) * | 2003-09-12 | 2005-04-21 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその駆動方法 |
| JP2008203890A (ja) * | 2003-09-12 | 2008-09-04 | Semiconductor Energy Lab Co Ltd | 半導体装置及び電子機器 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007158584A (ja) * | 2005-12-02 | 2007-06-21 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5721885A (en) * | 1980-07-15 | 1982-02-04 | Fujitsu Ltd | Method of forming printed board circuit with jumpber wire |
-
1985
- 1985-04-26 JP JP60090327A patent/JPS61248604A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5721885A (en) * | 1980-07-15 | 1982-02-04 | Fujitsu Ltd | Method of forming printed board circuit with jumpber wire |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005107515A (ja) * | 2003-09-12 | 2005-04-21 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその駆動方法 |
| JP2008203890A (ja) * | 2003-09-12 | 2008-09-04 | Semiconductor Energy Lab Co Ltd | 半導体装置及び電子機器 |
| US8350785B2 (en) | 2003-09-12 | 2013-01-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method of the same |
| US9385704B2 (en) | 2003-09-12 | 2016-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method of the same |
| US9825624B2 (en) | 2003-09-12 | 2017-11-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method of the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61248604A (ja) | 1986-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4435678A (en) | Low voltage precision current source | |
| JP3025278B2 (ja) | 負荷制御エミッタ結合論理過渡ドライバ | |
| JPS61230411A (ja) | 電気回路 | |
| US4987323A (en) | Peak voltage holding circuit | |
| US5883504A (en) | Power supply unit | |
| US4406955A (en) | Comparator circuit having hysteresis | |
| US4611136A (en) | Signal delay generating circuit | |
| JP2883953B2 (ja) | 弛張発振器 | |
| US4413226A (en) | Voltage regulator circuit | |
| JPH0562842B2 (ja) | ||
| US4283683A (en) | Audio bridge circuit | |
| JPS611105A (ja) | 開閉可能電流源回路 | |
| US20020163378A1 (en) | Reduced noise band gap reference with current feedback and method of using | |
| JPH06105856B2 (ja) | 定電流源回路 | |
| KR910009559B1 (ko) | 샘플 홀드 회로 | |
| JPH0736519B2 (ja) | 電流スイツチ回路 | |
| JP3586973B2 (ja) | スイッチング回路 | |
| JP2723703B2 (ja) | 演算回路 | |
| JPH03220913A (ja) | 電子コンパレータデバイス | |
| JP2821612B2 (ja) | 出力回路 | |
| JPH0445199Y2 (ja) | ||
| JPH0467365B2 (ja) | ||
| JPH07297658A (ja) | レベル検出回路 | |
| JPS6228884B2 (ja) | ||
| JPS58114622A (ja) | 遅延回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |