JPH0555853A - Musical interval control system and its device - Google Patents
Musical interval control system and its deviceInfo
- Publication number
- JPH0555853A JPH0555853A JP3214920A JP21492091A JPH0555853A JP H0555853 A JPH0555853 A JP H0555853A JP 3214920 A JP3214920 A JP 3214920A JP 21492091 A JP21492091 A JP 21492091A JP H0555853 A JPH0555853 A JP H0555853A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- signal
- output
- pitch control
- expansion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は音程制御方式とその装置
に関し、特にオーデオビデオ装置等における音声信号の
伸張圧縮処理用の音程制御方式とその装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pitch control system and a device therefor, and more particularly to a pitch control system and a device therefor for expanding and compressing an audio signal in an audio video device or the like.
【０００２】[0002]
【従来の技術】従来のこの種の音程制御方式とその装置
は、図５に示すように、入力された音声信号をディジタ
ル信号に変換するＡ／Ｄコンバータ１と、変換されたデ
ィジタル信号の帯域制限用の低域通過フィルタ２と、低
域通過フィルタ２の出力のディジタル信号を一時格納す
るＲＡＭ３と、ＲＡＭ３制御用のＲＡＭ制御回路４と、
伸張圧縮処理における伸張圧縮度の制御を行なう伸張圧
縮度制御回路５と、処理対象のフレームのタイミング制
御を行なうフレーム制御回路６と、伸張圧縮処理後のフ
レームの信号を接続するための信号レベルの制御をする
フェードインフェードアウト回路１２，１３と、接続対
象のフレームの信号を加算するオーバラップ回路１４
と、処理後のディジタル信号をアナログ変換し出力信号
とするＤ／Ａコンバータ８とを備えて構成されていた。2. Description of the Related Art As shown in FIG. 5, a conventional pitch control system of this type and an apparatus thereof include an A / D converter 1 for converting an input voice signal into a digital signal and a band of the converted digital signal. A low pass filter 2 for limiting, a RAM 3 for temporarily storing the digital signal output from the low pass filter 2, a RAM control circuit 4 for controlling the RAM 3,
The expansion compression degree control circuit 5 for controlling the expansion compression degree in the expansion compression processing, the frame control circuit 6 for controlling the timing of the frame to be processed, and the signal level for connecting the signal of the frame after the expansion compression processing Fade-in / fade-out circuits 12 and 13 for controlling, and an overlap circuit 14 for adding signals of frames to be connected
And a D / A converter 8 for converting the processed digital signal into an analog output signal.
【０００３】次に、従来の音程制御装置の動作について
説明する。Next, the operation of the conventional pitch control device will be described.
【０００４】まず、入力された音声信号ＩをＡ／Ｄコン
バータ１によりディジタル信号に変換する。次に、低域
通過フィルタ２はディジタルフィルタであり、変換され
たディジタル信号を入力し低域濾波する。これは、圧縮
処理では信号の周波数特性を高周波数側にシフトして変
換を行なうため、この圧縮処理した信号の最高周波数成
分が、サンプリング周波数の１／２以下となりナイキス
ト定理を満足するように帯域制限するためである。この
低域通過フィルタ２の通過帯域幅特性は、入力信号の可
能な限り高い周波数成分まで以降の処理を行なえるよう
に、伸張圧縮度制御回路５が示す圧縮度により変化する
ものとする。First, the input audio signal I is converted into a digital signal by the A / D converter 1. Next, the low-pass filter 2 is a digital filter, which inputs the converted digital signal and low-pass filters it. This is because the compression process shifts the frequency characteristics of the signal to the high frequency side for conversion, so that the highest frequency component of this compressed process signal is 1/2 or less of the sampling frequency and the band is set so as to satisfy the Nyquist theorem. This is to limit. It is assumed that the pass band width characteristic of the low pass filter 2 is changed by the compression degree indicated by the extension compression degree control circuit 5 so that the subsequent processing can be performed up to the highest frequency component of the input signal.
【０００５】次に、フレーム制御回路６の出力に制御さ
れたＲＡＭ制御回路４により、低域通過フィルタ２の出
力をフレーム単位毎にＲＡＭ３に格納する。Next, the RAM control circuit 4 controlled by the output of the frame control circuit 6 stores the output of the low-pass filter 2 in the RAM 3 for each frame.
【０００６】伸張圧縮処理は、ＲＡＭ３に格納された信
号の読出タイミングを書込タイミングに対し変化させる
ことにより行なう。たとえは、伸張圧縮度制御回路５の
出力に応じて、ＲＡＭ制御回路４が書込周期に対する読
出周期を変更する。あるいは、書込周期に対する読出周
期の変更が不可能な場合には、伸張圧縮度制御回路５の
出力に応じて、ＲＡＭ制御回路４が次の処理を行なう。
まず、伸張の場合には、Ｎ回に１回同一データを繰返し
て読出す。このとき、信号は、（Ｎ＋１）／Ｎ倍に伸張
される。次に圧縮の場合には、Ｎ回に１回１データを飛
込して読出す。このとき、信号は、（Ｎ−１）／Ｎ倍に
圧縮される。The expansion / compression process is performed by changing the read timing of the signal stored in the RAM 3 with respect to the write timing. For example, the RAM control circuit 4 changes the read cycle with respect to the write cycle according to the output of the expansion / compression degree control circuit 5. Alternatively, when the read cycle cannot be changed with respect to the write cycle, the RAM control circuit 4 performs the following process in accordance with the output of the expansion / compression degree control circuit 5.
First, in the case of expansion, the same data is repeatedly read once every N times. At this time, the signal is expanded by (N + 1) / N times. Next, in the case of compression, one data is skipped and read once every N times. At this time, the signal is compressed by (N-1) / N times.
【０００７】伸張または圧縮処理の結果、フレーム周期
に対し信号の剰余または不足が発生する。このため、Ｒ
ＡＭ制御回路４により、剰余信号の切捨てあるいは不足
信号に対する前後のフレームからの補充をする補正処理
を行なう。以上の処理をフレーム毎に繰返す。As a result of the expansion or compression processing, a signal surplus or shortage occurs with respect to the frame period. Therefore, R
The AM control circuit 4 performs a correction process of truncating the surplus signal or supplementing the insufficient signal from the preceding and following frames. The above process is repeated for each frame.
【０００８】また、各フレーム間の接続部分では、信号
が不連続にならないように、フェードインフェードアウ
ト回路１２，１３により、フレーム毎の信号レベルの制
御を以下のように行なう。伸張、圧縮および補正処理後
の信号の最初および最後をそれぞれフェードインフェー
ドアウト処理する。ここで、フェードインとは、ミュー
トの状態から徐々に出力レベルを上げてスルーの状態に
することである。また、フェードアウトとは、スルーの
状態から徐々に出力レベルを下げてミュートの状態にす
ることである。In the connection portion between the frames, the fade-in / fade-out circuits 12 and 13 control the signal level for each frame as follows so that the signals are not discontinuous. The beginning and the end of the signal after the expansion, compression and correction processing are respectively faded in and faded out. Here, the fade-in is to gradually increase the output level from the mute state to the through state. Fade-out is to gradually reduce the output level from the through state to the mute state.
【０００９】ＲＡＭ３からの出力は、偶数（２ｎ）フレ
ーム出力ＦＥと奇数（２ｎ＋１）フレーム出力ＦＯとは
独立しており、オーバラップ回路１４により前のフレー
ムのフェードアウト信号と次のフレームのフェードイン
信号をオーバラップ、すなわち、加算して出力する。The output from the RAM 3 is independent of the even (2n) frame output FE and the odd (2n + 1) frame output FO. The overlap circuit 14 causes the fade-out signal of the previous frame and the fade-in signal of the next frame. Are overlapped, that is, added and output.
【００１０】最後に、出力されたディジタル信号をＤ／
Ａコンバータ８によりアナログ信号に変換して出力信号
Ｏを出力する。Finally, the output digital signal is D /
The A converter 8 converts the analog signal and outputs the output signal O.
【００１１】以上のように、従来の音程制御装置は、フ
ェードインフェードアウト処理とオーバラップ処理とに
より各フレーム間を接続していた。As described above, in the conventional pitch control device, each frame is connected by the fade-in / fade-out process and the overlap process.
【００１２】[0012]
【発明が解決しようとする課題】上述した従来の音程制
御装置は、フレーム接続部分における前後のフレームの
出力信号のオーバラップ部分において、位相の反転によ
り特定の周波数の入力信号が相殺されてしまうこと等の
変調による歪が発生するために音質の劣化が生じるとい
う欠点があった。In the above-described conventional pitch control device, the input signal of a specific frequency is canceled by the phase inversion in the overlapping portion of the output signals of the preceding and succeeding frames in the frame connecting portion. However, there is a drawback that the sound quality is deteriorated due to the distortion caused by the modulation such as.
【００１３】[0013]
【課題を解決するための手段】第一の発明の音程制御方
式は、入力された音声信号を予め定めた時間幅の単位で
あるフレームで区切り、前記フレームごとに前記音声信
号の伸張処理および圧縮処理のいずれかである伸張圧縮
処理を実施し、前記伸張圧縮処理を実施中のフレームを
第二のフレームに前記第二のフレームの直前のフレーム
を第一のフレームに前記第二のフレームの直後のフレー
ムを第三のフレームにそれぞれ設定し、前記伸張圧縮処
理の結果前記第二のフレームに対し発生する余剰信号を
切捨てることおよび前記伸張圧縮処理の結果前記第二の
フレームに対し不足となる信号分を前記第一および第三
のフレームから補充することのいずれかを実施すること
により補正し補正処理済信号を出力する音程制御方式に
おいて、前記第一および第二および第三のフレームの信
号をそれぞれ接続するとき前記第一のフレームにおける
前記補正処理済の信号である第一の補正処理済信号が予
め定めた直流レベルを交差したことを検出した後前記第
一の補正処理済信号の出力を終了し、前記第二のフレー
ムにおける前記補正処理済の信号である第二の補正処理
済信号の出力を開始することを特徴とするものである。According to the pitch control method of the first invention, an input voice signal is divided into frames which are units of a predetermined time width, and the voice signal is expanded and compressed for each frame. A decompression / compression process, which is one of the processes, is performed, the frame in which the decompression / compression process is being performed is the second frame, the frame immediately before the second frame is the first frame, and the frame immediately after the second frame. Each of the frames is set as a third frame, the excess signal generated in the second frame as a result of the expansion / compression process is truncated, and the result of the expansion / compression process becomes insufficient for the second frame. In the pitch control method that corrects by outputting either a signal component from the first and third frames and outputs a corrected signal, And when detecting that the first corrected signal, which is the corrected signal in the first frame, crosses a predetermined DC level when connecting the signals of the second and third frames, respectively. It is characterized in that the output of the first corrected signal is ended and the output of the second corrected signal which is the corrected signal in the second frame is started.
【００１４】また、第二の発明の音程制御装置は、第一
の発明の音程制御方式を実行する音程制御装置におい
て、前記補正処理済信号が予め定めた直流レベルを交差
することを検出しゼロクロス検出信号を出力するゼロク
ロス検出回路と、前記ゼロクロス検出信号により前記第
一の補正処理済信号の出力を終了し前記第二の補正処理
済信号の出力を開始するための出力切替回路とを備える
ことにより構成されている。Further, the pitch control apparatus of the second invention is a pitch control apparatus which executes the pitch control method of the first invention, and detects that the corrected signal crosses a predetermined DC level and zero crosses. A zero-cross detection circuit for outputting a detection signal; and an output switching circuit for ending the output of the first correction-processed signal by the zero-cross detection signal and starting the output of the second correction-processed signal. It is composed by.
【００１５】[0015]
【実施例】次に、本発明の実施例について図面を参照し
て説明する。Embodiments of the present invention will now be described with reference to the drawings.
【００１６】図１は本発明の音程制御装置の一実施例を
示すブロック図である。FIG. 1 is a block diagram showing an embodiment of the pitch control device of the present invention.
【００１７】本実施例の音程制御装置は、図１に示すよ
うに、従来と同様のＡ／Ｄコンバータ１と、低域通過フ
ィルタ２と、ＲＡＭ３と、ＲＡＭ制御回路４と、伸張圧
縮度制御回路５と、フレーム制御回路６と、Ｄ／Ａコン
バータ８とに加えて、ゼロクロス検出信号によりフレー
ムの信号出力を停止する出力切替回路７と、伸張圧縮お
よび補正処理後の信号のゼロクロスを検出するゼロクロ
ス検出回路９と、出力停止時間検出回路１０と、ミュー
ト時間検出回路１１とを備えて構成されている。As shown in FIG. 1, the pitch control apparatus of this embodiment has an A / D converter 1, a low-pass filter 2, a RAM 3, a RAM control circuit 4, and an expansion / compression degree control which are the same as those of the conventional one. In addition to the circuit 5, the frame control circuit 6, and the D / A converter 8, the output switching circuit 7 that stops the signal output of the frame by the zero-cross detection signal, and the zero-cross of the signal after the expansion / compression and correction processing is detected. A zero cross detection circuit 9, an output stop time detection circuit 10, and a mute time detection circuit 11 are provided.
【００１８】次に、本実施例の動作について説明する。Next, the operation of this embodiment will be described.
【００１９】まず、入力された音声信号Ｉをディジタル
信号に変換し、フレーム単位で伸張、圧縮および補正処
理するまでは、前述の従来の技術の例で示したものと共
通であり、説明が重複するのでここでは省略する。First, the process until the input audio signal I is converted into a digital signal and expanded, compressed and corrected in frame units is the same as that shown in the above-mentioned prior art example, and the description will be repeated. Therefore, it is omitted here.
【００２０】次に、各フレーム間の接続部分の処理を以
下のように行なう。Next, the processing of the connecting portion between each frame is performed as follows.
【００２１】まず、現在処理中のフレームＦ１に対する
直前のフレームＦ０周期の完了後そのフレームＦ０の伸
張圧縮および補正処理後の信号が設定直流レベルＶを交
差すること、すなわち、ゼロクロスすることをゼロクロ
ス検出回路９により検出する。このとき、直前のフレー
ムＦ０周期が完了していてもゼロクロスが検出されるま
でそのフレームＦ０周期があたかも延長しているように
伸張圧縮および補正処理を継続する必要がある。また、
この直前のフレームＦ０周期が完了したときと同時に、
次のフレーム、すなわち、現在処理中のフレームＦ１に
おける伸張圧縮および補正処理を開始する。これらの処
理操作が可能になるように、ＲＡＭ３の出力は、偶数
（２ｎ）フレーム出力ＦＥと奇数（２ｎ＋１）フレーム
出力ＦＯとは独立している。First, after completion of the immediately preceding frame F0 cycle for the frame F1 currently being processed, it is detected that the signal after the expansion / compression and correction processing of the frame F0 crosses the set DC level V, that is, zero crossing. It is detected by the circuit 9. At this time, even if the immediately preceding frame F0 cycle is completed, it is necessary to continue the decompression / compression processing so that the frame F0 cycle is extended until the zero cross is detected. Also,
At the same time when the immediately previous frame F0 cycle is completed,
The decompression / compression process for the next frame, that is, the frame F1 currently being processed is started. In order to enable these processing operations, the output of the RAM 3 is independent of the even (2n) frame output FE and the odd (2n + 1) frame output FO.
【００２２】図２はフレーム間の信号の接続動作を説明
する動作タイムチャ―トである。FIG. 2 is an operation time chart for explaining a signal connecting operation between frames.
【００２３】次に、直前のフレームＦ０の信号のゼロク
ロス検出後、出力切替回路７により、直前のフレームＦ
０の信号出力ＳＦ０を停止し、直流成分のみの出力、す
なわち、ミュート状態とする。ただし、直前のフレーム
Ｆ０周期の完了後ミュート状態に移行するまでの時間を
制限するために、出力停止条件が一定時間満たされない
ことを出力停止時間検出回路１０により検出し、出力停
止時間検出信号を出力する。出力停止時間検出信号が出
力されたとき、出力切替回路７は、強制的に直前のフレ
ームＦ０の信号出力ＳＦ０を停止し、ミュート状態とす
る。Next, after the zero cross detection of the signal of the immediately preceding frame F0, the output switching circuit 7 causes the immediately preceding frame F0 to be detected.
The signal output SF0 of 0 is stopped and only the DC component is output, that is, the mute state is set. However, in order to limit the time until the transition to the mute state after the completion of the immediately preceding frame F0 cycle, the output stop time detection circuit 10 detects that the output stop condition is not satisfied for a certain time, and outputs the output stop time detection signal. Output. When the output stop time detection signal is output, the output switching circuit 7 forcibly stops the signal output SF0 of the immediately previous frame F0 and puts it in the mute state.
【００２４】次に、次のフレーム、すなわち、現在処理
中のフレームＦ１の出力信号ＳＦ１が、直前のフレーム
Ｆ０の出力を停止したときの出力信号ＳＦ０と同方向の
傾きをもって直流レベルに対し交差すること、すなわ
ち、同一ゼロクロス極性であることをゼロクロス検出回
路９により検出しゼロクロス極性検出信号を出力する。
このゼロクロス極性検出信号の出力されると出力切替回
路７により次のフレームＦ１の信号ＳＦ１を出力する。
ただし、直前のフレームＦ０周期の完了後次のフレーム
Ｆ１の信号ＳＦ１を出力するまでの時間を制限するため
に、次のフレームＦ１の信号ＳＦ１を出力開始条件が一
定時間満たされないことをミュート時間検出回路１１に
より検出し、ミュート時間検出信号を出力する。ミュー
ト時間検出信号が出力されたとき、出力切替回路７は、
強制的に次のフレームＦ１の信号ＳＦ１の出力を開始す
る。Next, the output signal SF1 of the next frame, that is, the frame F1 currently being processed intersects the DC level with a gradient in the same direction as the output signal SF0 when the output of the immediately preceding frame F0 is stopped. That is, that is, the same zero-cross polarity is detected by the zero-cross detection circuit 9, and a zero-cross polarity detection signal is output.
When this zero-cross polarity detection signal is output, the output switching circuit 7 outputs the signal SF1 of the next frame F1.
However, in order to limit the time until the signal SF1 of the next frame F1 is output after the completion of the cycle of the immediately preceding frame F0, it is detected that the output start condition of the signal SF1 of the next frame F1 is not satisfied for a certain time. The circuit 11 detects and outputs a mute time detection signal. When the mute time detection signal is output, the output switching circuit 7
The output of the signal SF1 of the next frame F1 is forcibly started.
【００２５】最後に、出力されたディジタル信号をＤ／
Ａコンバータ８によりアナログ信号に変換して出力信号
Ｏを出力する。Finally, the output digital signal is D /
The A converter 8 converts the analog signal and outputs the output signal O.
【００２６】以上、本発明の実施例を説明したが、本発
明は上記実施例に限られることなく種々の変形が可能で
ある。Although the embodiments of the present invention have been described above, the present invention is not limited to the above embodiments, and various modifications can be made.
【００２７】たとえば、フレーム間の信号の接続におい
て、ミュート時間検出回路によりミュート時間を制限す
る代りに、従来と同様のフェードインフェードアウト回
路によりフェードインフェードアウト処理を行なうこと
も、本発明の主旨を逸脱しない限り適用できることは勿
論である。For example, in connection of signals between frames, instead of limiting the mute time by the mute time detection circuit, it is also possible to perform fade-in / fade-out processing by a fade-in / fade-out circuit similar to the conventional one, which is outside the scope of the present invention. Of course, it can be applied unless it is done.
【００２８】[0028]
【発明の効果】以上説明したように、本発明の音程制御
方式とその装置は、補正処理済信号が設定直流レベルを
交差することを検出するゼロクロス検出回路と、ゼロク
ロス検出信号により前のフレームの補正処理済信号の出
力を終了し、処理中のフレームの補正処理済信号の出力
を開始するための出力切替回路とを備えることにより、
フレーム接続部分において、特定の周波数に変調がかか
ることによる歪の発生が抑圧できるので音質の劣化を防
止できるという効果を有している。As described above, according to the pitch control system and the apparatus thereof of the present invention, the zero cross detection circuit for detecting that the corrected signal crosses the set DC level and the zero cross detection signal of the previous frame are used. By providing an output switching circuit for ending the output of the corrected signal and starting the output of the corrected signal of the frame being processed,
In the frame connection portion, it is possible to suppress the occurrence of distortion due to the modulation applied to a specific frequency, and thus it is possible to prevent deterioration of sound quality.
【図１】本発明の音程制御装置の一実施例を示すブロッ
ク図である。FIG. 1 is a block diagram showing an embodiment of a pitch control device of the present invention.
【図２】本実施例の音程制御装置における動作の一例を
示すタイムチャートである。FIG. 2 is a time chart showing an example of the operation of the pitch control device of the present embodiment.
【図３】従来の音程制御装置の一例を示すブロック図で
ある。FIG. 3 is a block diagram showing an example of a conventional pitch control device.
１ Ｄ／Ａコンバータ ２ 低域通過フィルタ ３ ＲＡＭ ４ ＲＡＭ制御回路 ５ 伸張圧縮度制御回路 ６ フレーム制御回路 ７ 出力切替回路 ８ Ｄ／Ａコンバータ ９ ゼロクロス検出回路 １０ 出力停止時間検出回路 １１ ミュート時間検出回路 １２，１３ フェードインフェードアウト回路 １４ オーバラップ回路 1 D / A converter 2 Low-pass filter 3 RAM 4 RAM control circuit 5 Expansion compression control circuit 6 Frame control circuit 7 Output switching circuit 8 D / A converter 9 Zero cross detection circuit 10 Output stop time detection circuit 11 Mute time detection circuit 12, 13 Fade in Fade out circuit 14 Overlap circuit
Claims (2)
の単位であるフレームで区切り、前記フレームごとに前
記音声信号の伸張処理および圧縮処理のいずれかである
伸張圧縮処理を実施し、前記伸張圧縮処理を実施中のフ
レームを第二のフレームに前記第二のフレームの直前の
フレームを第一のフレームに前記第二のフレームの直後
のフレームを第三のフレームにそれぞれ設定し、前記伸
張圧縮処理の結果前記第二のフレームに対し発生する余
剰信号を切捨てることおよび前記伸張圧縮処理の結果前
記第二のフレームに対し不足となる信号分を前記第一お
よび第三のフレームから補充することのいずれかを実施
することにより補正し補正処理済信号を出力する音程制
御方式において、 前記第一および第二および第三のフレームの信号をそれ
ぞれ接続するとき前記第一のフレームにおける前記補正
処理済の信号である第一の補正処理済信号が予め定めた
直流レベルを交差したことを検出した後前記第一の補正
処理済信号の出力を終了し、 前記第二のフレームにおける前記補正処理済の信号であ
る第二の補正処理済信号の出力を開始することを特徴と
する音程制御方式。1. An input audio signal is divided into frames, which are units of a predetermined time width, and expansion / compression processing, which is either expansion processing or compression processing of the audio signal, is performed for each frame, and The frame currently undergoing expansion / compression processing is set as the second frame, the frame immediately before the second frame is set as the first frame, and the frame immediately after the second frame is set as the third frame. Truncation of a surplus signal generated in the second frame as a result of the compression process and supplementation from the first and third frames of the signal amount which becomes insufficient in the second frame as a result of the decompression / compression process. In the pitch control method for correcting and outputting a correction processed signal by performing any of the above, the signals of the first, second and third frames are When connected, the output of the first corrected signal is detected after detecting that the first corrected signal, which is the corrected signal in the first frame, crosses a predetermined DC level. The pitch control method, which is terminated and starts outputting a second correction-processed signal, which is the correction-processed signal in the second frame.
音程制御装置において、 前記補正処理済信号が予め定めた直流レベルを交差する
ことを検出しゼロクロス検出信号を出力するゼロクロス
検出回路と、 前記ゼロクロス検出信号により前記第一の補正処理済信
号の出力を終了し前記第二の補正処理済信号の出力を開
始するための出力切替回路とを備えることを特徴とする
音程制御装置。2. A pitch control device for executing the pitch control method according to claim 1, wherein a zero cross detection circuit detects that the corrected signal crosses a predetermined DC level and outputs a zero cross detection signal. An output switching circuit for ending the output of the first correction processed signal and starting the output of the second correction processed signal by the zero-cross detection signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21492091A JP3269095B2 (en) | 1991-08-27 | 1991-08-27 | Pitch control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21492091A JP3269095B2 (en) | 1991-08-27 | 1991-08-27 | Pitch control device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0555853A true JPH0555853A (en) | 1993-03-05 |
| JP3269095B2 JP3269095B2 (en) | 2002-03-25 |
Family
ID=16663769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21492091A Expired - Lifetime JP3269095B2 (en) | 1991-08-27 | 1991-08-27 | Pitch control device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3269095B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001134300A (en) * | 1999-08-24 | 2001-05-18 | Sony Corp | Method and device for voice reproducing |
| JP2005308887A (en) * | 2004-04-19 | 2005-11-04 | Mitsubishi Electric Corp | Graphics drawing system |
| JP2010191415A (en) * | 1999-08-24 | 2010-09-02 | Sony Corp | Method and apparatus regenerating voice |
-
1991
- 1991-08-27 JP JP21492091A patent/JP3269095B2/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001134300A (en) * | 1999-08-24 | 2001-05-18 | Sony Corp | Method and device for voice reproducing |
| JP2010191415A (en) * | 1999-08-24 | 2010-09-02 | Sony Corp | Method and apparatus regenerating voice |
| JP2005308887A (en) * | 2004-04-19 | 2005-11-04 | Mitsubishi Electric Corp | Graphics drawing system |
| JP4707964B2 (en) * | 2004-04-19 | 2011-06-22 | 三菱電機株式会社 | Graphics drawing device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3269095B2 (en) | 2002-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8428427B2 (en) | Television program transmission, storage and recovery with audio and video synchronization | |
| US7158187B2 (en) | Audio video reproduction apparatus, audio video reproduction method, program, and medium | |
| US6061655A (en) | Method and apparatus for dual output interface control of audio decoder | |
| US6108622A (en) | Arithmetic logic unit controller for linear PCM scaling and decimation in an audio decoder | |
| US5717815A (en) | Compression data editing apparatus | |
| JP3318823B2 (en) | Digital signal processing apparatus and method | |
| JPH0555853A (en) | Musical interval control system and its device | |
| JP2007010855A (en) | Voice reproducing apparatus | |
| US5793316A (en) | Digital signal processing method and apparatus | |
| JP3156020B2 (en) | Audio speed conversion method | |
| KR20020023153A (en) | Method and apparatus for converting a musical interval | |
| JP3826813B2 (en) | Digital signal processing apparatus and digital signal processing method | |
| JPH1011898A (en) | Digital sound recorder | |
| JP2624538B2 (en) | Audio synchronization method for television format conversion | |
| JP4296734B2 (en) | Digital audio signal reproduction timing correction method and apparatus | |
| JP2000004423A (en) | Information reproduction device and method therefor | |
| JP2009025340A (en) | Audio data playback apparatus and method of controlling audio data playback speed | |
| JP3132528B2 (en) | Pitch control device | |
| JP3070287B2 (en) | Audio processing circuit | |
| JP3092205B2 (en) | Time axis correction device | |
| KR100264328B1 (en) | Fade out/in compensation device and method of a digital audio | |
| JP2001148159A (en) | Audio processing device and method, and computer- readable recording medium recorded with program to make computer execute audio processing method | |
| JPS6238717B2 (en) | ||
| JPH10177395A (en) | Signal processing method | |
| JP2901029B2 (en) | Signal interpolation circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011218 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080118 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090118 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100118 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120118 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120118 Year of fee payment: 10 |