JPH0555367A - シリコン基板の埋め込み選択酸化方法およびこの方法による集積回路 - Google Patents

シリコン基板の埋め込み選択酸化方法およびこの方法による集積回路

Info

Publication number
JPH0555367A
JPH0555367A JP4020246A JP2024692A JPH0555367A JP H0555367 A JPH0555367 A JP H0555367A JP 4020246 A JP4020246 A JP 4020246A JP 2024692 A JP2024692 A JP 2024692A JP H0555367 A JPH0555367 A JP H0555367A
Authority
JP
Japan
Prior art keywords
trench
silicon
etching
nitriding
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4020246A
Other languages
English (en)
Inventor
Alain Straboni
アラン・ストラボニ
Kathy Barla
キヤツシー・バーラ
Bernard Vuillermoz
ベルナール・ヴイユルモズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CENTRE NAT ETD TELECOMM
Orange SA
France Telecom R&D SA
Original Assignee
CENTRE NAT ETD TELECOMM
France Telecom SA
Centre National dEtudes des Telecommunications CNET
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CENTRE NAT ETD TELECOMM, France Telecom SA, Centre National dEtudes des Telecommunications CNET filed Critical CENTRE NAT ETD TELECOMM
Publication of JPH0555367A publication Critical patent/JPH0555367A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76221—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO with a plurality of successive local oxidation steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/05—Etch and refill

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

(57)【要約】 【構成】 第１の窒化によって基板上に窒化シリコン層
を形成して水平な界面を形成した後、トレンチを施し、
その壁面に第２の窒化シリコン層を成長させる。トレン
チの底面の窒化シリコン層をエッチング除去した後、ト
レンチ内に基板の埋め込み選択酸化を形成する。 【効果】バーズビーク、バーズヘッドの発生を防止し、
シリコン基板内部の欠陥の発生を抑える。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、シリコン基板の埋め込
み選択酸化方法およびこの方法による集積回路に関する
ものである。
【０００２】
【従来の技術】集積回路の製造技術分野において、トラ
ンジスタなどの装置を製造するため所定活性領域内にお
けるシリコンの酸化を防ぐことが必要である。最も広く
用いられている方法はＬＯＣＯＳプロセスであり、これ
は、英語の「LOCalized Oxidation ofSilicon」に基づ
いている。最も効果的なマスキング材料は窒化シリコン
Ｓｉ3 Ｎ4である。この材料は、通常、真空相において
化学的に積層される（ＣＶＤ）。しかしながら、このよ
うな積層を直接シリコン基板上に行なうことはできな
い。なぜなら、これらの材料の膨張係数値が異なるた
め、窒化シリコン層とシリコン基板との間のバッファと
して用いられる２酸化シリコンＳｉＯ2の中間層が必要
となるためである。
【０００３】しかしながら、基板表面を酸化することに
より作られ、通常、基礎酸化（pedestal oxide）と言わ
れる酸化シリコンの導入は、回路の集積規模がミクロン
あるいはサブミクロンに近づいてくると、大きな不利益
が生じる。実際、この層は、マスクの下への酸化物の導
入ルートを構成し、これは、バーズピークと呼ばれる欠
点を生じる。このような欠点は使用可能な活性領域を減
少させ、集積密度の増加にとっては主要な制限の一つと
なっている。
【０００４】これに対し、種々の方法が用意されてい
る。これらの中で、ＳＩＬＯ（SealedInterface Locali
zed Oxidation）プロセスと言われるものがある。これ
は、基礎酸化物とシリコン基板との間に窒化シリコン層
を挿入してなるものである。シリコンの窒化は窒素プラ
ズマによりなされ、通常、バーズピークの出現を回避す
ることを可能にする。
【０００５】上記ＬＯＣＯＳおよびＳＩＬＯプロセス
は、半埋め込みタイプの酸化工程を残しているため、活
性領域表面と選択酸化表面との間の高さに差を生じさせ
る。このような高さの差異は、内部配線のラインに対し
不利益をもたらす。さらに、これらの方法を用いること
によって得られる構造は、限られた電気抵抗特性を示
す。なぜなら、酸化物はその厚さの半分を越える程度だ
けシリコンに入るからである。
【０００６】埋め込みＬＯＣＯＳタイプのプロセスの場
合には、他の問題に当面する。一般に、このタイプのプ
ロセスにおいては、まず、基礎酸化物上に窒化物層の開
口部を形成し、シリコンのエッチングが所望の最終酸化
物の厚さの半分に近い深さまで行われる。その後、この
トレンチは、伝統的な熱プロセスによって酸化される。
【０００７】
【発明が解決しようとする課題】トレンチ内部に位置す
るシリコン領域の酸化がなされると、図１ａ）に示され
るように、以下の問題が現れる。酸化物領域は「バーズ
ヘッド」（１）と言われるふくらみを成長させ、これは
シリコン活性領域の区域を越えて延びる。このようなふ
くらみは配線の障害となり、不連続性は電流の流れを妨
げることとなる。 加えて、機械的応力がより高くな
り、シリコンの導電性に損傷を与え、あるいは結合部に
おける漏れ電流が出現するとともに、基板の結晶構造中
に、欠陥（２）の発生を引き起こし得る。酸化の際、半
埋め込みＬＯＣＯＳプロセスに関して述べられたものと
同様の側面酸化がなされ、これは、「バーズビーク」
（３）と言われる欠点を生じさせる。このような欠点
は、フォトエッチングにより描かれるディメンジョン
（寸法）に関するサイズの上での劣化を生じる。これは
０．５μｍに匹敵する。このように、幅１μｍのＭＯＳ
トランジスタの導電容量は、この欠点があるため、半減
する。
【０００８】図１ｂ）に図解されているように、シリコ
ンと酸化種、たとえば、水蒸気とが反応することによっ
て成長すると、それにより生じた酸化物が占める体積は
この成長において含まれるシリコンの体積の２倍とな
り、このトレンチ内の自由な空間は、このように形成さ
れる酸化物の膨張を受け入れるには不充分である。この
ように、第１および第２の酸化の前面は互いに合うこと
になる。これらの前面は、それぞれトレンチの底部およ
び壁部の酸化によるものである。このような現象は、上
述の第１および第２の問題の原因である。実際、マスク
の端部に位置する領域において、酸化物のゆっくりとし
た動きによって、酸化物の過剰な質量の移動が起こる。
そして、早い酸化物の成長率は、この領域における圧縮
応力を発生させることになる。これらの応力は、それを
吸収するシリコン基板に伝達され、その結晶構造に欠陥
を生じさせる。上記第３の問題に関する限り、「バーズ
ビーク」の形成は、基礎酸化物における酸化種の拡散に
よるものである。これは、マスクの下のシリコン表面の
酸化を引き起こす。埋め込みＬＯＣＯＳにおけるこの
「バーズビーク」の存在は、半埋め込みＬＯＣＯＳの場
合と同様に、マスクの端部における過剰な酸化物の形成
に付加的な原因となるものであり、また、「バーズヘッ
ド」の形成に貢献する原因となるものである。
【０００９】上述の不利益を改善するために提案された
解決案の中に、ＳＷＡＭＩプロセスという名前で知られ
ている方法を述べることができる。これは、酸化から壁
面を保護する目的で、第２の窒化シリコン層を積層する
ものである。さらに、この窒化物層は、基礎酸化物内部
への酸化種の拡散を防止するものである。しかしなが
ら、この方法を適用すると、第２の窒化物層の過度に大
きな厚さにより成長した応力のために、活性領域に高密
度な欠陥が見られる。真空相において化学的に積層され
るこの層は、１０ｎｍ以上である必要がある。この方法
は、第２の窒化物層とシリコンの壁面との間に基礎酸化
物層を挿入することによって改善され得る。しかしなが
ら、これは、基礎酸化物層がマスクの下の酸化の進行を
促進するため、第２の窒化物層によるマーキングおよび
密着被覆の効果を減少させる。同様に、この壁面の密着
被覆の欠陥は基礎酸化物がなくてもやはり存在する。な
ぜなら、常に、シリコンの壁面に存在する自然酸化物が
窒化物とシリコンとの間の良好なコンタクトを妨げ、酸
化種の浸入ルートを形成するからである。このプロセス
を適用する難しさの他の一つは、選択酸化の後、窒化物
層の非酸化部を除去する必要がある点である。酸化物と
窒化物の混合物からなる除去されるべき残留物は、オキ
シナイトライドを形成し、埋め込み酸化物にダメージを
与えずに選択的にエッチングすることは難しい。
【００１０】同様の技術が、最近、記述されてきてい
る。特に、ＥＰ特許出願２８４，４５６には、窒化シリ
コン層がトレンチの密着被覆を作るために採用されるこ
と、これらの層がＣＶＤによる厚い層によって形成され
ることが記載されている。しかしながら、このようなプ
ロセスではトレンチの界面を適切に密着被覆することが
できない。なぜなら、シリコン表面に自然酸化物が不可
避的に存在するからである。また、この技術によると極
めて薄い層を積層することはできない。選択酸化中に消
費されない窒化残留物のエッチングによる除去の問題
は、このプロセスを適用することにより解決できるもの
ではない。
【００１１】本発明の要旨を形成するシリコン基板の埋
め込み選択酸化方法は、上述の不利益を改善することを
目的とするものである。
【課題を解決するための手段】
【００１２】上記課題を解決するため、本発明のシリコ
ン基板の埋め込み選択酸化方法は、自由区域の密着被覆
を確実にするために、反応性雰囲気からシリコン表面層
への窒素種の拡散によって得られ、５ｎｍ以下の厚さを
有する少なくとも一つの表面層を形成する窒化シリコン
層の成長をコントロールすることにより、第１の窒化に
よって基板の自由区域に密着被覆を行ない、水平な界面
の形成を施す工程ａ）と、適切なマスキング段階に続い
て、埋め込み選択酸化を受けるためのトレンチのための
エッチングが、埋め込み酸化物の自由区域とシリコン基
板のそれとの間の配置の違いがトレンチの深さと選択酸
化物の厚さによって決定されるように、シリコン基板お
よび窒化物層中に施される工程ｂ）と、前記トレンチの
壁面の密着被覆を確保するために、トレンチの自由区域
上に窒化シリコン層を成長させることによって、第２の
窒化による密着被覆を形成する工程ｃ）と、前記シリコ
ン基板材料から被覆を除去するために、トレンチの底面
の少なくとも一部に、前記第２の窒化工程により得られ
た窒化シリコン層のエッチングを行なう工程ｄ）と、ト
レンチ内に基板の埋め込み酸化物を形成するため、前記
材料の選択酸化を行なう工程ｅ）の連続した工程とから
構成したものである。
【００１３】
【作用】この自由表面の密着被覆を確実にするために、
少なくとも一つの表面層を形成する窒化シリコン層を成
長させることにより、第１の窒化によって基板の自由区
域に密着被覆を行ない、水平な界面を形成することは注
目すべきことである。適切なマスキング段階に続いて、
トレンチのエッチングがシリコン基板および窒化物層中
に施される。このトレンチは埋め込み選択酸化を受ける
ためのものである。トレンチ壁面の密着被覆は、第２の
窒化シリコン層を成長させることによって、トレンチの
自由区域の第２の窒化によりなされる。この第２の窒化
工程により得られる窒化シリコン層の少なくとも一部の
エッチングは、シリコン基板材料からカバーを除去する
ために、トレンチの底面になされる。この材料の選択酸
化は、トレンチ内に基板の埋め込み選択酸化を形成する
ためになされる。
【００１４】本発明の要旨に基づく方法は、側部絶縁技
術における集積回路の製造への応用を可能とするもので
ある。本発明の要旨を形成する方法は、以下の記載を読
むことによって、そして、図面を参照することによっ
て、より良く理解できるであろう。
【００１５】
【実施例】本発明の要旨を形成する埋め込み選択酸化の
ためのプロセスは、図２に基づいてより詳細に記載され
る。この図に示されているように、本発明の要旨を形成
する方法は、Ｓと付されたシリコン基板の自由な区域
に、少なくとも一つの表面層を形成するように窒化シリ
コン層を成長させることにより、この区域にシールを施
すことを連続的に行うことからなる。
【００１６】異なる表面層ｃｐ１，ｃｐ２およびｃｐ３
が図２ａ）に示されている。この層ｃｐ１，ｃｐ２およ
びｃｐ３は、シリコン基板Ｓの自由区域に密着被覆（se
aling）を形成するためのものであり、この自由区域は
水平な界面を形成する。第１の表面層ｃｐ１は、成長が
制御されて第１の窒化により都合良く形成される。特
に、アンモニアの存在下で温度に関する制御により、基
板Ｓの自由区域上に窒化シリコン層の成長が制御され
る。この層は、反応性雰囲気から生じた窒素種が、５ｎ
ｍ以下の厚さの薄い層であるシリコンの表面層に拡散す
ることによって得られる。明らかに、シリコン基板Ｓが
この目的のために炉内に置かれる。これは、望むならア
ンモニアプラズマを生じるようにすることもでき、シリ
コン基板Ｓは、このタイプの炉を用いて、従来の処理操
作を受ける。これらの操作は従来の操作と同様であるた
め、詳細には記述されていない。
【００１７】層ｃｐ２は、酸化シリコンＳｉＯ2 あるい
は多結晶シリコンなどの基礎材料層とするのが都合良
い。この層は、ＣＶＤで、望むなら、プラズマＣＶＤ
で、たとえば、１０〜２５ｎｍの厚さに積層することが
できる。最後に、層ｃｐ３は、窒化シリコン層であり、
この層は、ＣＶＤで、たとえば、２０〜１００ｎｍの厚
さに積層することができる。シリコン基板Ｓの自由区域
の場合、このように、層ｃｐ１，ｃｐ２およびｃｐ３は
特に効果的な密着被覆を形成し、本発明をずっと適用す
ることができることが理解されるであろう。
【００１８】後者のプロセスは、特に図２ｂ）に示され
ているように、適切なマスク工程に引き続いて、埋め込
み選択酸化を受けるためのトレンチＴを形成するため
に、シリコン基板Ｓおよび特に第１の窒化により得られ
た窒化シリコン層に、Ｇ１が付されているエッチングが
施される。図２ｂ）において、エッチングＧ１は矢印で
表わされている。言うまでもなく、実際のエッチングプ
ロセスの前に、樹脂手段を用いたマスキングプロセスが
適切に施される。これは、基板の自由な区域上に、特
に、密着被覆を形成する層ｃｐ１，ｃｐ２およびｃｐ３
上に、この後、このプロセスの適用によって、埋め込み
酸化物層がその中で成長するためのトレンチＴの２次元
的形状が現われるように施される。
【００１９】どんな限定もされることなく、エッチング
Ｇ１は、適合した反応性イオンエッチングを用いた異方
性プロセスにより、基板Ｓとｃｐ１層の界面から数１０
０ｎｍ程度の深さに施される。
【００２０】図２ｂ）に示されている段階に引き続い
て、本発明の要旨を形成するプロセスは、エッチングマ
スクを形成する樹脂の除去の後、図２ｃ）に示されてい
るように、トレンチＴの壁面上に窒化シリコンを形成す
ることによって、ｓｃで示されている密着被覆を形成す
るために、トレンチＴの自由な区域上への第２の窒化が
施される。この第２の窒化は、第１の窒化を行なうのに
必要な条件と同様の条件の下で、トレンチＴを有する基
板Ｓの処理によって、都合良く実行される。特に、密着
被覆ｓｃを形成する窒化シリコン層の厚さは５ｎｍ程度
である。
【００２１】本発明の要旨を形成するプロセスは、その
後、図２ｄ）に示されているように、シリコン基板材料
の被覆を取り去るために、上記第２の窒化により得られ
る窒化シリコン層のトレンチＴの底面上、あるいは底面
の少なくとも一部に、Ｇ２で示されるエッチングを施す
ことにより構成されている。上記エッチングＧ２もま
た、エッチングＧ１と同様に、垂直な矢印で表わされて
いる。これらのエッチングは共に、シリコン基板に異方
性エッチングを生じさせる適合した反応性イオンエッチ
ングにより行なうことができる。このトレンチの底部壁
面、特に、密着被覆ｓｃのエッチングのプロセスについ
ては、この後、より詳細に記述される。
【００２２】図２に示されているように、本発明の要旨
を形成するプロセスは、最終的に、同図の２に示されて
いるように、材料の選択酸化を行なうこと、すなわち、
トレンチＴにおいて基板の埋め込み酸化物ＯＥを形成す
るために、シリコンをトレンチ底部で露出させることか
らなっている。この目的のために、図２ｄ）に示される
段階の終わりに得られる基板が、たとえば、９００℃か
ら１１００℃の間の霧雰囲気中で、炉の中に置かれる。
図２ｏ）に、埋め込み酸化物層ＯＥが成長した後に得ら
れる基板が示されている。ここで、表面層ｃｐ１，ｃｐ
２およびｃｐ３は、たとえば、選択エッチングにより除
去されている。
【００２３】言うまでもなく、図２に関して上述したプ
ロセスを適用する際、トレンチの深さＴおよび選択酸化
物ＯＥの厚さが、実際、埋め込み酸化物層ＯＥの自由表
面とシリコン基板Ｓのそれとの配置の差を決定する。い
ずれにしろ、埋め込みシリコン酸化物層ＯＥの自由区域
は、層ｃｐ１，ｃｐ２およびｃｐ３が除去された後、実
質的に平坦であり、シリコン基板Ｓのそれに対して平行
である。
【００２４】図２に示されているように、本発明の要旨
を形成する実施例において、トレンチＴを製造すること
ができるエッチングは、トレンチＴが実質的にその底面
に対して垂直な側壁を有するように、異方性エッチング
プロセスによりなされる。このような場合に、そして、
本発明の要旨を形成するプロセスの段階ｄ）の適用、特
に、トレンチ底部での被覆密着層ｓｃのエッチングＧ２
のプロセスの適用を容易にするために、本発明の要旨を
形成するプロセスは、さらに、第２の窒化により得られ
る窒化シリコン層の少なくとも一部のエッチングをする
段階ｄ）の前に、ｃ’）に示されているように、層ｃｐ
３およびトレンチの壁面、底面を覆う破線で示された酸
化シリコンの厚い層ＣＥを、積層することにより構成す
ることもできる。
【００２５】その後、厚い酸化シリコン層ＣＥの部分的
エッチングＧ’１が、本発明によるプロセスの段階ｃ）
での第２の窒化によりトレンチＴの底面に得られた窒化
シリコン層の非被覆部に適用される。部分的エッチング
Ｇ’１は、好ましくは、垂直方向の矢印により表されて
いる異方性エッチングによってなされ、トレンチの側壁
近傍において、第２の窒化により得られた窒化シリコン
層を保護するビードの酸化物Ｂを維持する効果を有す
る。エッチングＧ’１の結果は図２のｃ”）に示されて
いる。特に、この保護ビードＢは、エッチングＧ２の
間、一方でトレンチＴの垂直な壁面の密着被覆ｓｃの保
護を、他方で同じ密着被覆ｓｃの底面の一部の保護を確
保する。
【００２６】しかしながら、このようなプロセスの適用
は、図２の追加の段階ｃ’）を必要とするが、これは、
本発明の方法を、図３に記載されている代替の態様のよ
うな実施例の第２の態様に適用することによって不要と
することができる。上記の図に示されたような実施例の
第２の態様において、ａ），ｂ），ｃ），ｄ）および
ｅ）は、実質的に図２の同様の符号に対応している。
【００２７】しかしながら、図３を見れば分かるよう
に、図３ｂ）に示されているようなトレンチのエッチン
グ方法は、トレンチ底面に関し実質的に斜めの側壁を持
つトレンチＴ’を形成するために、半異方性エッチング
によって行われる。図３ｂ）の半異方性エッチングＧ１
は、円弧の矢印により延長された垂直の矢印によって記
号的に示されている。明らかに、半異方性エッチングの
態様のシリコン基板のエッチングは、液体の化学エッチ
ングプロセスあるいは適合した反応性イオンエッチング
プロセスによってなされる。
【００２８】図３を見れば分かるように、表面層ｃｐ
１，ｃｐ２およびｃｐ３は、トレンチＴ’の斜めの側壁
に関し張り出しを形成する。この張り出しは、上記斜め
の側壁上、かつ、この張り出し下部に位置する密着被覆
ｓｃすなわち第２の窒化物層の一部をエッチングから保
護する効果を有している。この場合、そして、図２に示
される第１の実施例と同様に、エッチングＧ２は、この
底面の密着被覆ｓｃを除去するためにトレンチＴ’の底
面を実質的に単独でエッチングするよう、異方性エッチ
ングによりなされる。
【００２９】図２に示される第１の実施例と同様の方法
で、その後、基板は、図３ｅ）のように、埋め込み酸化
物を形成するための材料の選択酸化にさらされる。この
酸化は、霧雰囲気中における熱酸化によりなされる。最
後に、層ｃｐ１，ｃｐ２およびｃｐ３が除去された後、
埋め込み酸化物層ＯＥを持つシリコン基板Ｓが図３ｏ）
に示されている。
【００３０】さらに、図４ａと４ｂは、層ｃｐ１，ｃｐ
２およびｃｐ３が除去される前における、少なくとも一
つの埋め込みシリコン酸化物層ＯＥからなるシリコンウ
エハＳを示している。このようにして得られたウエハの
有利な特性によれば、この酸化物層は平らであり基板の
自由区域に平行な自由区域を有している。酸化物層の自
由区域は、作られたトレンチの深さｐにより、そして、
埋め込み酸化物層ＯＥの厚さにより、シリコンの自由区
域の上あるいは下のどちらにでも位置することができ
る。図４ａは、ｅｐがｐの２倍である場合を示し、図４
ｂは、ｅｐがｐの４倍に等しい場合を示している。
【００３１】本発明による集積回路および本発明の方法
により作られる埋め込み酸化物層領域の挙動について
は、図５ａおよび５ｂにより、より詳細に記述されるで
あろう。図５ａは、本発明の要旨を構成し、図２の段階
ｄ）すなわち、エッチング段階Ｇ２の後の段階に対応す
る方法を適用されたシリコン基板Ｓの寸法図である。こ
の段階の後、シリコン基板Ｓの自由区域Ｓｌに対し横切
る面ｐ１およびｐ２で規定されるトレンチＴは、シリコ
ン酸化物ビードＢにより規定される面ｐ’１および面
ｐ’２間の中央領域Ｃを有する。非制限的な例により、
純粋に説明の目的のため、以下の寸法が示される。 ｐ１ｐ２＝１．６μｍ，ｐ１ｐ’１＝ｐ２ｐ’２＝０．
２５μｍ， ｅｐｇ＝０．０５〜０．５μｍ ここで、ｅｐｇは、基板Ｓの自由区域Ｓｌからのトレン
チＴのエッチング深さを示す。
【００３２】他方、図５ｂは、本発明の要旨を構成し、
本発明の方法により作られる埋め込み酸化物層領域を有
する集積回路の寸法図であり、図５ａと同様の断面で示
している。上述の図に示されているように、基板Ｓは、
基板の自由区域Ｓｌに対し横切る面ｐ１およびｐ２で規
定されるトレンチＴ内に、少なくとも一つの埋め込み酸
化物層領域ＯＥを有する。この埋め込み酸化物層領域Ｏ
Ｅは、平らでありシリコン基板Ｓの自由区域Ｓｌに平行
な上面Ｓｓと下面Ｓｉとの間の中央領域Ｃに均一な厚さ
ｅｐｏを有している。この中央部Ｃが、第２の窒化物層
がエッチングされたトレンチの底面に対応している。
【００３３】本発明による集積回路の特に有利な特性に
加え、図５ｂに示されているように、埋め込み酸化物層
領域ＯＥは、中央領域Ｃと、トレンチＴを規定する面ｐ
１およびｐ２との間に含まれる側部領域１１、１２、す
なわち、面ｐ１とｐ１’および面ｐ２とｐ２’それぞれ
の間に、中央領域ｅｐｏに埋め込まれている酸化物の厚
さの値とシリコン基板のトレンチのエッチング深さに対
応する厚さの値ｅｐｇとの間で単調に変る厚さｅを有し
ている。トレンチＴの端部近傍における埋め込み酸化物
層ＯＥ、すなわち、上記Ｌ１，Ｌ２が、どのようなバー
ズヘッドからもまったく自由であることが理解されるで
あろう。純粋に説明の目的のための例であるが、中央領
域Ｃにおける埋め込み酸化物の厚さの寸法は、ｅｐｏ＝
０．５５μｍになるように形成されている。
【００３４】最後に、図５ｂに関して記述された実施例
において、面ｐ１とｐ２，および面ｐ１’とｐ２’は、
シリコン基板Ｓの自由区域Ｓｌに対し実質的に垂直にな
っている。図５ｂを見れば分かるように、面ｐ１の右側
近傍においては、基板Ｓとの界面での埋め込み酸化物層
領域ＯＥは、面ｐ１，ｐ２の高さで、トレンチＴのエッ
チング深さｅｐｇに等しい厚さを示す。同様に、同じ面
ｐ１の左側近傍、特に、マスクｃｐ１下部においては、
マスクと基板の自由区域との間にどんな酸化物も入ら
ず、実質的にゼロの厚さを示す。そして、面ｐ２の右お
よび左側の近傍については、逆となる。埋め込み酸化物
ＯＥとシリコン基板Ｓとの界面の特性を考えれば、埋め
込み酸化物領域ＯＥは、また、どのようなバーズビーク
からも自由であることが分かるであろう。
【００３５】シリコン基板の埋め込み選択酸化のための
特に有利な方法は、このように記述されている。実際
に、トレンチＴあるいはＴ’の壁面の密着被覆ｓｃを形
成するために、相当する窒化物層の制御された反応性の
成長によってなされる窒化プロセスでは、シリコン表面
から成長する窒化物層が、シリコン表面の酸化を防止す
るのに充分効果的であるように、かつ、下部のシリコン
における機械的ストレスの発生を防止するために、充分
薄い（５ｎｍ以下）ようになっている。
【００３６】また、埋め込み酸化物の最終的な厚さに関
し窒化シリコンの厚さを調整することによって、埋め込
み構造のマスク端部に残留物を残さないような窒化シリ
コン層の進行性酸化を得ることもできる（図４ａと比較
せよ）。第１、および第２の窒化により得られる密着被
覆層を製造するために、たとえば、１９８３年１１月１
７日出願のフランス特許出願第８３／１８，２９９号に
記載されているようなプラズマ窒化処理を用いることが
できる。
【００３７】実験室でのテストでは、実際、上記プロセ
スにより製造された５ｎｍの窒化層を持つシリコンウエ
ハが、１時間半の水蒸気中での酸化に耐えることが可能
であり、反面、同様の条件下に置かれた無垢のシリコン
ウエハでは３００ｎｍ以上の厚さで酸化されることが示
された。さらに、上述の時間より長い間にわたって密着
被覆層ｓｃを露出すると、これらは完全に酸化物に変わ
る。
【００３８】これに加え、プラズマ窒化などの成長方法
によるシリコンの窒化は、密着被覆層ｓｃを形成するた
めに、２〜６ｎｍに最終的な窒化物の厚さを容易に制御
する高い飽和成長反応機構（highly saturated growth
kinetics) を得ることを可能にする。したがって、埋め
込み酸化物の所望の最終的な厚さの機能として要求され
る窒化物の厚さを、容易に調整することができる。
【００３９】さらに、すべての成長方法と同様に、プラ
ズマ窒化プロセスは、窒化されるべき範囲の幾何学的配
置がどのようであっても、窒化物層の等方的成長を助長
させる。したがって、活性領域のシリコンの区域および
トレンチ壁面の相当する区域を同様の方法で窒化するこ
とができる。さらに、上述の窒化プロセスにさらされる
壁面に存在する自然酸化物は、この窒化工程の最初の段
階ですみやかに除去される。このような特性は、本発明
の要旨を形成するプロセスの再生産を確実にする。なぜ
なら、自然酸化物はあるシリコンウエハと次のものとを
異ならせることを可能にするからである。
【００４０】
【発明の効果】このように、得られる密着被覆は、第１
および第２の窒化により得られる窒化層がシリコンに対
して完全な密着しているという非常に高い品質を有して
いる。そして、これは、密着被覆層ｓｃ下部および前述
の薄い窒化層ｃｐ１下部の側部酸化、および基礎酸化物
ｃｐ２とシリコン基板の自由区域との間の側部酸化の両
方を防止するものである。トレンチＴあるいはＴ’の壁
面の酸化が防止され、過剰な酸化物の形成が制限され、
したがって、バーズビークの形成が妨げられる。マスク
下部、言い換えれば、表面層ｃｐ１，ｃｐ２およびｃｐ
３の側部酸化が防止され、したがって、どのようなバー
ズビークの形成も生じない。
【００４１】この後者の特性は、非常に重要であると思
われる。なぜなら、埋め込み構造において、バーズビー
クはまたバーズヘッドを作る張り出しの形成に貢献する
からである。実際に、トレンチＴあるいはＴ’の壁面の
単純な酸化では、上述の張り出しを完全に除去するのに
不充分であったことが示されている。
【００４２】したがって、水平な区域、シリコン基板Ｓ
の自由区域、および垂直なおよび／あるいは斜めの区域
の連続した均一な密着被覆をなすことにより、完全に均
一であり、かつ、活性領域の水平区域に配列される埋め
込み酸化物領域ＯＥを得ることができる。
【図面の簡単な説明】
【図１】図１ａと図１ｂは、それぞれ先行技術を示す断
面図である。
【図２】本発明による方法の第１の実施例を非制限的に
示す工程断面図である。
【図３】本発明による方法の第２の実施例を非制限的に
示す工程断面図である。
【図４】図４ａおよび４ｂは、本発明の要旨による完全
に、あるいは部分的に埋め込まれた選択酸化からなるシ
リコンウエハを示す断面図である。
【図５】図５ａは、本発明によるプロセスおよび図２の
段階ｄ）に対応するプロセスの適用を受けるシリコン基
板の寸法を示す断面図である。図５ｂは、図５ａと同じ
断面において、本発明のプロセスにより作られる埋め込
み酸化領域からなる本発明によるＩＣの寸法を示す断面
図である。

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 自由区域の密着被覆を確実にするため
    に、反応性雰囲気からシリコン表面層への窒素種の拡散
    によって得られ、５ｎｍ以下の厚さを有する少なくとも
    一つの表面層を形成する窒化シリコン層の成長をコント
    ロールすることにより、第１の窒化によって基板の自由
    区域に密着被覆を行ない、水平な界面の形成を施す工程
    ａ）と、 適切なマスキング段階に続いて、埋め込み選択酸化を受
    けるためのトレンチのためのエッチングが、埋め込み酸
    化物の自由区域とシリコン基板のそれとの間の配置の違
    いがトレンチの深さと選択酸化物の厚さによって決定さ
    れるように、シリコン基板および窒化物層中に施される
    工程ｂ）と、 前記トレンチの壁面の密着被覆を確保するために、トレ
    ンチの自由区域上に窒化シリコン層を成長させることに
    よって、第２の窒化による密着被覆を形成する工程ｃ）
    と、 前記シリコン基板材料から被覆を除去するために、トレ
    ンチの底面の少なくとも一部に、前記第２の窒化工程に
    より得られた窒化シリコン層のエッチングを行なう工程
    ｄ）と、 トレンチ内に基板の埋め込み酸化物を形成するため、前
    記材料の選択酸化を行なう工程ｅ）の連続した工程とか
    らなるシリコン基板の埋め込み選択酸化方法。
  2. 【請求項２】 前記第１の窒化工程の後、マスキング工
    程およびトレンチエッチング工程の前に、 前記第１の窒化により得られた窒化シリコン層上に、酸
    化シリコンもしくは多結晶シリコンの保護層を積層する
    工程と、 基板の自由区域上に対応表面層を形成するため、前記保
    護層上に厚い窒化シリコン層を積層する工程とを有する
    ことを特徴とする請求項１記載の方法。
  3. 【請求項３】 前記トレンチエッチング工程は、トレン
    チ底面に対して実質的に垂直な角度の側面を有するトレ
    ンチを形成するために、異方性エッチングによりなされ
    ることを特徴とする請求項１記載の方法。
  4. 【請求項４】 前記第２の窒化により得られた窒化シリ
    コン層の少なくとも部分的なエッチングを行なう工程
    ｄ）の前に、 前記第２の窒化により得られた窒化シリコン層が存在す
    る表面の全てをカバーするように、酸化シリコンの厚い
    層を積層する工程ｃ’）と、 第２の窒化によりトレンチ底面の少なくとも一部に得ら
    れた窒化シリコン層の被覆を除去するため、前記酸化シ
    リコンの厚い層の部分的なエッチングを行ない、この部
    分的なエッチングは、トレンチの側面近傍において、第
    ２の窒化により得られた窒化シリコン層のビード局部保
    護を維持する効果を持つ工程とを含むことを特徴とする
    請求項３記載の方法。
  5. 【請求項５】 前記トレンチのエッチングプロセスｂ）
    は、トレンチ底面に関し実質的に斜めの、かつ、その表
    面が、下部に位置する第２の薄い窒化物層の一部をエッ
    チングから保護する張り出し部を形成する側壁を持つト
    レンチを形成するため、半異方性エッチングによってな
    されることを特徴とする請求項１記載の方法。
  6. 【請求項６】 前記トレンチの底面の少なくとも一部
    の、前記第２の窒化により得られた窒化シリコン層のエ
    ッチングは、異方性エッチングによりなされることを特
    徴とする請求項１記載の方法。
  7. 【請求項７】 前記トレンチ内に基板の埋め込み酸化物
    を形成するための前記材料の選択酸化は、霧雰囲気中に
    おける熱酸化によりなされることを特徴とする請求項１
    記載の方法。
  8. 【請求項８】 前記第１および第２の窒化はプラズマ下
    での窒化によりなされることを特徴とする請求項１記載
    の方法。
  9. 【請求項９】 基板が、基板の自由区域に対し横切る面
    で規定されるトレンチに少なくとも一つの埋め込み酸化
    物領域を有するとともに、この埋め込み酸化物領域は、
    平らであり基板の自由区域に平行な上区域と下区域との
    間の中央部に均一な厚さを有するシリコン基板上に形成
    された集積回路。
  10. 【請求項１０】 前記埋め込み酸化物領域は、中央領域
    と前記トレンチを規定する面との間に含まれる側部にわ
    たって、中央領域の厚さとシリコン基板のトレンチのエ
    ッチング深さに対応する厚さとの間で単調に変る厚さｅ
    を有し、かつ、トレンチのエッチング深さに対応する厚
    さは前記中央領域の対応する厚さ以下であることを特徴
    とする請求項９記載の集積回路。
  11. 【請求項１１】 前記基板の自由区域に対して実質的に
    垂直な角度であり、酸化物領域は基板との界面にあり、
    前記面の高さは一つの面の右側近傍に現れ、厚さはトレ
    ンチの深さに等しく、かつ、同じ面の左側近傍において
    は、厚さがほぼゼロであり、他方の面に関しては逆にな
    っていることを特徴とする請求項９記載の集積回路。
JP4020246A 1991-02-07 1992-02-05 シリコン基板の埋め込み選択酸化方法およびこの方法による集積回路 Withdrawn JPH0555367A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9101381A FR2672731A1 (fr) 1991-02-07 1991-02-07 Procede d'oxydation localisee enterree d'un substrat de silicium et circuit integre correspondant.
FR9101381 1991-02-07

Publications (1)

Publication Number Publication Date
JPH0555367A true JPH0555367A (ja) 1993-03-05

Family

ID=9409445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4020246A Withdrawn JPH0555367A (ja) 1991-02-07 1992-02-05 シリコン基板の埋め込み選択酸化方法およびこの方法による集積回路

Country Status (4)

Country Link
US (1) US5229318A (ja)
EP (1) EP0498717A1 (ja)
JP (1) JPH0555367A (ja)
FR (1) FR2672731A1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920022380A (ko) * 1991-05-18 1992-12-19 김광호 반도체장치의 소자분리방법
KR960005553B1 (ko) * 1993-03-31 1996-04-26 현대전자산업주식회사 필드산화막 형성 방법
US5494857A (en) * 1993-07-28 1996-02-27 Digital Equipment Corporation Chemical mechanical planarization of shallow trenches in semiconductor substrates
KR970003731B1 (ko) * 1993-10-14 1997-03-21 엘지반도체 주식회사 반도체 장치의 소자 격리막 제조방법
KR0136518B1 (en) * 1994-04-01 1998-04-24 Hyundai Electroncis Ind Co Ltd Method for forming a field oxide layer
US5470783A (en) * 1994-06-06 1995-11-28 At&T Ipm Corp. Method for integrated circuit device isolation
DE19525072C2 (de) * 1995-07-10 2002-06-27 Infineon Technologies Ag Integrierte Schaltungsanordnung, bei der ein erstes Bauelement an einer Hauptfläche eines Halbleitersubstrats und ein zweites Bauelement am Grabenboden angeordnet sind, und Verfahren zu deren Herstellung
US5661073A (en) * 1995-08-11 1997-08-26 Micron Technology, Inc. Method for forming field oxide having uniform thickness
JP3468526B2 (ja) * 1995-10-26 2003-11-17 サノフィーサンテラボ 筋萎縮性側索硬化症治療薬調製のための１−（２−ナフタ−２−イルエチル）−４−（３−トリフルオロメチルフェニル）−１，２，３，６−テトラヒドロピリジンの使用
US5672538A (en) * 1995-12-04 1997-09-30 Taiwan Semiconductor Manufacturing Company, Ltd Modified locus isolation process in which surface topology of the locos oxide is smoothed
US5726093A (en) * 1995-12-06 1998-03-10 Taiwan Semiconductor Manufacturing Company Ltd. Two-step planer field oxidation method
US5789305A (en) * 1997-01-27 1998-08-04 Chartered Semiconductor Manufacturing Ltd. Locos with bird's beak suppression by a nitrogen implantation
US5721174A (en) * 1997-02-03 1998-02-24 Chartered Semiconductor Manufacturing Pte Ltd Narrow deep trench isolation process with trench filling by oxidation
US6080665A (en) * 1997-04-11 2000-06-27 Applied Materials, Inc. Integrated nitrogen-treated titanium layer to prevent interaction of titanium and aluminum
US6033997A (en) * 1997-12-29 2000-03-07 Siemens Aktiengesellschaft Reduction of black silicon in semiconductor fabrication
US5940718A (en) * 1998-07-20 1999-08-17 Advanced Micro Devices Nitridation assisted polysilicon sidewall protection in self-aligned shallow trench isolation
US6521959B2 (en) * 1999-10-25 2003-02-18 Samsung Electronics Co., Ltd. SOI semiconductor integrated circuit for eliminating floating body effects in SOI MOSFETs and method of fabricating the same
US6613651B1 (en) * 2000-09-05 2003-09-02 Lsi Logic Corporation Integrated circuit isolation system
JP2005183783A (ja) * 2003-12-22 2005-07-07 Seiko Epson Corp 半導体装置の製造方法
DE102004044222A1 (de) * 2004-09-14 2006-03-16 Robert Bosch Gmbh Mikromechanisches Bauelement und entsprechendes Herstellungsverfahren
US8772902B2 (en) 2012-04-19 2014-07-08 International Business Machines Corporation Fabrication of a localized thick box with planar oxide/SOI interface on bulk silicon substrate for silicon photonics integration
US9236287B2 (en) 2012-11-02 2016-01-12 GLOBALFOUNDIES Inc. Fabrication of localized SOI on localized thick box lateral epitaxial realignment of deposited non-crystalline film on bulk semiconductor substrates for photonics device integration
WO2016059296A1 (en) * 2014-10-17 2016-04-21 Teknologian Tutkimuskeskus Vtt Oy A blank suitable for use as a body of supercapacitor, a supercapacitor, and a method of manufacturing a porous silicon volume

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1437112A (en) * 1973-09-07 1976-05-26 Mullard Ltd Semiconductor device manufacture
EP0052948A1 (en) * 1980-11-24 1982-06-02 Motorola, Inc. Oxide isolation process
US4563227A (en) * 1981-12-08 1986-01-07 Matsushita Electric Industrial Co., Ltd. Method for manufacturing a semiconductor device
JPS58169935A (ja) * 1982-03-30 1983-10-06 Matsushita Electronics Corp 半導体装置の製造方法
NL187373C (nl) * 1982-10-08 1991-09-02 Philips Nv Werkwijze voor vervaardiging van een halfgeleiderinrichting.
JPS59214237A (ja) * 1983-05-20 1984-12-04 Toshiba Corp 半導体装置の製造方法
JP2747563B2 (ja) * 1987-06-15 1998-05-06 ヒュンダイ エレクトロニクス アメリカ 半導体のフイールド酸化物形成方法
US4986879A (en) * 1987-06-15 1991-01-22 Ncr Corporation Structure and process for forming semiconductor field oxide using a sealing sidewall of consumable nitride
FR2648956A1 (fr) * 1989-06-23 1990-12-28 Commissariat Energie Atomique Procede de fabrication de l'oxyde de champ d'un circuit integre sur du silicium

Also Published As

Publication number Publication date
US5229318A (en) 1993-07-20
FR2672731A1 (fr) 1992-08-14
FR2672731B1 (ja) 1997-03-07
EP0498717A1 (fr) 1992-08-12

Similar Documents

Publication Publication Date Title
JPH0555367A (ja) シリコン基板の埋め込み選択酸化方法およびこの方法による集積回路
US7915173B2 (en) Shallow trench isolation structure having reduced dislocation density
US6747333B1 (en) Method and apparatus for STI using passivation material for trench bottom liner
US20020137279A1 (en) Semiconductor device having trench isolation
US8637956B2 (en) Semiconductor devices structures including an isolation structure
JPS6340337A (ja) 集積回路分離法
US5604149A (en) Method of and device for isolating active areas of a semiconducor substrate by quasi-plane shallow trenches
JPS6175540A (ja) 集積回路の製法
US6033969A (en) Method of forming a shallow trench isolation that has rounded and protected corners
JP2870054B2 (ja) 半導体装置の製造方法
JPH06268055A (ja) 凹部酸化絶縁を形成する方法
US20030027402A1 (en) Method for reducing stress of sidewall oxide layer of shallow trench isolation
US5641704A (en) Method of isolating active areas of a semiconductor substrate by shallow trenches and narrow trenches
US6083808A (en) Method for forming a trench isolation in a semiconductor device
US5894059A (en) Dislocation free local oxidation of silicon with suppression of narrow space field oxide thinning effect
US6828213B2 (en) Method to improve STI nano gap fill and moat nitride pull back
US6503815B1 (en) Method for reducing stress and encroachment of sidewall oxide layer of shallow trench isolation
CN114420632A (zh) 半导体器件的制作方法
JPH09326391A (ja) 素子分離酸化膜の製造方法
JP2000031261A (ja) 半導体装置のトレンチ隔離形成方法
JPS6358370B2 (ja)
US20030194870A1 (en) Method for forming sidewall oxide layer of shallow trench isolation with reduced stress and encroachment
JPS5992547A (ja) アイソレ−シヨン方法
JPH01222457A (ja) 半導体装置の製造方法
US5966621A (en) Semiconductor processing method of forming field isolation oxide relative to a semiconductor substrate

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990518