JPH0548586A - Digital radio transmission system - Google Patents

Digital radio transmission system

Info

Publication number
JPH0548586A
JPH0548586A JP3183789A JP18378991A JPH0548586A JP H0548586 A JPH0548586 A JP H0548586A JP 3183789 A JP3183789 A JP 3183789A JP 18378991 A JP18378991 A JP 18378991A JP H0548586 A JPH0548586 A JP H0548586A
Authority
JP
Japan
Prior art keywords
columns
digital
column
converting
transmission system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3183789A
Other languages
Japanese (ja)
Other versions
JP2887963B2 (en
Inventor
Tsutomu Ikenaga
努 池永
Jiyunichi Kunitsuchi
順一 國土
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3183789A priority Critical patent/JP2887963B2/en
Publication of JPH0548586A publication Critical patent/JPH0548586A/en
Application granted granted Critical
Publication of JP2887963B2 publication Critical patent/JP2887963B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To obtain a column conversion system that allows the input data column at the sending side and the output data column at the receiving side to have the same array sequence. CONSTITUTION:At the sending side, 3-4 column conversion circuit 101 is first initialized by radio frame pulse 6 that is output from the first speed conversion circuit 102, and then executes the conversion action. Further, at the receiving side, 4-3 column conversion circuit 104 is initialized by frame pulse 7 to be output from a frame detecting circuit 105. Thus, column signal 1-l at the sending side securely changes to column signal 5-1 at the receiving side.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、N列のディジタル入力
信号をM列に変換して無線伝送する送信側と無線受信し
たM列のディジタル入力信号をN列に変換して受信出力
する受信側とを備えるディジタル無線伝送システムに係
り、特に列変換方式に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a transmitting side for converting N columns of digital input signals into M columns for wireless transmission, and a receiver for converting M columns of digital input signals wirelessly received into N columns for reception and output. And a column conversion method.

【0002】[0002]

【従来の技術】N列のディジタル入力信号をM列に変換
して無線伝送する送信側と無線受信したM列のディジタ
ル入力信号をN列に変換して受信出力する受信側とを備
えるディジタル無線伝送システムにおける従来の列変換
方式は、例えば図2に示すようになっている。図2は、
N=3、M=4の場合の列変換方式を示す。
2. Description of the Related Art A digital radio having a transmitting side for converting N columns of digital input signals into M columns for wireless transmission, and a receiving side for converting the M columns of digitally received digital input signals into N columns for reception and output. A conventional column conversion method in a transmission system is, for example, as shown in FIG. Figure 2
The column conversion method when N = 3 and M = 4 is shown.

【0003】図2(a)において、送信側では、3−4
列変換回路106は、同期した3列のディジタル入力信
号(1−1〜1−3)を4列のディジタル信号(2−1
〜2−4)へ変換する。
In FIG. 2A, on the transmitting side, 3-4
The column conversion circuit 106 converts the synchronized digital input signals (1-1 to 1-3) of three columns into the digital signals (2-1) of four columns.
To 2-4).

【0004】第1の速度変換回路107は、ディジタル
信号(2−1〜2−4)をそのメインデータ信号に無線
用オーバヘッドビットを付加するためにm/n倍(nは
1以上の整数、mはm≧n+1の整数)の速度に変換し
たディジタル信号(3−1〜3−4)を出力する。速度
変換したディジタル信号(3−1〜3−4)は図外で変
調されて無線送信される。
The first speed conversion circuit 107 multiplies the digital signals (2-1 to 2-4) by m / n times (n is an integer of 1 or more, in order to add a wireless overhead bit to the main data signal). m outputs a digital signal (3-1 to 3-4) converted into a speed of m ≧ n + 1). The speed-converted digital signals (3-1 to 3-4) are modulated outside the figure and transmitted wirelessly.

【0005】次に、図2(b)において、受信側では、
受信復調されたディジタル信号(3−1〜3−4)がフ
レーム同期検出回路105と第2の速度変換回路103
に入力する。
Next, in FIG. 2 (b), on the receiving side,
The received and demodulated digital signals (3-1 to 3-4) are the frame synchronization detection circuit 105 and the second speed conversion circuit 103.
To enter.

【0006】フレーム同期検出回路105は、ディジタ
ル信号(3−1〜3−4)によって無線のフレームを確
立し、フレーム構成を示すフレームパルス7を出力す
る。
The frame synchronization detection circuit 105 establishes a wireless frame by a digital signal (3-1 to 3-4) and outputs a frame pulse 7 indicating a frame structure.

【0007】また、第2の速度変換回路103は、フレ
ームパルス7に基づいて、ディジタル信号(3−1〜3
−4)から無線用オーバヘッドビットを分離するととも
に、その無線用オーバヘッドビットの配置区間を取り除
き、それをn/m倍の速度に変換したディジタル信号
(4−1〜4−4)を出力する。
Further, the second speed conversion circuit 103, based on the frame pulse 7, outputs a digital signal (3-1 to 3).
-4), the wireless overhead bit is separated, the arrangement section of the wireless overhead bit is removed, and a digital signal (4-1 to 4-4) obtained by converting it into a speed of n / m times is output.

【0008】そして、4−3列変換回路108は、4列
のディジタル信号(4−1〜4−4)を3列のディジタ
ル信号(5−1〜5−3)に変換し出力する。
Then, the 4-3 column conversion circuit 108 converts the four columns of digital signals (4-1 to 4-4) into three columns of digital signals (5-1 to 5-3) and outputs them.

【0009】[0009]

【発明が解決しようとする課題】上述した従来の列変換
方式では、送信側及び受信側がそれぞれ独立に変換動作
を行うので、送信側の入力ディジタル信号1−1が受信
側の出力ディジタル信号5−1として出力されるとは限
らず、5−1〜5−3の何れとなるか不明である(即
ち、不確定性がある)という問題がある。
In the above-mentioned conventional column conversion system, since the transmitting side and the receiving side independently perform the conversion operation, the input digital signal 1-1 on the transmitting side is the output digital signal 5-on the receiving side. It is not always output as 1, and there is a problem that it is unclear which one of 5-1 to 5-3 (that is, there is uncertainty).

【0010】本発明の目的は、送信側の入力データ列と
受信側の出力データ列とが同じ配列順序となるようにで
きる列変換方式を備えたディジタル無線伝送システムを
提供することにある。
An object of the present invention is to provide a digital radio transmission system provided with a column conversion system that allows an input data sequence on the transmitting side and an output data sequence on the receiving side to have the same arrangement order.

【0011】[0011]

【課題を解決するための手段】前記目的を達成するため
に、本発明のディジタル無線伝送システムは次の如き構
成を有する。即ち、第1発明のディジタル無線伝送シス
テムは、N列のディジタル入力信号をM列に変換して無
線伝送するディジタル無線伝送システムにおいて; 送
信側は、N列のディジタル入力信号をM列に変換するこ
とを無線フレームパルスに同期して行う手段と; 前記
M列に変換されたディジタル信号をそれにオーバヘッド
ビットを付加するためにm/n(nは1以上の整数、m
はm≧n+1の整数)倍の速度のM列のディジタル信号
へ変換するとともに、その速度変換の基準である無線フ
レーム(N×Mビットの整数倍)のタイミングパルス
(前記無線フレームパルス)を出力する手段と; を備
えたことを特徴とするものである。
In order to achieve the above object, the digital wireless transmission system of the present invention has the following configuration. That is, the digital wireless transmission system of the first invention is a digital wireless transmission system for converting N columns of digital input signals into M columns for wireless transmission; the transmitting side converts N columns of digital input signals into M columns. Means for performing the same in synchronization with a radio frame pulse; m / n (n is an integer of 1 or more, m for adding the overhead bit to the digital signal converted into the M columns.
Is converted into a digital signal of M columns having a speed of m ≧ n + 1) times, and outputs a timing pulse (the radio frame pulse) of a radio frame (integer multiple of N × M bits) which is a reference for the speed conversion. And means for doing so.

【0012】また、第2発明のディジタル無線伝送シス
テムは、無線受信したM列のディジタル入力信号をN列
に変換して受信出力するディジタル無線伝送システムに
おいて; 受信側は、無線受信したM列のディジタル入
力信号から無線のフレーム同期を確立し、フレームパル
スを生成出力する手段と; 無線受信したM列のディジ
タル入力信号から前記フレームパルスに従ってオーバヘ
ッドビットを分離削除し、そのオーバヘッドビットの配
置区間が除かれたM列のディジタル信号をn/m倍の速
度のM列のディジタル信号へ変換する手段と; 前記速
度変換したM列のディジタル信号をN列のディジタル信
号へ変換することを前記フレームパルスに同期して行う
手段と; を備えたことを特徴とするものである。
The digital radio transmission system of the second invention is a digital radio transmission system for converting a digitally received M-row digital input signal into N-rows and receiving and outputting the N-rows; Means for establishing wireless frame synchronization from a digital input signal and generating and outputting a frame pulse; separating and deleting overhead bits from the digitally received M-sequence digital input signal according to the frame pulse, and removing the arrangement section of the overhead bits A means for converting the digital signal of the M columns thus generated into a digital signal of the M column at a speed of n / m times; converting the speed-converted digital signal of the M column into a digital signal of the N column into the frame pulse It is characterized in that it is provided with means for performing in synchronization.

【0013】[0013]

【作用】次に、前記の如く構成される本発明のディジタ
ル無線伝送システムの作用を説明する。本発明では、送
信側と受信側は、共に、列変換を無線フレームパルスに
同期して行う。その結果、送信側の第1列目の入力デー
タは受信側でも第1列目のデータとして出力されること
になり、送信側の入力データ列と受信側の出力データ列
とが同じ配列順序となるようにできる列変換方式を備え
たディジタル無線伝送システムを提供できることにな
る。
Next, the operation of the digital radio transmission system of the present invention constructed as above will be described. In the present invention, both the transmission side and the reception side perform column conversion in synchronization with the radio frame pulse. As a result, the input data of the first column on the transmission side is output as the data of the first column on the reception side as well, and the input data sequence on the transmission side and the output data sequence on the reception side have the same arrangement order. Therefore, it is possible to provide a digital wireless transmission system having a column conversion method that can be realized.

【0014】[0014]

【実施例】以下、本発明の実施例を図面を参照して説明
する。図1は、本発明の一実施例に係るディジタル無線
伝送システムにおける送信側及び受信側の構成を示す。
なお、本実施例での列変換方式は、従来例と同様に、N
=3、M=4の場合を示す。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows a configuration of a transmitting side and a receiving side in a digital wireless transmission system according to an embodiment of the present invention.
It should be noted that the column conversion method in the present embodiment is similar to the conventional example in that
= 3, M = 4.

【0015】図1(a)において、送信側では、3−4
列変換回路101は、同期した3列のディジタル入力信
号(1−1〜1−3)を4列のディジタル信号(2−1
〜2−4)へ変換することを第1の速度変換回路102
からの無線フレームパルス6に同期して行う。つまり、
無線フレームパルス6で初期化してから変換動作を行
う。
In FIG. 1A, on the transmitting side, 3-4
The column conversion circuit 101 converts the synchronized digital input signals (1-1 to 1-3) of three columns into the digital signals (2-1) of four columns.
To 2-4) is converted into the first speed conversion circuit 102.
Is performed in synchronization with the wireless frame pulse 6 from. That is,
The conversion operation is performed after the initialization with the radio frame pulse 6.

【0016】第1の速度変換回路102は、ディジタル
信号(2−1〜2−4)をそのメインデータ信号に無線
用オーバヘッドビットを付加するためにm/n倍(nは
1以上の整数、mはm≧n+1の整数)の速度に変換し
たディジタル信号(3−1〜3−4)を出力する。その
際に、速度変換の基準である無線フレーム(N×Mビッ
トの整数倍)のタイミングパルス(無線フレームパル
ス)6を3−4列変換回路101に出力する。この速度
変換したディジタル信号(3−1〜3−4)は図外で変
調されて無線送信される。
The first speed conversion circuit 102 multiplies the digital signals (2-1 to 2-4) by m / n times (n is an integer of 1 or more, in order to add a wireless overhead bit to the main data signal). m outputs a digital signal (3-1 to 3-4) converted into a speed of m ≧ n + 1). At that time, the timing pulse (radio frame pulse) 6 of the radio frame (integer multiple of N × M bits), which is the reference for speed conversion, is output to the 3-4 column conversion circuit 101. The speed-converted digital signals (3-1 to 3-4) are modulated outside the drawing and wirelessly transmitted.

【0017】次に、図1(b)において、受信側では、
受信復調されたディジタル信号(3−1〜3−4)がフ
レーム同期検出回路105と第2の速度変換回路103
に入力する。
Next, in FIG. 1 (b), on the receiving side,
The received and demodulated digital signals (3-1 to 3-4) are the frame synchronization detection circuit 105 and the second speed conversion circuit 103.
To enter.

【0018】フレーム同期検出回路105は、ディジタ
ル信号(3−1〜3−4)によって無線のフレームを確
立し、フレーム構成を示すフレームパルス7を出力す
る。
The frame synchronization detection circuit 105 establishes a wireless frame by digital signals (3-1 to 3-4) and outputs a frame pulse 7 indicating a frame structure.

【0019】また、第2の速度変換回路103は、フレ
ームパルス7に基づいて、ディジタル信号(3−1〜3
−4)から無線用オーバヘッドビットを分離するととも
に、その無線用オーバヘッドビットの配置区間を取り除
き、それをn/m倍の速度に変換したディジタル信号
(4−1〜4−4)を出力する。
Further, the second speed conversion circuit 103, based on the frame pulse 7, outputs a digital signal (3-1 to 3).
-4), the wireless overhead bit is separated, the arrangement section of the wireless overhead bit is removed, and a digital signal (4-1 to 4-4) obtained by converting it into a speed of n / m times is output.

【0020】そして、4−3列変換回路104は、4列
のディジタル信号(4−1〜4−4)を3列のディジタ
ル信号(5−1〜5−3)に変換することをフレームパ
ルス7に基づいて行い、つまり、無線フレームパルス6
で初期化してから変換動作を行い、出力する。
Then, the 4-3 column conversion circuit 104 converts the four columns of digital signals (4-1 to 4-4) into the three columns of digital signals (5-1 to 5-3) by a frame pulse. 7 that is, the radio frame pulse 6
After initializing with, the conversion operation is performed and output.

【0021】斯くして、送信側と受信側とは同一のフレ
ームタイミングで列変換を行うので、送信側のディジタ
ル入力信号1−1は、受信側でも第1列のディジタル信
号5−1として出力され、トランスペアレンスが保たれ
ることになる。
Thus, since the transmitting side and the receiving side perform column conversion at the same frame timing, the digital input signal 1-1 on the transmitting side is output as the digital signal 5-1 on the first column on the receiving side as well. Will be maintained and transparency will be maintained.

【0022】[0022]

【発明の効果】以上説明したように、本発明のディジタ
ル無線伝送システムによれば、送信側と受信側は、共
に、列変換を無線フレームパルスに同期して行うので、
送信側の第1列目の入力データは受信側でも第1列目の
データとして出力されることになり、送信側の入力デー
タ列と受信側の出力データ列とが同じ配列順序となるよ
うにできる列変換方式を備えたディジタル無線伝送シス
テムを提供できる効果がある。
As described above, according to the digital wireless transmission system of the present invention, both the transmitting side and the receiving side perform column conversion in synchronization with the wireless frame pulse.
The input data of the first column on the transmitting side will be output as the data of the first column on the receiving side as well, so that the input data sequence on the transmitting side and the output data sequence on the receiving side have the same arrangement order. There is an effect that it is possible to provide a digital wireless transmission system provided with a column conversion method that can be performed.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例に係るディジタル無線伝送シ
ステムにおける送信側(a)及び受信側(b)の構成ブ
ロック図である。
FIG. 1 is a configuration block diagram of a transmission side (a) and a reception side (b) in a digital wireless transmission system according to an embodiment of the present invention.

【図2】従来のディジタル無線伝送システムにおける送
信側(a)及び受信側(b)の構成ブロック図である。
FIG. 2 is a configuration block diagram of a transmission side (a) and a reception side (b) in a conventional digital wireless transmission system.

【符号の説明】[Explanation of symbols]

101 3−4列変換回路 102 第1の速度変換回路 103 第2の速度変換回路 104 4−3列変換回路 105 フレーム同期検出回路 101 3-4 column conversion circuit 102 1st speed conversion circuit 103 2nd speed conversion circuit 104 4-3 column conversion circuit 105 Frame synchronization detection circuit

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 N列のディジタル入力信号をM列に変換
して無線伝送するディジタル無線伝送システムにおい
て; 送信側は、N列のディジタル入力信号をM列に変
換することを無線フレームパルスに同期して行う手段
と; 前記M列に変換されたディジタル信号をそれにオ
ーバヘッドビットを付加するためにm/n(nは1以上
の整数、mはm≧n+1の整数)倍の速度のM列のディ
ジタル信号へ変換するとともに、その速度変換の基準で
ある無線フレーム(N×Mビットの整数倍)のタイミン
グパルス(前記無線フレームパルス)を出力する手段
と;を備えたことを特徴とするディジタル無線伝送シス
テム。
1. A digital wireless transmission system for converting N columns of digital input signals into M columns for wireless transmission; the transmitting side synchronizes conversion of N columns of digital input signals into M columns with a radio frame pulse. And a means for performing the above-mentioned operation; in order to add an overhead bit to the digital signal converted into the M columns, the M columns at a speed of m / n (n is an integer of 1 or more, m is an integer of m ≧ n + 1) times Means for converting into a digital signal and outputting a timing pulse (radio frame pulse) of a radio frame (integer multiple of N × M bits) which is a reference for speed conversion thereof; Transmission system.
【請求項2】 無線受信したM列のディジタル入力信号
をN列に変換して受信出力するディジタル無線伝送シス
テムにおいて; 受信側は、無線受信したM列のディジ
タル入力信号から無線のフレーム同期を確立し、フレー
ムパルスを生成出力する手段と; 無線受信したM列の
ディジタル入力信号から前記フレームパルスに従ってオ
ーバヘッドビットを分離削除し、そのオーバヘッドビッ
トの配置区間が除かれたM列のディジタル信号をn/m
倍の速度のM列のディジタル信号へ変換する手段と;
前記速度変換したM列のディジタル信号をN列のディジ
タル信号へ変換することを前記フレームパルスに同期し
て行う手段と; を備えたことを特徴とするディジタル
無線伝送システム。
2. A digital wireless transmission system for converting a digitally received M-row digital input signal into an N-row and receiving and outputting the same. The receiving side establishes wireless frame synchronization from the wirelessly received M-row digital input signal. And means for generating and outputting a frame pulse; the overhead bit is separated and deleted from the digitally received M-row digital input signal according to the frame pulse, and the digital signal of the M-row from which the arrangement section of the overhead bit is removed is n / m
A means for converting into a digital signal of M columns having a double speed;
Means for converting the speed-converted digital signal of M columns into a digital signal of N columns in synchronism with the frame pulse;
JP3183789A 1991-06-28 1991-06-28 Digital wireless transmission system Expired - Lifetime JP2887963B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3183789A JP2887963B2 (en) 1991-06-28 1991-06-28 Digital wireless transmission system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3183789A JP2887963B2 (en) 1991-06-28 1991-06-28 Digital wireless transmission system

Publications (2)

Publication Number Publication Date
JPH0548586A true JPH0548586A (en) 1993-02-26
JP2887963B2 JP2887963B2 (en) 1999-05-10

Family

ID=16141961

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3183789A Expired - Lifetime JP2887963B2 (en) 1991-06-28 1991-06-28 Digital wireless transmission system

Country Status (1)

Country Link
JP (1) JP2887963B2 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04263531A (en) * 1991-02-18 1992-09-18 Fujitsu Ltd Digital radio transmission system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04263531A (en) * 1991-02-18 1992-09-18 Fujitsu Ltd Digital radio transmission system

Also Published As

Publication number Publication date
JP2887963B2 (en) 1999-05-10

Similar Documents

Publication Publication Date Title
JPH0548586A (en) Digital radio transmission system
CA2244382A1 (en) Apparatus for receiving digital information signals
JP2751675B2 (en) Digital wireless transmission system
JP2947074B2 (en) Frame synchronization detection circuit
JPH07297803A (en) Data speed converter
JP2751672B2 (en) Digital wireless transmission system
JPH05244144A (en) Timing extracting method and burst signal processing circuit
JP3428238B2 (en) Data processing device
JPH04167846A (en) Signal string conversion system
JP2693831B2 (en) Auxiliary signal transmission method
JP2573766B2 (en) Video signal transceiver
KR100207610B1 (en) Radio tranceiver using pcm
JPS648941B2 (en)
SU1327305A1 (en) Device for separating group signal
SU572938A1 (en) Time-dividing channeling apparatus
SU681567A2 (en) Group synchronization arrangement for phase modulation channels
JP2707990B2 (en) Digital signal transmission method and transmitter and receiver used therefor
RU2099873C1 (en) Method and device for digital signal transmission and reception with time-division multiplexing
JPS63274238A (en) Optical ppm synchronizing system
JPH06104954A (en) Data transfer method
SU815933A1 (en) Device for compressing and switching communication channels
JPS63133737A (en) Data transmission system
JPS6146656A (en) Asynchronous communication system
KR960003253A (en) Maximum value detection and level distribution detection circuit for detecting double tone multi-frequency and its control method
JPS63104534A (en) Clock synchronizing data transmission system

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080219

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090219

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100219

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100219

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110219

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110219

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120219

Year of fee payment: 13

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120219

Year of fee payment: 13