JPH0548539U - Boost circuit - Google Patents

Abstract

(57)【要約】 【目的】 昇圧回路の出力負荷ショートを検出すると、
スイッチング手段をオフさせて過電流からスイッチング
手段を保護する。 【構成】 制御回路２は出力電圧が降下すると制御信号
を出力しトランジスタ３をオンさせる。コンパレータ１
２は抵抗１０、１１で作った基準電圧Ｖｃと抵抗８、９
の中点電圧Ｖａを比較し、Ｖｃ≧ＶａであればＨｉを出
力し、出力負荷ショートでＶｃ≦ＶａとなればＬｏｗを
出力する。ＡＮＤ回路１４はコンパレータ１２とトラン
ジスタ３の出力がともにＨｉであるときにのみ出力をＨ
ｉとしてＦＥＴ４をオンさせる。出力負荷がショートす
るとＶｃ≦Ｖａとなり、ＦＥＴ４はオフされコイル５の
過電流から保護される。 (57) [Summary] [Purpose] When an output load short circuit of the booster circuit is detected,
The switching means is turned off to protect the switching means from overcurrent. [Constitution] When the output voltage drops, the control circuit 2 outputs a control signal to turn on the transistor 3. Comparator 1
2 is a reference voltage Vc made up of resistors 10 and 11 and resistors 8 and 9
The midpoint voltage Va is compared, and Hi is output if Vc ≧ Va, and Low is output if Vc ≦ Va due to output load short circuit. The AND circuit 14 outputs H only when the outputs of the comparator 12 and the transistor 3 are both Hi.
The FET 4 is turned on as i. When the output load is short-circuited, Vc ≦ Va is established, the FET 4 is turned off, and the coil 5 is protected from an overcurrent.

Description

【考案の詳細な説明】[Detailed description of the device]

【０００１】[0001]

【産業上の利用分野】[Industrial applications]

本考案は、スイッチングレギュレータ等の昇圧回路に関し、特に昇圧回路の負 荷短絡保護に関する技術である。 The present invention relates to a booster circuit such as a switching regulator, and particularly to a technology for load short circuit protection of the booster circuit.

【０００２】[0002]

【従来の技術】[Prior Art]

スイッチングレギュレータ方式の昇圧回路１は、図３に示すように出力端子ｃ の出力電圧Ｖｏを検出して出力設定電圧と比較しパルス状の制御信号ｂを出力す る制御回路２と、この制御信号ｂをベースに入力しエミッタが入力端子ｉｎ、コ イル５の一端に接続されたトランジスタ３と、このトランジスタ３のコレクタに ゲートを接続しコイル５の他端にドレインを接続したＦＥＴ４と、コイル５、Ｆ ＥＴ４のドレインにアノードを接続したダイオード６と、ダイオード６のカソー ドとグランドの間に挿入されたフィルタコンデンサ７とを備えている。 As shown in FIG. 3, the switching regulator type booster circuit 1 includes a control circuit 2 which detects an output voltage Vo at an output terminal c, compares the output voltage Vo with an output set voltage, and outputs a pulsed control signal b, and the control signal 2 A transistor 3 whose input is b to the base and whose emitter is connected to the input terminal in and one end of the coil 5; FET 4 whose gate is connected to the collector of this transistor 3 and whose drain is connected to the other end of the coil 5; , FET4 has a diode 6 having an anode connected to the drain thereof, and a filter capacitor 7 inserted between the cathode of the diode 6 and the ground.

【０００３】 このような昇圧回路の動作を図４を参照して説明する。最初トランジスタ３は オフ、コイル５の電流は０、出力電圧Ｖｏは出力設定電圧以上であるとすると、 この時負荷電流はコンデンサ７から補給されるが、すぐに出力設定電圧以下にな る。この電圧降下を制御回路２が検出し、制御信号のオンサイクルをスタートし 、トランジスタ３とＦＥＴ４をオンさせる。これによって電流がコイルＬ１、Ｆ ＥＴ４を通って流れ増加する。The operation of such a booster circuit will be described with reference to FIG. At first, assuming that the transistor 3 is off, the current of the coil 5 is 0, and the output voltage Vo is equal to or higher than the output setting voltage, the load current is supplied from the capacitor 7 at this time, but immediately becomes equal to or lower than the output setting voltage. The control circuit 2 detects this voltage drop, starts the on-cycle of the control signal, and turns on the transistor 3 and the FET 4. This causes current to flow through coil L1, F ET4 and increase.

【０００４】 制御信号ｂのオンサイクルが終了すると、トランジスタ３、ＦＥＴ４がオフす る。コイル５の磁界が減衰するにしたがい、逆起電力が発生し、ダイオード６を 順バイアスし、コイル５に蓄積されたエネルギーがコンデンサ７と負荷Ｒに供給 される。When the on-cycle of the control signal b is completed, the transistor 3 and the FET 4 are turned off. As the magnetic field of the coil 5 decays, a counter electromotive force is generated, the diode 6 is forward biased, and the energy stored in the coil 5 is supplied to the capacitor 7 and the load R.

【０００５】 このように出力電圧Ｖｏが出力設定電圧以下になる毎に、トランジスタ３、Ｆ ＥＴ４を間欠的にオンさせて、入力電圧Ｖｉを所望の出力電圧Ｖｏに昇圧する。As described above, every time the output voltage Vo becomes equal to or lower than the output set voltage, the transistor 3 and FET4 are intermittently turned on to boost the input voltage Vi to a desired output voltage Vo.

【０００６】[0006]

【考案が解決しようとする課題】[Problems to be solved by the device]

しかしながら従来の昇圧回路においては、出力が相当な過負荷であったり、シ ョートされると、ダイオード６、コイル５が入力と出力を直接つなげることにな り、ＦＥＴ４のドレインに大電流が流れＦＥＴ４を破壊する恐れがあった。 However, in the conventional booster circuit, when the output is considerably overloaded or is short-circuited, the diode 6 and the coil 5 directly connect the input and the output, and a large current flows in the drain of the FET 4 and the FET 4 There was a fear of destroying.

【０００７】[0007]

【課題を解決するための手段】[Means for Solving the Problems]

このような課題を解決するために、本考案は入力と出力の間に直列に接続され た昇圧用のコイルとダイオードと、出力の電圧に基づいて制御信号を出力する制 御回路と、ダイオードの入力側とグランドの間に挿入されたスイッチング手段と 、ダイオードの出力側の電圧を入力して基準電圧と比較し比較結果を出力する比 較回路と、比較結果と制御信号を入力し両者の理論積をスイッチング手段に出力 する理論積回路とを備え、スイッチング手段は論理積回路の出力によりオン、オ フ制御されてダイオードとグランドの間の接続を断続するものである。 In order to solve such a problem, the present invention has a step-up coil and a diode connected in series between an input and an output, a control circuit that outputs a control signal based on the output voltage, and a diode. A switching means inserted between the input side and ground, a comparison circuit that inputs the voltage on the output side of the diode and compares it with the reference voltage, and outputs the comparison result, and the theory of both that inputs the comparison result and the control signal. The theoretical product circuit for outputting the product to the switching means is provided, and the switching means is turned on / off by the output of the logical product circuit to interrupt the connection between the diode and the ground.

【０００８】[0008]

【作用】[Action]

本考案によれば、出力負荷のショートを昇圧回路の出力の電圧の降下で検出し 、スイッチング手段をオフすることにより、スイッチング手段に過電流が流れる ことを防止することができる。 According to the present invention, it is possible to prevent an overcurrent from flowing through the switching means by detecting a short circuit of the output load from the voltage drop of the output of the booster circuit and turning off the switching means.

【０００９】[0009]

【実施例】【Example】

図１〜図２を参照して本考案による実施例を説明する。 An embodiment according to the present invention will be described with reference to FIGS.

【００１０】 本実施例の昇圧回路は図１に示すように、従来の昇圧回路１にダイオード６の カソード側の電圧を分圧する抵抗８、９と、ＩＣで構成され電源電圧ＶＣＣを分 圧して基準電圧Ｖｃを作る抵抗１０、１１と、抵抗８、９の中点Ａと抵抗１０、 １１の中点Ｂの電圧をそれぞれ非反転入力と反転入力に接続したコンパレータ１ ２とを備えた比較回路１３を設け、さらにこのコンパレータ１２の出力とトラン ジスタ３のコレクタを入力するＡＮＤ回路１４の出力をＦＥＴ４のゲートに接続 したものである。As shown in FIG. 1, the booster circuit of the present embodiment divides the power supply voltage VCC, which is composed of an IC and resistors 8 and 9 for dividing the voltage on the cathode side of the diode 6, in the conventional booster circuit 1. A comparison circuit including resistors 10 and 11 that generate a reference voltage Vc, and a comparator 12 that connects the voltages at the middle point A of the resistors 8 and 9 and the middle point B of the resistors 10 and 11 to the non-inverting input and the inverting input, respectively. 13, the output of the comparator 12 and the output of the AND circuit 14 for inputting the collector of the transistor 3 are connected to the gate of the FET 4.

【００１１】 また、基準電圧Ｖｃは出力電圧１２Ｖの場合例えば０．１〜１Ｖに設定され、 中点Ａの電圧Ｖａが中点Ｂの基準電圧Ｖｃよりも高い場合はコンパレータ１２の 出力はＨｉとなり、電圧Ｖａが基準電圧Ｖｃよりも低い場合コンパレータ１２の 出力はＬｏｗとなる。Further, the reference voltage Vc is set to, for example, 0.1 to 1 V when the output voltage is 12 V, and when the voltage Va at the midpoint A is higher than the reference voltage Vc at the midpoint B, the output of the comparator 12 becomes Hi. When the voltage Va is lower than the reference voltage Vc, the output of the comparator 12 becomes Low.

【００１２】 このような構成において負荷Ｒが正常な場合は、中点Ａの電圧が中点Ｂの基準 電圧Ｖｃよりも高いので、コンパレータ１２の出力はＨｉとなり、制御回路２に よりトランジスタ３がオンされると、ＡＮＤ回路１４の出力はＨｉになりＦＥＴ ４がオンされて昇圧が行なわれる。In such a configuration, when the load R is normal, the voltage at the midpoint A is higher than the reference voltage Vc at the midpoint B, so the output of the comparator 12 becomes Hi and the control circuit 2 causes the transistor 3 to operate. When turned on, the output of the AND circuit 14 becomes Hi and the FET 4 is turned on to boost the voltage.

【００１３】 また、負荷Ｒがショートすると、中点Ａの電圧Ｖａは基準電圧Ｖｃよりも低く くなりコンパレータ１２の出力はＬｏｗとなる。このため、制御回路２がトラン ジスタ３をオンしてもＡＮＤ回路１４の出力はＬｏｗに保持されＦＥＴ４がオン されることはなくなるので、負荷Ｒショートによる過電流が流れてＦＥＴ４が破 壊されることを防止できる。When the load R is short-circuited, the voltage Va at the midpoint A becomes lower than the reference voltage Vc and the output of the comparator 12 becomes Low. Therefore, even if the control circuit 2 turns on the transistor 3, the output of the AND circuit 14 is held at Low and the FET 4 is not turned on. Therefore, an overcurrent due to the load R short circuit flows and the FET 4 is destroyed. Can be prevented.

【００１４】 なお、上記実施例では比較回路１３にコンパレータＩＣを用いたが、図２に示 すように出力電圧Ｖｏを分圧する抵抗１５、１６と、抵抗１５、１６の中点Ａに ベースが接続され電源ＶＣＣにコレクタが接続されたトランジスタ１７と、この トランジスタ１７のコレクタにベースが接続されコレクタが電源ＶＣＣに接続さ れたトランジスタ１８とで比較回路１３を構成しても良い。Although the comparator IC is used as the comparison circuit 13 in the above embodiment, the bases are provided at the midpoint A of the resistors 15 and 16 for dividing the output voltage Vo as shown in FIG. The comparator circuit 13 may be composed of the transistor 17 connected to the power supply VCC and having the collector connected thereto, and the transistor 18 having the collector connected to the base and the collector connected to the power supply VCC.

【００１５】 この構成によれば、負荷Ｒが正常であればトランジスタ１７はオン、トランジ スタ１８はオフし、比較回路１３の出力はＨｉになり制御回路２によりＦＥＴ４ はオンされる。しかし、負荷Ｒがショートすると中点Ａの電圧が下がるためトラ ンジスタ１７がオフし、トランジスタ１８がオンするので比較回路１３の出力は Ｌｏｗになり、ＡＮＤ回路１４の出力がＬｏｗになってＦＥＴ４はオフ状態に保 持される。According to this configuration, when the load R is normal, the transistor 17 is turned on, the transistor 18 is turned off, the output of the comparison circuit 13 becomes Hi, and the FET 4 is turned on by the control circuit 2. However, when the load R is short-circuited, the voltage at the midpoint A drops, the transistor 17 turns off and the transistor 18 turns on, so that the output of the comparison circuit 13 becomes Low, the output of the AND circuit 14 becomes Low, and the FET 4 becomes low. Holds off.

【００１６】[0016]

【考案の効果】[Effect of the device]

以上説明したように、本発考案によれば比較回路が出力負荷のショートを出力 電圧の降下から検出し、スイッチング手段をオフ状態に保持するので、出力負荷 のショートによってスイッチング手段に過電流が流れ、スイッチング手段が破壊 されることを防ぐことができる。 As described above, according to the present invention, the comparison circuit detects a short circuit of the output load from the drop of the output voltage and holds the switching means in the off state, so that an overcurrent flows to the switching means due to the short circuit of the output load. It is possible to prevent the switching means from being destroyed.

【図面の簡単な説明】[Brief description of drawings]

【図１】本考案による実施例の回路図。FIG. 1 is a circuit diagram of an embodiment according to the present invention.

【図２】本考案による他の実施例の回路図。FIG. 2 is a circuit diagram of another embodiment according to the present invention.

【図３】従来技術の回路図。FIG. 3 is a prior art circuit diagram.

【図４】従来技術のタイミングチャート。FIG. 4 is a timing chart of a conventional technique.

【符号の説明】[Explanation of symbols]

２ 制御回路 ３、１７、１８ トランジスタ ４ ＦＥＴ ５ コイル ６ ダイオード ８、９、１０、１１、１５、１６ 抵抗 １２ コンパレータ １３ 比較回路 １４ ＡＮＤ回路 2 Control circuit 3, 17, 18 Transistor 4 FET 5 Coil 6 Diode 8, 9, 10, 11, 15, 16 Resistor 12 Comparator 13 Comparison circuit 14 AND circuit

フロントページの続き (51)Int.Cl.⁵ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｋ 17/08 Ｃ 9184−5Ｊ Continuation of the front page (51) Int.Cl. ⁵ Identification code Office reference number FI technical display location H03K 17/08 C 9184-5J

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項１】 入力と出力の間に直列に接続された昇圧
用のコイルとダイオードと、出力の電圧に基づいて制御
信号を出力する制御回路と、前記ダイオードの入力側と
グランドの間に挿入されたスイッチング手段と、前記ダ
イオードの出力側の電圧を入力して基準電圧と比較し比
較結果を出力する比較回路と、前記比較結果と前記制御
信号を入力し両者の理論積を前記スイッチング手段に出
力する理論積回路とを備え、前記スイッチング手段は前
記論理積回路の出力によりオン、オフ制御されて前記ダ
イオードと前記グランドの間の接続を断続することを特
徴とする昇圧回路。1. A boosting coil and a diode connected in series between an input and an output, a control circuit for outputting a control signal based on the voltage of the output, and a control circuit inserted between the input side of the diode and the ground. Switching means, a comparison circuit for inputting a voltage on the output side of the diode and comparing the result with a reference voltage, and outputting a comparison result, the comparison result and the control signal are input to the switching means. And a logical product circuit for outputting, wherein the switching means is controlled to be turned on and off by the output of the logical product circuit to connect and disconnect the diode and the ground.