JPH0546407A - スタツク管理システム - Google Patents
スタツク管理システムInfo
- Publication number
- JPH0546407A JPH0546407A JP3201788A JP20178891A JPH0546407A JP H0546407 A JPH0546407 A JP H0546407A JP 3201788 A JP3201788 A JP 3201788A JP 20178891 A JP20178891 A JP 20178891A JP H0546407 A JPH0546407 A JP H0546407A
- Authority
- JP
- Japan
- Prior art keywords
- information
- stack
- stored
- area
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/461—Saving or restoring of program or task context
- G06F9/463—Program control block organisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】 スタックの格納済を示す値を設けて当該スタ
ックへの情報の格納済の範囲を判別可能にすることによ
り、割込みが発生しても当該割込みを迅速に処理してシ
ステムの処理の迅速化を向上することにある。 【構成】 情報が格納されている格納済領域および情報
が未格納の領域である未格納領域を備えたスタック３
と、このスタック３の先頭を示すアドレスと当該スタッ
クの終了を示すアドレスおよびスタックに格納されてい
る情報の格納済領域の範囲を示すアドレス１５を有する
スタック管理情報手段５と、前記スタック３の未格納領
域に情報を格納する情報格納手段１７と、この情報格納
手段１７により前記スタックの未格納領域に情報が格納
されると前記スタック管理情報手段の有する格納済領域
の範囲を示すアドレスを更新する情報更新手段１９とを
備えたことを特徴としている。
ックへの情報の格納済の範囲を判別可能にすることによ
り、割込みが発生しても当該割込みを迅速に処理してシ
ステムの処理の迅速化を向上することにある。 【構成】 情報が格納されている格納済領域および情報
が未格納の領域である未格納領域を備えたスタック３
と、このスタック３の先頭を示すアドレスと当該スタッ
クの終了を示すアドレスおよびスタックに格納されてい
る情報の格納済領域の範囲を示すアドレス１５を有する
スタック管理情報手段５と、前記スタック３の未格納領
域に情報を格納する情報格納手段１７と、この情報格納
手段１７により前記スタックの未格納領域に情報が格納
されると前記スタック管理情報手段の有する格納済領域
の範囲を示すアドレスを更新する情報更新手段１９とを
備えたことを特徴としている。
Description
【０００１】
【産業上の利用分野】本発明は、スタックに格納されて
いる情報の格納済領域の範囲を示すアドレスを備えるこ
とにより、スタックに情報を格納中に、例えば、割込み
が発生しても当該割込みの動作を実行して、システムの
処理速度を向上するスタック管理システムに関する。
いる情報の格納済領域の範囲を示すアドレスを備えるこ
とにより、スタックに情報を格納中に、例えば、割込み
が発生しても当該割込みの動作を実行して、システムの
処理速度を向上するスタック管理システムに関する。
【０００２】
【従来の技術】計算機は、現在、処理を実行しているプ
ログラムの終了前に当該プログラムを中断して後のプロ
グラムを先行する場合、中断したプログラムに戻る際に
どの命令から始めるかを示す番地等の必要な情報として
スタックを備えている。
ログラムの終了前に当該プログラムを中断して後のプロ
グラムを先行する場合、中断したプログラムに戻る際に
どの命令から始めるかを示す番地等の必要な情報として
スタックを備えている。
【０００３】上記スタックを管理する従来のシステム
は、スタックの先頭を示すアドレスとスタックの終了を
示すアドレスとを備えて、スタックにレジスタの情報を
格納する。
は、スタックの先頭を示すアドレスとスタックの終了を
示すアドレスとを備えて、スタックにレジスタの情報を
格納する。
【０００４】上記スタックの格納中に割込みが発生する
とスタック管理システムは、スタックの格納中にスタッ
クの格納を終了しなければレジスタの情報が壊れてしま
うので、全てのスタックの格納が終了した後に割込み動
作を実行する。
とスタック管理システムは、スタックの格納中にスタッ
クの格納を終了しなければレジスタの情報が壊れてしま
うので、全てのスタックの格納が終了した後に割込み動
作を実行する。
【０００５】従って、近年、計算機の高機能化に伴ない
レジスタの個数が増加すると全てのレジスタの情報がス
タックに格納されるまでの時間を要する。上記スタック
に格納されるまで割込み動作が待たされるため、計算機
の処理を迅速に実行するのが容易ではなかった。
レジスタの個数が増加すると全てのレジスタの情報がス
タックに格納されるまでの時間を要する。上記スタック
に格納されるまで割込み動作が待たされるため、計算機
の処理を迅速に実行するのが容易ではなかった。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
スタック管理システムは、割込みが発生しても全てのレ
ジスタの情報がスタックに格納されるまで当該割込みを
実行できないため、特に、レジスタの個数の多い計算機
において、割込みが緊急を要する場合には当該割込み動
作の遅延によるシステムの処理の遅延を招来する問題が
あった。
スタック管理システムは、割込みが発生しても全てのレ
ジスタの情報がスタックに格納されるまで当該割込みを
実行できないため、特に、レジスタの個数の多い計算機
において、割込みが緊急を要する場合には当該割込み動
作の遅延によるシステムの処理の遅延を招来する問題が
あった。
【０００７】本発明は、このような従来の課題を解決す
るためになされたものであり、その目的は、スタックの
格納済を示す値を設けて当該スタックへの情報の格納済
の範囲を判別可能にすることにより、割込みが発生して
も当該割込みを迅速に処理してシステムの処理の迅速化
を図るスタック管理システムを提供することにある。
るためになされたものであり、その目的は、スタックの
格納済を示す値を設けて当該スタックへの情報の格納済
の範囲を判別可能にすることにより、割込みが発生して
も当該割込みを迅速に処理してシステムの処理の迅速化
を図るスタック管理システムを提供することにある。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、情報が格納されている格納済領域および
情報が未格納の領域である未格納領域を備えたスタック
と、このスタックの先頭を示すアドレスと当該スタック
の終了を示すアドレスおよびスタックに格納されている
情報の格納済領域の範囲を示すアドレスを有するスタッ
ク管理情報手段と、前記スタックの未格納領域に情報を
格納する情報格納手段と、この情報格納手段により前記
スタックの未格納領域に情報が格納されると前記スタッ
ク管理情報手段の有する格納済領域の範囲を示すアドレ
スを更新する情報更新手段と、を備えたことを要旨とす
る。
め、本発明は、情報が格納されている格納済領域および
情報が未格納の領域である未格納領域を備えたスタック
と、このスタックの先頭を示すアドレスと当該スタック
の終了を示すアドレスおよびスタックに格納されている
情報の格納済領域の範囲を示すアドレスを有するスタッ
ク管理情報手段と、前記スタックの未格納領域に情報を
格納する情報格納手段と、この情報格納手段により前記
スタックの未格納領域に情報が格納されると前記スタッ
ク管理情報手段の有する格納済領域の範囲を示すアドレ
スを更新する情報更新手段と、を備えたことを要旨とす
る。
【０００９】
【作用】上述の如く構成すれば、スタックの未格納領域
に情報が格納されると情報更新手段によりスタック管理
情報手段の有する情報の格納済領域の範囲を示すアドレ
スを更新する。上記スタックの未格納領域に情報を格納
中に、例えば、割込みが発生すると当該割込み動作の実
行後に情報の格納済領域の範囲を示すアドレスを参照し
てスタックの未格納領域に情報を格納するので、システ
ムの処理の迅速化を向上できる。
に情報が格納されると情報更新手段によりスタック管理
情報手段の有する情報の格納済領域の範囲を示すアドレ
スを更新する。上記スタックの未格納領域に情報を格納
中に、例えば、割込みが発生すると当該割込み動作の実
行後に情報の格納済領域の範囲を示すアドレスを参照し
てスタックの未格納領域に情報を格納するので、システ
ムの処理の迅速化を向上できる。
【００１０】
【実施例】以下、本発明の一実施例を図面に基づいて説
明する。
明する。
【００１１】図１は本発明のスタック管理システムに係
る一実施例の制御を示すブロック図である。
る一実施例の制御を示すブロック図である。
【００１２】同図において、スタック管理部１は、メモ
リ上にスタックとスタック管理情報領域５との確保およ
び当該スタック３およびスタック管理情報領域５を解放
するものである。
リ上にスタックとスタック管理情報領域５との確保およ
び当該スタック３およびスタック管理情報領域５を解放
するものである。
【００１３】スタック３は、すでに情報が格納されてい
る領域の情報格納済領域７および情報が格納されていな
い領域の情報未格納領域９を有する。
る領域の情報格納済領域７および情報が格納されていな
い領域の情報未格納領域９を有する。
【００１４】スタック管理情報領域５は、スタック３の
先頭アドレス１１，スタックの終了アドレス１３および
スタック３の情報格納済領域７に格納されている情報の
範囲を示す情報格納済アドレス１５を有する。上記情報
格納済アドレス１５は、スタック３の情報未格納領域９
に情報が格納されると後述する情報更新部１９により更
新される。
先頭アドレス１１，スタックの終了アドレス１３および
スタック３の情報格納済領域７に格納されている情報の
範囲を示す情報格納済アドレス１５を有する。上記情報
格納済アドレス１５は、スタック３の情報未格納領域９
に情報が格納されると後述する情報更新部１９により更
新される。
【００１５】情報格納部１７は、スタック３の情報未格
納領域９に格納する情報の単位、例えばレジスタ毎に当
該レジスタの情報を格納して、格納後、情報更新部１９
に信号を出力する。
納領域９に格納する情報の単位、例えばレジスタ毎に当
該レジスタの情報を格納して、格納後、情報更新部１９
に信号を出力する。
【００１６】情報更新部１９は、情報格納部１７により
情報が格納されて信号が入力されるとスタック管理情報
領域５の情報格納済アドレス１５をカウントアップ（更
新）する。
情報が格納されて信号が入力されるとスタック管理情報
領域５の情報格納済アドレス１５をカウントアップ（更
新）する。
【００１７】アドレス設定部２１は、スタック３の先頭
アドレス１１およびスタック３の終了アドレス１３をス
タック管理情報領域５に書き込む。
アドレス１１およびスタック３の終了アドレス１３をス
タック管理情報領域５に書き込む。
【００１８】割込検出部２３は、割込フラグレジスタ
（以下、ＩＦＲという。）２５を備えて、当該ＩＦＲ２
５が「１」にセットされていると割込みを検出し、ＩＦ
Ｒ２５が「０」にセットされていると割込の無と検出す
る。また、割込検出部２３は、割込みを検出すると情報
格納部１７の動作を停止させて、割込の動作が終了する
と情報格納部１７にレジスタの情報をスタック３に格納
する旨の指示をする。
（以下、ＩＦＲという。）２５を備えて、当該ＩＦＲ２
５が「１」にセットされていると割込みを検出し、ＩＦ
Ｒ２５が「０」にセットされていると割込の無と検出す
る。また、割込検出部２３は、割込みを検出すると情報
格納部１７の動作を停止させて、割込の動作が終了する
と情報格納部１７にレジスタの情報をスタック３に格納
する旨の指示をする。
【００１９】図２はスタック３に情報を書込む動作を示
す図である。
す図である。
【００２０】メモリ上にスタック管理部１によりスタッ
ク３およびスタック管理情報領域５が確保されるとアド
レス設定部２１は、スタック管理情報領域５にスタック
の先頭アドレスａt ，スタックの終了アドレスａb およ
び情報格納済アドレス１５を設定する。
ク３およびスタック管理情報領域５が確保されるとアド
レス設定部２１は、スタック管理情報領域５にスタック
の先頭アドレスａt ，スタックの終了アドレスａb およ
び情報格納済アドレス１５を設定する。
【００２１】上記スタック３にレジスタの５８番目（Ｒ
５８）が格納されるとスタック管理情報領域５の情報格
納済アドレス１５は、情報更新部１９によりａc1に更新
される。次に、スタック３にレジスタの５９番目（Ｒ５
９）の情報が格納されると情報格納済アドレス１５は、
情報更新部１９によりａc2に更新される。更に、スタッ
ク３にレジスタの６０番目（Ｒ６０）の情報が格納され
るとき、割込みが発生すると割込検出部２３は、ＩＦＲ
２５のフラグが「１」にセットされることにより割込み
を検出し、当該ＩＦＲ２５が「０」にセットされると割
込みの終了を検出する。検出後、割込検出部２３から情
報格納部１７に信号が出力されることにより、情報格納
部１７は、情報格納済アドレス１５を参照してＲ５９ま
で格納済であるため、レジスタの６０番目（Ｒ６０）の
情報がスタック３に格納される。格納後、情報格納済ア
ドレス１５は、情報更新部１９によりａc3に更新され
る。
５８）が格納されるとスタック管理情報領域５の情報格
納済アドレス１５は、情報更新部１９によりａc1に更新
される。次に、スタック３にレジスタの５９番目（Ｒ５
９）の情報が格納されると情報格納済アドレス１５は、
情報更新部１９によりａc2に更新される。更に、スタッ
ク３にレジスタの６０番目（Ｒ６０）の情報が格納され
るとき、割込みが発生すると割込検出部２３は、ＩＦＲ
２５のフラグが「１」にセットされることにより割込み
を検出し、当該ＩＦＲ２５が「０」にセットされると割
込みの終了を検出する。検出後、割込検出部２３から情
報格納部１７に信号が出力されることにより、情報格納
部１７は、情報格納済アドレス１５を参照してＲ５９ま
で格納済であるため、レジスタの６０番目（Ｒ６０）の
情報がスタック３に格納される。格納後、情報格納済ア
ドレス１５は、情報更新部１９によりａc3に更新され
る。
【００２２】次に本実施例の作用を図３のフローチャー
トを用いて説明する。
トを用いて説明する。
【００２３】まず、システムの起動後、スタック管理部
１は、メモリ上にスタック３およびスタック管理情報領
域５を確保する。スタック管理情報領域５が確保される
とアドレス設定部２１は、スタックの先頭アドレス１
１，スタックの終了アドレス１３を当該スタック管理情
報領域５に登録する（ステップ１００〜１１０）。
１は、メモリ上にスタック３およびスタック管理情報領
域５を確保する。スタック管理情報領域５が確保される
とアドレス設定部２１は、スタックの先頭アドレス１
１，スタックの終了アドレス１３を当該スタック管理情
報領域５に登録する（ステップ１００〜１１０）。
【００２４】上記スタック３にレジスタの情報を格納す
る情報格納部１７は、当該レジスタ単位ごとにレジスタ
の情報を格納する。ステップ１２０において、全てのレ
ジスタの情報の格納が終了すると処理を終了する。一
方、全てのレジスタの情報の格納が終了しなければ情報
格納部１７は、スタック３の情報未格納領域９にレジス
タの５９番目の情報を格納する（ステップ１３０）。格
納後、情報格納部１７から情報更新部１９に信号が出力
されると情報更新部１９は、スタック管理情報領域５の
情報格納済アドレス１５をａc1からａc2に更新してステ
ップ１２０に戻る（ステップ１４０）。
る情報格納部１７は、当該レジスタ単位ごとにレジスタ
の情報を格納する。ステップ１２０において、全てのレ
ジスタの情報の格納が終了すると処理を終了する。一
方、全てのレジスタの情報の格納が終了しなければ情報
格納部１７は、スタック３の情報未格納領域９にレジス
タの５９番目の情報を格納する（ステップ１３０）。格
納後、情報格納部１７から情報更新部１９に信号が出力
されると情報更新部１９は、スタック管理情報領域５の
情報格納済アドレス１５をａc1からａc2に更新してステ
ップ１２０に戻る（ステップ１４０）。
【００２５】上記ステップ１２０〜１４０において、割
込みが発生すると割込検出部２１は、ＩＦＲ２５のフラ
グの「１」から割込みを検出して、情報格納部１７に指
令する。割込みが終了すると割込検出部２３は、情報格
納部１７に信号を出力する。情報格納部１７は、スタッ
ク管理情報領域５の情報格納済アドレス１５を参照して
当該情報格納済アドレス１５がａc2であるので、レジス
タの６０番目（Ｒ６０）の情報をスタック３の情報未格
納領域９に格納する。
込みが発生すると割込検出部２１は、ＩＦＲ２５のフラ
グの「１」から割込みを検出して、情報格納部１７に指
令する。割込みが終了すると割込検出部２３は、情報格
納部１７に信号を出力する。情報格納部１７は、スタッ
ク管理情報領域５の情報格納済アドレス１５を参照して
当該情報格納済アドレス１５がａc2であるので、レジス
タの６０番目（Ｒ６０）の情報をスタック３の情報未格
納領域９に格納する。
【００２６】これにより、スタック３に情報を格納して
いるときに割込みが発生しても当該割込みを待たせずに
処理を実行できるので、従来の如く割込み動作を待たせ
ることなく処理を実行してシステムの処理速度を向上で
きる。
いるときに割込みが発生しても当該割込みを待たせずに
処理を実行できるので、従来の如く割込み動作を待たせ
ることなく処理を実行してシステムの処理速度を向上で
きる。
【００２７】
【発明の効果】以上説明したように、本発明では、スタ
ックの格納済を示す値を設けて当該スタックへの情報の
格納済の範囲を判別可能にすることにより、割込みが発
生しても当該割込みを迅速に処理してシステムの処理の
迅速化の向上を実現できる。
ックの格納済を示す値を設けて当該スタックへの情報の
格納済の範囲を判別可能にすることにより、割込みが発
生しても当該割込みを迅速に処理してシステムの処理の
迅速化の向上を実現できる。
【図１】本発明のスタック管理システムに係る一実施例
の制御を示すブロック図である。
の制御を示すブロック図である。
【図２】本発明の動作を示す図である。
【図３】本発明の動作を示すフローチャートである。
１ スタック管理部 ３ スタック ５ スタック管理情報領域 １５ 情報格納済アドレス １９ 情報更新部
Claims (1)
- 【請求項１】 情報が格納されている格納済領域および
情報が未格納の領域である未格納領域を備えたスタック
と、 このスタックの先頭を示すアドレスと当該スタックの終
了を示すアドレスおよびスタックに格納されている情報
の格納済領域の範囲を示すアドレスを有するスタック管
理情報手段と、 前記スタックの未格納領域に情報を格納する情報格納手
段と、 この情報格納手段により前記スタックの未格納領域に情
報が格納されると前記スタック管理情報手段の有する格
納済領域の範囲を示すアドレスを更新する情報更新手段
と、 を備えたことを特徴とするスタック管理システム。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3201788A JPH0546407A (ja) | 1991-08-12 | 1991-08-12 | スタツク管理システム |
| KR1019920014473A KR960014825B1 (ko) | 1991-08-12 | 1992-08-12 | 정보처리시스템 |
| US08/370,236 US5634077A (en) | 1991-08-12 | 1995-01-09 | Information processing system with control methods and apparatus for information storage and interrupt request handling scheme |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3201788A JPH0546407A (ja) | 1991-08-12 | 1991-08-12 | スタツク管理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0546407A true JPH0546407A (ja) | 1993-02-26 |
Family
ID=16446946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3201788A Pending JPH0546407A (ja) | 1991-08-12 | 1991-08-12 | スタツク管理システム |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5634077A (ja) |
| JP (1) | JPH0546407A (ja) |
| KR (1) | KR960014825B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000046572A (ko) * | 1998-12-31 | 2000-07-25 | 강병호 | 마이크로프로세서의 인터럽트 스택 제어방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0742662B1 (en) * | 1995-05-08 | 2002-09-18 | Koninklijke KPN N.V. | Protocol conversion arrangement and method |
| JP4706220B2 (ja) | 2004-09-29 | 2011-06-22 | ソニー株式会社 | 情報処理装置および方法、記録媒体、並びにプログラム |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61279940A (ja) * | 1985-06-05 | 1986-12-10 | Mitsubishi Electric Corp | 計算機の異常検出装置 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4087852A (en) * | 1974-01-02 | 1978-05-02 | Xerox Corporation | Microprocessor for an automatic word-processing system |
| US4495571A (en) * | 1979-01-31 | 1985-01-22 | Honeywell Information Systems Inc. | Data processing system having synchronous bus wait/retry cycle |
| US4296470A (en) * | 1979-06-21 | 1981-10-20 | International Business Machines Corp. | Link register storage and restore system for use in an instruction pre-fetch micro-processor interrupt system |
| US4685125A (en) * | 1982-06-28 | 1987-08-04 | American Telephone And Telegraph Company | Computer system with tasking |
| JPH0656594B2 (ja) * | 1985-05-07 | 1994-07-27 | 株式会社日立製作所 | ベクトルプロセツサ |
| US4745547A (en) * | 1985-06-17 | 1988-05-17 | International Business Machines Corp. | Vector processing |
| US4907150A (en) * | 1986-01-17 | 1990-03-06 | International Business Machines Corporation | Apparatus and method for suspending and resuming software applications on a computer |
| US5091846A (en) * | 1986-10-03 | 1992-02-25 | Intergraph Corporation | Cache providing caching/non-caching write-through and copyback modes for virtual addresses and including bus snooping to maintain coherency |
| US4989113A (en) * | 1987-03-13 | 1991-01-29 | Texas Instruments Incorporated | Data processing device having direct memory access with improved transfer control |
| US4980850A (en) * | 1987-05-14 | 1990-12-25 | Digital Equipment Corporation | Automatic sizing memory system with multiplexed configuration signals at memory modules |
| US5142635A (en) * | 1989-04-07 | 1992-08-25 | Intel Corporation | Method and circuitry for performing multiple stack operations in succession in a pipelined digital computer |
| US5287471A (en) * | 1989-07-24 | 1994-02-15 | Nec Corporation | Data transfer controller using direct memory access method |
| US5214695A (en) * | 1990-07-23 | 1993-05-25 | International Business Machines Corporation | Apparatus and method for loading a system reference diskette image from a system partition in a personal computer system |
| US5175853A (en) * | 1990-10-09 | 1992-12-29 | Intel Corporation | Transparent system interrupt |
-
1991
- 1991-08-12 JP JP3201788A patent/JPH0546407A/ja active Pending
-
1992
- 1992-08-12 KR KR1019920014473A patent/KR960014825B1/ko not_active IP Right Cessation
-
1995
- 1995-01-09 US US08/370,236 patent/US5634077A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61279940A (ja) * | 1985-06-05 | 1986-12-10 | Mitsubishi Electric Corp | 計算機の異常検出装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000046572A (ko) * | 1998-12-31 | 2000-07-25 | 강병호 | 마이크로프로세서의 인터럽트 스택 제어방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5634077A (en) | 1997-05-27 |
| KR960014825B1 (ko) | 1996-10-21 |
| KR930004861A (ko) | 1993-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0836877A (ja) | キュー装置 | |
| US7941652B2 (en) | Apparatus and computer program product for implementing atomic data tracing | |
| JP3245500B2 (ja) | マルチプログラミングにおける事象管理方式 | |
| JPH0546407A (ja) | スタツク管理システム | |
| US7617332B2 (en) | Method and apparatus for implementing packet command instructions for network processing | |
| US5343557A (en) | Workstation controller with full screen write mode and partial screen write mode | |
| JPH06195230A (ja) | データ処理システムにおいてレジスタをアンスタッキングする方法および装置 | |
| JPS5826043B2 (ja) | プロセツサのリセツト方式 | |
| JPS6240736B2 (ja) | ||
| JPH11167494A (ja) | 演算処理装置、及び演算処理装置のレジスタ管理方法 | |
| JPH0219494B2 (ja) | ||
| JPS62194558A (ja) | ジヤ−ナルレコ−ドの書込み制御方式 | |
| JPH0486923A (ja) | タスク管理制御方式 | |
| JPS6120139A (ja) | 割込み制御方式 | |
| JPS5919375B2 (ja) | デ−タバッフア制御方式 | |
| JPH04116725A (ja) | 例外処理方式 | |
| JPH0262633A (ja) | プログラム間通知方式 | |
| JP2003122632A (ja) | キャッシュデータ登録システム及び登録方法 | |
| JPH01253036A (ja) | メッセージ・パッシング管理方式 | |
| JPH0152775B2 (ja) | ||
| JPH05120038A (ja) | 割り込み制御方式 | |
| JPH05143331A (ja) | 仮想記憶制御における命令中断情報制御方式 | |
| JPS589456B2 (ja) | デ−タ処理システム | |
| JPH09330234A (ja) | 割り込み処理方法およびマイクロプロセッサ | |
| JPH06274440A (ja) | Ｓｃｓｉバス制御におけるｓａｖｅ ｄａｔａ ｐｏｉｎｔ処理方法 |