JPH0542470Y2 - - Google Patents
Info
- Publication number
- JPH0542470Y2 JPH0542470Y2 JP1984173585U JP17358584U JPH0542470Y2 JP H0542470 Y2 JPH0542470 Y2 JP H0542470Y2 JP 1984173585 U JP1984173585 U JP 1984173585U JP 17358584 U JP17358584 U JP 17358584U JP H0542470 Y2 JPH0542470 Y2 JP H0542470Y2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- circuit
- pulse
- terminal
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000007704 transition Effects 0.000 claims description 6
- 238000000034 method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
- Electronic Switches (AREA)
Description
【考案の詳細な説明】
（産業上の利用分野）
この考案は、放電型表示パネルの駆動回路に関
するもので、幅の狭い振幅の大きな駆動パルスを
簡単な回路構成で得ようとするものである。[Detailed description of the invention] (Industrial application field) This invention relates to a drive circuit for a discharge type display panel, and aims to obtain a narrow width, large amplitude drive pulse with a simple circuit configuration. .
（従来の技術）
気体放電型表示パネルは、高輝度の平面デイス
プレイを得るため例えばパルスメモリー駆動方法
を用いている。この駆動方法は先に本願人が出願
した特開昭57−86886号明細書に記述したように、
その第１図、第２図を参照して説明すれば、対を
なす補助放電セルACijおよび表示放電セルDCij
に、共通の１個の電極Ｋを含む８個の電極Ａ，
Ｋ，A′の電極を備えた画素単位の放電セルを、
マトリクス配置した気体放電型表示パネルにおい
て、各表示放電セルの電極間（Ａ，Ｋ間）に一定
の周期Ｔおよびパルス幅τを有する放電維持パル
スの列を常時印加し、消去パルス（電位VAE，
VKE間パルス）が印加されるまで一旦開始（電位
VAF，VKF間パルス開始）したパルス放電の列を
持続し得るようにした駆動方法である。これによ
り表示装置の輝度を上昇せしめテレビジヨン映像
信号による中間調を表示することができる。(Prior Art) A gas discharge display panel uses, for example, a pulse memory driving method to obtain a high-brightness flat display. This driving method is as described in Japanese Patent Application Laid-Open No. 57-86886 previously filed by the applicant.
To explain with reference to FIGS. 1 and 2, a pair of auxiliary discharge cell AC ij and display discharge cell DC ij
, eight electrodes A including one common electrode K,
A pixel unit discharge cell with electrodes K and A' is
In a gas discharge type display panel arranged in a matrix, a train of sustaining pulses having a constant period T and pulse width τ is constantly applied between the electrodes (between A and K) of each display discharge cell, and an erasing pulse (potential V AE ，
Once started ( potential
This is a driving method that can sustain a train of pulse discharges (pulse start between V AF and V KF ). As a result, the brightness of the display device can be increased and halftones based on the television video signal can be displayed.
本考案は上述のパルスメモリー駆動方法の特に
陰極（先願明細書第１図のＫ）の駆動波形の制御
に関わる駆動回路である。 The present invention is a drive circuit particularly related to the control of the drive waveform of the cathode (K in FIG. 1 of the specification of the prior application) in the above-mentioned pulse memory drive method.
パルスメモリー駆動方法で使用される陰極の駆
動波形の一例を別に第３図ａに示すが、応答速度
を速くしテレビジヨン映像などの幅広い中間調を
持つた動画像を表示するためには、幅の狭い立上
り、立下りの速い大振幅の走査パルスを発生しな
ければならない。例えば100V以上の振幅のパル
スを0.5〜3μs以内にパネル電極に印加する必要が
ある。 An example of the cathode drive waveform used in the pulse memory drive method is shown separately in Figure 3a. It is necessary to generate a large-amplitude scanning pulse with a narrow rise and fast fall. For example, it is necessary to apply a pulse with an amplitude of 100 V or more to the panel electrode within 0.5 to 3 μs.
第３図ｂは、従来使用されてきた第３図ａの波
形を発生するための駆動回路の一例である。通常
の駆動では第３図ａの電位VB（第三の電位）は接
地電位とするため、以下の説明でも電位VBは零
電位とする。 FIG. 3b is an example of a conventionally used drive circuit for generating the waveform shown in FIG. 3a. In normal driving, the potential V B (third potential) in FIG. 3a is set to the ground potential, so the potential V B is also set to zero potential in the following explanation.
陰極電位はこの零電位の他に電位VK，VA２つ
の状態電位（それぞれ第一および第二の電位）を
とらなければならないから、スイツチングトラン
ジスタTra，Trkを用いて発生させる高圧パルス
は、ダイオードDA，DKを介して混合せざるを得
ない。また零電位をも必要とするため、抵抗Ｒを
介して接地電位とされる。一方、放電パルスの電
極間容量のため、出力端子（陰極に接続）と接地
間には浮遊容量Cpが負荷として連結する。この容
量Cpはパネルの構造、大きさなどにより異なるが
通常100pF以上になり、抵抗Ｒとの時定数により
走査パルスの立上り（後縁）を遅くする。立上り
を速めるため抵抗Ｒを小さくすると、電位VAが
100V前後の値をとるため、抵抗Ｒにおける定常
的な電力損失が膨大になつてしまう。 In addition to this zero potential, the cathode potential must have two state potentials V K and V A (first and second potentials, respectively), so the high voltage generated using switching transistors T ra and T rk is The pulses have to be mixed via diodes DA and DK . Furthermore, since a zero potential is also required, it is set to the ground potential via a resistor R. On the other hand, due to the interelectrode capacitance of the discharge pulse, a stray capacitance C p is connected as a load between the output terminal (connected to the cathode) and ground. This capacitance C p varies depending on the structure and size of the panel, but is usually 100 pF or more, and it delays the rise (trailing edge) of the scanning pulse due to the time constant with the resistor R. When the resistance R is made smaller to speed up the rise, the potential V A becomes
Since the value is around 100V, the steady power loss in the resistor R becomes enormous.
これを避けるため抵抗Ｒの代りにスイツチング
トランジスタTrDを用いた第４図の回路も考えら
れた。トランジスタTrA，TrKがオフになつた瞬
間トランジスタTrDをオンとし容量Cpに蓄積され
た電荷を放電し、出力波形の立上りを速くするも
のである。しかし、この回路では、トランジスタ
TrDのスイツチングと、トランジスタTrA，TrKの
スイツチオフのタイミングが非常に微妙で、取扱
う電圧が高いため、短時間でもトランジスタTrD
と他のトランジスタが同時にオンとなると、大電
流が流れて使用トランジスタが破壊されてしま
い、これを阻止するための制御回路が複雑とな
る。 In order to avoid this, a circuit as shown in FIG. 4 was also considered in which a switching transistor T rD was used instead of the resistor R. The moment the transistors T rA and T rK turn off, the transistor T rD is turned on to discharge the charge accumulated in the capacitor Cp , thereby speeding up the rise of the output waveform. However, in this circuit, the transistor
The switching timing of T rD and the switching off timing of transistors T rA and T rK are very delicate, and because the voltage to be handled is high, the transistor T rD
If the transistor and other transistors turn on at the same time, a large current will flow and destroy the transistor used, and the control circuit to prevent this will become complicated.
（考案が解決しようとする問題点）
以上述べてきたように、従来、パルスメモリー
駆動方法において、３電位を持つ波形を形成する
ため、抵抗Ｒまたはスイツチングトランジスタ
TrDでパネル電極への出力端子を接地電位に接続
していたが、高圧パルスを取扱い、しかもその
応・答速度とくにパルスの立上り特性を速くする
ためには、無効な電力損失が増大したり、構成回
路が複雑になるという欠点があつた。特に後者の
場合、放電型パネルのように多数の電極駆動回路
を必要とする装置では致命的な欠陥となつた。(Problems to be solved by the invention) As described above, in the conventional pulse memory driving method, in order to form a waveform with three potentials, a resistor R or a switching transistor is used.
In the T rD , the output terminal to the panel electrode was connected to the ground potential, but in order to handle high voltage pulses and to increase the response speed, especially the rise characteristics of the pulse, ineffective power loss increases. However, the disadvantage was that the configuration circuit was complicated. Particularly in the latter case, this was a fatal defect in devices that required a large number of electrode drive circuits, such as discharge type panels.
（問題点を解決するための手段）
本考案の目的は、上述の欠点を解決し、しかも
従来とほぼ同じ比較的簡単な回路構成で、パルス
メモリー駆動方法における３電位高圧パルス波形
を達成せんとする駆動パルス発生回路を提供せん
とするものである。(Means for Solving the Problems) The purpose of the present invention is to solve the above-mentioned drawbacks and to achieve a three-potential high-voltage pulse waveform in a pulse memory driving method with a relatively simple circuit configuration that is almost the same as the conventional one. It is an object of the present invention to provide a drive pulse generation circuit that performs the following steps.
すなわち本考案放電電極駆動パルス発生回路
は、第三または第一の電位が最も高く、かつ第
一、第二および前記第三の順の電位を有する電位
端子を設け、第一の電位端子に接続した第一のト
ランジスタと、第二の電位端子に接続した第二の
トランジスタのそれぞれ他方の端子を抵抗回路の
一端に接続し、
該抵抗回路の他端には第三の電位端子を接続し
てなる三値電圧発生回路において、第三の電位と
第二の電位との差の絶対値に相当する電圧を越え
かつ該電圧の近傍にある遷移電圧を有する非線形
素子と前記抵抗回路の抵抗値より小さい抵抗値を
有する抵抗素子とを直列接続した回路を、第三の
電位が最も高いときは前記非線形素子の陰極が、
第一の電位が最も高いときは前記非線形素子の陽
極がそれぞれ前記第三の電位端子の側となるよう
に前記抵抗回路と並列接続した回路構成としたこ
とを特徴とするものである。 That is, the discharge electrode driving pulse generation circuit of the present invention is provided with potential terminals having the highest potential of the third or first potential, and the potentials of the first, second, and third in order, and are connected to the first potential terminal. The other terminal of the first transistor connected to the second transistor connected to the second potential terminal is connected to one end of the resistor circuit, and the third potential terminal is connected to the other end of the resistor circuit. In a three-value voltage generation circuit, the nonlinear element has a transition voltage that exceeds a voltage corresponding to the absolute value of the difference between the third potential and the second potential and is in the vicinity of the voltage, and the resistance value of the resistor circuit. When the third potential is the highest, the cathode of the nonlinear element is connected in series with a resistive element having a small resistance value.
The present invention is characterized in that when the first potential is the highest, the anodes of the nonlinear elements are connected in parallel with the resistor circuit so that they are on the third potential terminal side.
（作用）
本考案における基本回路の構成図およびそのな
かに示す素子ZOの特性をそれぞれ第１図ａ，第１
図ｂに示す。この考案は、第３図ａの走査パルス
幅が狭くまたパルスのデユーテイ比も非常に小さ
いことに着目してなした考案である。すなわち第
１図ｂに示すようにVK＜VZ＜VAの範囲で、しか
も電位VAの近傍の遷移電位VZにおいて抵抗値が
大幅に変化する素子ZOを回路の出力端子と接地間
に接続する。遷移電位VZを電位VAの近傍に設定
することにより、走査パルスに対して素子ZOは低
抵抗ｒとなり、容量COの影響を最少におさえる
ことができる。一方、その他大部分の期間に対し
て高抵抗Ｒとなり、ZOでの電力損失は無視できる
程度となる。以下実施例に従つて本考案をさらに
詳細に説明する。(Function) The configuration diagram of the basic circuit of the present invention and the characteristics of the element Z O shown therein are shown in Figures 1a and 1, respectively.
Shown in Figure b. This idea was created by paying attention to the fact that the scanning pulse width shown in FIG. 3a is narrow and the pulse duty ratio is also very small. In other words, as shown in Figure 1b, an element Z O whose resistance value changes significantly in the range of V K < V Z < V A and at a transition potential V Z near the potential V A is connected to the output terminal of the circuit and grounded. Connect between. By setting the transition potential V Z near the potential V A , the element Z O has a low resistance r with respect to the scanning pulse, and the influence of the capacitance C O can be minimized. On the other hand, the resistance R is high for most of the other periods, and the power loss at Z O is negligible. The present invention will be described in more detail below with reference to Examples.
（実施例）
第２図ａ，ｂに本考案の代表的な実施例を示
す。パルスの発生と混合はトランジスタTrA，
TrKおよびダイオードDA，DKにより構成される。
また素子ZOは低抵抗ｒとゼナーダイオードZDお
よび高抵抗Ｒの直並列回路から構成する。ゼナー
ダイオードZDのゼナー電圧を−VZ（＞０）とす
ると、VZ以上の出力電圧に対してはゼナーダイ
オードZDがオフとなるから、この直並列回路の
抵抗値はＲとなる。また、VZ以下の電圧に対し
てはゼナーダイオードZDはオンするから、抵抗
値はＲ・ｒ／（Ｒ＋ｒ）≒ｒとなり第２図ｂの特
性が得られる。第２図ｂに示すように走査パルス
の後縁は、容量COと抵抗ｒによる時定数で決ま
る特性で変化するが、抵抗ｒを小さくすることが
できるのでパルスの後縁の立上りを速くすること
が可能となる。(Embodiment) Figures 2a and 2b show typical embodiments of the present invention. Pulse generation and mixing is done by transistor T rA ,
It consists of T rK and diodes D A and D K.
The element Z O is composed of a series-parallel circuit of a low resistance r, a zener diode ZD, and a high resistance R. If the zener voltage of the zener diode ZD is -V Z (>0), the zener diode ZD will be turned off for an output voltage equal to or higher than V Z , so the resistance value of this series-parallel circuit will be R. Furthermore, since the zener diode ZD is turned on for a voltage lower than VZ , the resistance value becomes R.r/(R+r)≈r, and the characteristics shown in FIG. 2b are obtained. As shown in Figure 2b, the trailing edge of the scanning pulse changes according to the characteristics determined by the time constant due to the capacitance C O and the resistance r, but since the resistance r can be made smaller, the trailing edge of the pulse rises faster. becomes possible.
本考案においては、第１図ｂのように遷移電位
VZを電位VAの近くに設定することが走査パルス
の速い立上りの点で非常に重要であり、走査パル
ス時以外の大部分の時間は、放電型パネルの陰極
電位は遷移電位VZより大きくなるからゼナーダ
イオードZDはオフし、高抵抗Ｒだけで電力が消
費されるのでこの消費電力は問題にならない。な
お第２図ｂの破線は従来形第３図ｂの走査パルス
の立上り特性を示したものである。 In this invention, the transition potential is as shown in Figure 1b.
Setting V Z close to the potential V A is very important in terms of the rapid rise of the scan pulse, and for most of the time other than during the scan pulse, the cathode potential of the discharge type panel is lower than the transition potential V Z. Since it becomes large, the Zener diode ZD is turned off and power is consumed only by the high resistance R, so this power consumption is not a problem. Note that the broken line in FIG. 2b shows the rising characteristic of the scanning pulse of the conventional type in FIG. 3b.
非線形素子としてゼナーダイオード以外にも通
常のダイオード、バリスターなども使用可能であ
る。また第２図ａでは高抵抗Ｒを並列に接続しい
いるが、これを除き、ゼナーダイオードZDオフ
時の抵抗値をそのまま使用することも可能であ
る。さらに電源の投入、切断時を含め常にVA＞
VKという条件が満足されれば、ダイオードDKを
取除いても同じ動作が得られる。またトランジス
タTrA，TrKとしては、バイポーラ形以外のスイ
ツチング素子MOS形トランジスタなどが使用で
きることは勿論である。 In addition to Zener diodes, ordinary diodes, varistors, etc. can also be used as nonlinear elements. Further, in FIG. 2a, a high resistance R is connected in parallel, but other than this, it is also possible to use the resistance value when the Zener diode ZD is off as it is. Furthermore, V A >
If the condition VK is satisfied, the same operation can be obtained even if the diode DK is removed. It goes without saying that switching element MOS type transistors other than bipolar type can be used as the transistors T rA and T rK .
本駆動回路においては、消去パルスの立上り
（前縁）も走査パルス程ではないがある程度速く
なければならない。第２図ａの実施例において、
時定数RCOを最適に設定することで安定な放電消
去作用を得ることが確認されている。極端に立上
りの速い消去パルスを得るためには、第５図のよ
うに本考案を用いた回路を使用すればよい。スイ
ツチングトランジスタTrE以外は第２図ａと同じ
動作をする。トランジスタTrEは通常オフとなつ
ているが、消去パルス発生時にトランジスタTrA
をオフすると同時にトランジスタTrEをオンさせ
る。これにより消去パルスの立上りは速くなる。
このような回路構成にすることで走査パルス、消
去パルスとも立上りを速くすることができる。 In this drive circuit, the rise (leading edge) of the erase pulse must also be fast to some extent, although not as fast as the scan pulse. In the embodiment of FIG. 2a,
It has been confirmed that a stable discharge cancellation effect can be obtained by optimally setting the time constant RCO . In order to obtain an erase pulse with an extremely fast rise, a circuit using the present invention as shown in FIG. 5 may be used. The operation is the same as in FIG. 2a except for the switching transistor T rE . Transistor T rE is normally off, but when the erase pulse occurs, transistor T rA
turns off the transistor T rE at the same time. This speeds up the rise of the erase pulse.
With such a circuit configuration, both the scanning pulse and the erasing pulse can rise quickly.
第１図ｂの特性はVZを境に抵抗値が急激に変
化しているが、すべてがこのようなものでなく、
ある程度の勾配で変化しても同じ効果が得られる
ことは当然である。 In the characteristic shown in Figure 1b, the resistance value changes rapidly after reaching VZ , but not all cases are like this.
It goes without saying that the same effect can be obtained even if the gradient is changed to a certain degree.
なおまた以上の説明では負極性のパルスについ
て述べたが、この限りでなく正極性のパルスにつ
いても本考案が適用できることは勿論である。 Furthermore, although the above description has been made regarding pulses of negative polarity, the present invention is of course applicable to pulses of positive polarity as well.
以上のべてきたように、本考案は、電位VK，
VA，VBの３つの電位レベルを有する大振幅パル
ス波形発生回路において、電圧駆動回路に非直線
素子を用いて電位VA近傍より低い電圧に対して
低抵抗負荷となるようにすることで、容量性負荷
に基づくパルス特性の劣化を改善し、十分に幅の
狭い、立上りの速いパルスを発生することができ
る駆動回路を提供することができる。 As mentioned above, in the present invention, the potentials V K ,
In a large-amplitude pulse waveform generation circuit that has three potential levels, V A and V B , a nonlinear element is used in the voltage drive circuit to create a low resistance load for voltages lower than the vicinity of the potential V A. Accordingly, it is possible to provide a drive circuit that can improve the deterioration of pulse characteristics due to capacitive load and generate a pulse with a sufficiently narrow width and a fast rise.
（考案の効果）
本考案を実施することによりパルス幅が狭く、
立上りの速い大振幅パルスを容易に発生すること
ができる。しかも２端子素子で重要部分を構成し
ているので特別な制御回路は不要で、回路が簡単
に構成される。このため多数の同じ駆動回路を必
要とする気体放電型表示パネルのような装置の駆
動回路として最適である。また本考案駆動回路を
実施することにより走査パルス幅も狭くすること
ができるから、テレビジヨン映像のような幅広い
中間調を有する映像を大画面のパネルに表示する
ことも可能となる。(Effect of the invention) By implementing the invention, the pulse width is narrower.
A large amplitude pulse with a fast rise can be easily generated. Moreover, since the important parts are composed of two-terminal elements, no special control circuit is required, and the circuit can be easily constructed. Therefore, it is ideal as a drive circuit for a device such as a gas discharge type display panel that requires a large number of identical drive circuits. Further, by implementing the drive circuit of the present invention, the scanning pulse width can be narrowed, so it is also possible to display images having a wide range of intermediate tones, such as television images, on a large screen panel.
また第５図の実施例では全てのパルスの立上り
を急唆にすることができるから、パルスメモリー
駆動法以外の一般の３電位レベルパルスの駆動回
路にも使用可能である。さらにまた本考案は、放
電型パネルの駆動回路だけでなくより低電圧パル
スの駆動回路にも使用可能である。 Furthermore, since the embodiment shown in FIG. 5 can make the rise of all pulses abrupt, it can also be used in a general 3-potential level pulse drive circuit other than the pulse memory drive method. Furthermore, the present invention can be used not only in drive circuits for discharge type panels but also in drive circuits for lower voltage pulses.
第１図ａ，ｂは本考案駆動パルス発生回路の基
本構成図と素子ZOの特性を示す図、第２図ａ，ｂ
は本考案実施例の駆動パルス発生回路とその出力
端子電圧波形の部分拡大図を示す図、第３図ａ，
ｂはそれぞれ気体放電型表示パネルのパルスメモ
リー駆動方法における電位パルスとその駆動パル
ス発生回路の従来例を示す図、第４図は駆動パル
ス発生回路の他の従来例を示す図、第５図は本考
案駆動パルス発生回路の他の実施例を示す図であ
る。
Figure 1 a, b is a diagram showing the basic configuration of the drive pulse generation circuit of the present invention and the characteristics of element Z O , Figure 2 a, b
3A and 3B are partially enlarged views of the drive pulse generation circuit and its output terminal voltage waveform according to the embodiment of the present invention, respectively.
b is a diagram showing a conventional example of a potential pulse and its driving pulse generating circuit in a pulse memory driving method for a gas discharge display panel, FIG. 4 is a diagram showing another conventional example of a driving pulse generating circuit, and FIG. 5 is a diagram showing a conventional example of a driving pulse generating circuit. FIG. 6 is a diagram showing another embodiment of the drive pulse generation circuit of the present invention.
Claims (1)
一、第二および前記第三の順の電位を有する電
位端子を設け、第一の電位端子に接続した第一
のトランジスタと、第二の電位端子に接続した
第二のトランジスタのそれぞれ他方の端子を抵
抗回路の一端に接続し、該抵抗回路の他端には
第三の電位端子を接続してなる三値電圧発生回
路において、第三の電位と第二の電位との差の
絶対値に相当する電圧を越えかつ該電圧の近傍
にある遷移電圧を有する非線形素子と前記抵抗
回路の抵抗値より小さい抵抗値を有する抵抗素
子とを直列接続した回路を、第三の電位が最も
高いときは前記非線形素子の陰極が、第一の電
位が最も高いときは前記非線形素子の陽極がそ
れぞれ前記第三の電位端子の側となるように前
記抵抗回路と並列接続した回路構成としたこと
を特徴とする放電電極駆動パルス発生回路。 ２ 前記非線形素子をゼナーダイオードとしたこ
とを特徴とする実用新案登録請求の範囲第１項
に記載の放電電極駆動パルス発生回路。 ３ 前記抵抗回路の一端には一方の端子を、前記
第三の電位端子にはその他方の端子を接続した
トランジスタを有することを特徴とする実用新
案登録請求の範囲第１項または第２項に記載の
放電電極駆動パルス発生回路。[Claims for Utility Model Registration] 1. A third or first potential terminal having the highest potential and potentials in the order of the first, second and third potential terminals is provided, and a third potential terminal connected to the first potential terminal is provided. The other terminal of the first transistor and the second transistor connected to the second potential terminal are connected to one end of a resistor circuit, and the other end of the resistor circuit is connected to a third potential terminal. In the value voltage generation circuit, a nonlinear element having a transition voltage that exceeds a voltage corresponding to the absolute value of the difference between the third potential and the second potential and is in the vicinity of the voltage, and a resistor that is smaller than the resistance value of the resistance circuit. When the third potential is the highest, the cathode of the nonlinear element is connected in series with a resistor element having a value, and when the first potential is the highest, the anode of the nonlinear element is connected to the third potential. A discharge electrode drive pulse generation circuit characterized in that the circuit is connected in parallel with the resistor circuit so as to be on the terminal side. 2. The discharge electrode drive pulse generation circuit according to claim 1, wherein the nonlinear element is a Zener diode. 3. Claims 1 or 2 include a transistor having one terminal connected to one end of the resistance circuit and the other terminal connected to the third potential terminal. The discharge electrode drive pulse generation circuit described above.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1984173585U JPH0542470Y2 (en) | 1984-11-15 | 1984-11-15 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1984173585U JPH0542470Y2 (en) | 1984-11-15 | 1984-11-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6188194U JPS6188194U (en) | 1986-06-09 |
| JPH0542470Y2 true JPH0542470Y2 (en) | 1993-10-26 |
Family
ID=30731235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1984173585U Expired - Lifetime JPH0542470Y2 (en) | 1984-11-15 | 1984-11-15 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0542470Y2 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50137032A (en) * | 1974-04-17 | 1975-10-30 | ||
| JPS5786886A (en) * | 1980-11-20 | 1982-05-31 | Japan Broadcasting Corp | Driving of gas discharge display panel |
-
1984
- 1984-11-15 JP JP1984173585U patent/JPH0542470Y2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50137032A (en) * | 1974-04-17 | 1975-10-30 | ||
| JPS5786886A (en) * | 1980-11-20 | 1982-05-31 | Japan Broadcasting Corp | Driving of gas discharge display panel |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6188194U (en) | 1986-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4062626A (en) | Liquid crystal display device | |
| US6853358B2 (en) | Method and device for driving a plasma display panel | |
| EP0345399A2 (en) | Method and apparatus for driving capacitive display device | |
| JP3226815B2 (en) | Driving circuit and driving method for capacitive load | |
| JP2008070680A (en) | Display driver | |
| JP3568098B2 (en) | Display panel drive | |
| JPH11133914A (en) | Drive circuit for gas discharge type display device | |
| JPH09244575A (en) | Plasma display panel driving device | |
| JP2620585B2 (en) | Display device driving method and device | |
| US20020126068A1 (en) | Method and apparatus for driving capillary discharge plasma display panel | |
| JPH11259035A (en) | Driving circuit of planar display device | |
| JPH0542470Y2 (en) | ||
| US6480189B1 (en) | Display panel driving apparatus | |
| JP2619027B2 (en) | Display device driving method and device | |
| US5262766A (en) | Display unit having brightness control function | |
| JP2006072391A (en) | Source line drive circuit | |
| JP3236236B2 (en) | EL display device and display device driving circuit | |
| JP2572578B2 (en) | Image display device and driving method thereof | |
| JP2619083B2 (en) | Driving method of display device | |
| US4053812A (en) | System for driving a display device | |
| JPH0797264B2 (en) | Discharge display panel drive circuit | |
| JP2939044B2 (en) | Liquid crystal display panel drive circuit | |
| JP3280276B2 (en) | Driving method of liquid crystal display device | |
| JPS60216388A (en) | El driver | |
| KR100498283B1 (en) | Structure for matrix of mim fed |