JPH0541586A - Back panel - Google Patents
Back panelInfo
- Publication number
- JPH0541586A JPH0541586A JP3195141A JP19514191A JPH0541586A JP H0541586 A JPH0541586 A JP H0541586A JP 3195141 A JP3195141 A JP 3195141A JP 19514191 A JP19514191 A JP 19514191A JP H0541586 A JPH0541586 A JP H0541586A
- Authority
- JP
- Japan
- Prior art keywords
- pin
- pins
- substrate
- connector
- passage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Coupling Device And Connection With Printed Circuit (AREA)
- Mounting Of Printed Circuit Boards And The Like (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、基板を貫通することで
配列された複数のピンを有し、該ピンが所定のコネクタ
に挿脱されるように形成されたバックパネルに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a back panel having a plurality of pins arranged by penetrating a substrate, the pins being inserted into and removed from a predetermined connector.
【０００２】複数のプリント基板より成るプリント板ユ
ニットを構成する場合、一般的に、それぞれのプリント
基板にコネクタを固着し、該コネクタをバックパネルに
配列されたピンに挿入することでバックパネルの所定面
にそれぞれのプリント基板が直交するように実装され、
所定のプリント基板に障害などが発生した時は、挿脱に
よって新たなプリント基板に交換が容易に行われるよう
に形成されている。When a printed circuit board unit including a plurality of printed circuit boards is constructed, generally, a connector is fixed to each printed circuit board, and the connector is inserted into a pin arranged on the back panel so that a predetermined number of printed wiring boards are formed on the back panel. Mounted so that each printed circuit board is orthogonal to the surface,
It is formed so that when a failure occurs in a predetermined printed circuit board, a new printed circuit board can be easily replaced by insertion and removal.
【０００３】また、このようなバックパネルに配列され
るピンは、基板を貫通することで設けられ、それぞれの
ピンには後端部に接続された配線材、または、基板に形
成されたパターン配線が接続される。Further, the pins arranged on such a back panel are provided by penetrating the substrate, and each pin has a wiring material connected to the rear end portion thereof or a pattern wiring formed on the substrate. Are connected.
【０００４】したがって、配線材、またはパターン配線
がピンに接続されることで、それぞれのプリント基板に
対する信号の伝播が行われるように形成されている。Therefore, by connecting the wiring material or the pattern wiring to the pins, the signal is propagated to each printed circuit board.
【０００５】[0005]
【従来の技術】従来は図３の従来の説明図に示すように
形成されていた。図３の(a) は斜視図,(b)はピンとコネ
クタとの接続説明図である。2. Description of the Related Art Conventionally, the structure was formed as shown in the conventional explanatory view of FIG. 3A is a perspective view, and FIG. 3B is a connection explanatory diagram of pins and connectors.
【０００６】図３の(a) に示すように、基板1 に複数の
ピン11を配列することでバックパネル10が形成され、電
子部品15およびコネクタ13を実装したプリント基板12が
基板1 の前面1Aに実装されるように形成されている。As shown in FIG. 3A, a back panel 10 is formed by arranging a plurality of pins 11 on a substrate 1, and a printed circuit board 12 on which electronic components 15 and connectors 13 are mounted is a front surface of the substrate 1. It is formed to be mounted on 1A.
【０００７】また、ピン11は(b) に示すように、基板1
を貫通することで設けられ、ピン11にコネクタ13が接続
されることでプリント基板12の実装が行われる。そこ
で、プリント基板12に対する信号の入出力は、ピン11の
後端部11B に配線材14を接続するか、または、基板1 に
形成されたパターン配線8 を接続し、ピン11の先端部11
A がコネクタ13のコンタクト13A に挿入されることで行
われる。Further, the pin 11 is, as shown in FIG.
It is provided by penetrating through and the printed circuit board 12 is mounted by connecting the connector 13 to the pin 11. Therefore, for inputting / outputting signals to / from the printed circuit board 12, the wiring material 14 is connected to the rear end portion 11B of the pin 11, or the pattern wiring 8 formed on the substrate 1 is connected, and the tip portion 11 of the pin 11 is connected.
This is done by inserting A into the contact 13A of the connector 13.
【０００８】したがって、必要に応じて、基板1 の前面
1Aに実装されたプリント基板12が矢印に示すように挿脱
されるように形成されていた。Therefore, if necessary, the front surface of the substrate 1
The printed circuit board 12 mounted on 1A was formed so as to be inserted and removed as indicated by an arrow.
【０００９】[0009]
【発明が解決しようとする課題】このような基板1 に配
列されたピン11をコネクタ13のコンタクト13A に挿入す
ることで、プリント基板12に対する信号の伝播を行う構
成では、一つのピン11では一種類の信号の伝播しか行う
ことができない。In the configuration in which signals are propagated to the printed circuit board 12 by inserting the pins 11 arranged on the substrate 1 into the contacts 13A of the connector 13, one pin 11 is not necessary. It can only propagate signals of any kind.
【００１０】一方、近年, 電子部品15の小形化により、
高実装密度化が図られるようになり、プリント基板12に
対する伝播すべき信号が増加する傾向にある。したがっ
て、バックパネル10には多くのピン11の配列が必要とな
り、また、接続すべきコンタクト13A の数も増加し、電
子部品15の小形化が図られても、多くのピン11の配列を
必要とすることでバックパネル10自身を小形化すること
ができない問題を有していた。On the other hand, in recent years, due to miniaturization of the electronic component 15,
As the packaging density is increased, the number of signals to be propagated to the printed board 12 tends to increase. Therefore, the back panel 10 requires a large number of pin 11 arrangements, and the number of contacts 13A to be connected also increases. Even if the electronic component 15 is downsized, a large number of pin 11 arrangements are required. Therefore, there is a problem that the back panel 10 itself cannot be miniaturized.
【００１１】そこで、本発明では、高密度実装化により
小形化を図ることを目的とする。In view of the above, an object of the present invention is to reduce the size by implementing high-density mounting.
【００１２】[0012]
【課題を解決するための手段】図１は本発明の原理説明
図であり、図１に示すように、パターン配線8 を有する
基板1 と、該基板1 を貫通することで配設された複数の
ピン2 とを備え、該ピン2 が所定のコネクタ7 に挿脱さ
れ、該ピン2 を介して該コネクタ7 に電気信号の伝播が
行われるバックパネルであって、前記ピン2 が前記コネ
クタ7 に挿入されることで一つの該ピン2 によって２つ
の異なった信号の伝播が行われるよう該ピン2 のそれぞ
れに第１と第２の導電路3,4 が形成されるように、ま
た、前記ピン2 に於ける前記第１と第２の導電路3,4 は
金属材6 の外周に絶縁層5 を積層し、更に、該絶縁層5
の上層に導体層を積層することで形成され、該第１の導
電路3 が該ピン2 の先端部2Aと、後端部2Bとの間に配設
され、該第２の導電路4 が該ピン2 の先端部2Aと、前記
パターン配線8 との間に配設されるように構成する。FIG. 1 is a diagram for explaining the principle of the present invention. As shown in FIG. 1, a substrate 1 having a pattern wiring 8 and a plurality of substrates arranged by penetrating the substrate 1 are provided. And a pin 2 of the connector 7, the pin 2 is inserted into and removed from a predetermined connector 7, and an electric signal is propagated to the connector 7 via the pin 2, the pin 2 being the connector 7 So as to allow two different signals to be propagated by one of the pins 2 so that the first and second conductive paths 3 and 4 are formed in each of the pins 2. The first and second conductive paths 3 and 4 in the pin 2 are obtained by laminating an insulating layer 5 on the outer periphery of a metal material 6,
Is formed by laminating a conductor layer on the upper layer, the first conductive path 3 is disposed between the front end 2A and the rear end 2B of the pin 2, and the second conductive path 4 is The pin 2 is arranged so as to be arranged between the tip portion 2A and the pattern wiring 8.
【００１３】このように構成することによって前述の課
題は解決される。The above-mentioned problems can be solved by such a configuration.
【００１４】[0014]
【作用】即ち、基板1 を貫通することで配設された複数
のピン2 には先端部2Aから後端部2Bに達する第１の導電
路3 と、先端部2Aから基板1 に形成されたパターン配線
8 に達する第２の導電路4 と設け、ピン2 がコネクタ7
に挿入された時、第１と第２の導電路3,4 によって異な
った2 つの信号の伝播が行われるようにしたものであ
る。Operation: That is, the plurality of pins 2 arranged by penetrating the substrate 1 are formed with the first conductive paths 3 reaching from the front end 2A to the rear end 2B and from the front end 2A to the substrate 1. Pattern wiring
Provided with a second conductive path 4 reaching 8 and pin 2 is connector 7
When it is inserted in the, the two different signals are propagated by the first and second conductive paths 3 and 4.
【００１５】したがって、従来のような一種類の信号に
対して一つのピンを設ける必要がなく、基板に配設すべ
きピンの数量が半減され、ピンの配列スペースの減少に
より小形化を図ることができる。Therefore, it is not necessary to provide one pin for one type of signal as in the prior art, the number of pins to be arranged on the board is halved, and the pin arrangement space is reduced to achieve miniaturization. You can
【００１６】[0016]
【実施例】以下本発明を図２を参考に詳細に説明する。
図２は本発明による一実施例の説明図で、(a) は斜視
図,(b)はピンとコネクタとの接続説明図である。全図を
通じて、同一符号は同一対象物を示す。The present invention will be described in detail below with reference to FIG.
2A and 2B are explanatory views of an embodiment according to the present invention, FIG. 2A is a perspective view, and FIG. 2B is a connection explanatory view of pins and connectors. Throughout the drawings, the same reference numerals denote the same objects.
【００１７】図２の(a) に示すように、基板1 を貫通す
るピン2 は、棒状の金属材6 の外周に絶縁層5 を形成
し、絶縁層5 の上層の一方の面には第１の導電路3 を形
成し、第１の導電路3 の反対面となる他方の面には第２
の導電路4 を形成するようにしたものである。As shown in FIG. 2A, the pin 2 penetrating the substrate 1 has an insulating layer 5 formed on the outer periphery of a rod-shaped metal material 6, and the upper surface of the insulating layer 5 has a first layer The first conductive path 3 is formed, and the second surface is formed on the other surface opposite to the first conductive path 3.
The conductive path 4 is formed.
【００１８】この場合、ピン2 を棒状の金属材6 によっ
て形成するようにしたのは、ピン2のサイズが微細とな
っても、ある程度の機械的強度を得るように配慮したも
のであり、更に、このような第１と第２の導電路3,4 の
形成は、絶縁層5 の上層に導体ペーストを所定の厚みに
塗布し、塗布後、焼成することで容易に形成することが
行える。In this case, the pin 2 is made of the rod-shaped metal material 6 in order to obtain a certain degree of mechanical strength even if the size of the pin 2 is very small. The formation of such first and second conductive paths 3 and 4 can be easily performed by applying a conductive paste to the upper layer of the insulating layer 5 to a predetermined thickness, and baking after applying.
【００１９】また、基板1 の後面1Bには第１のパッド9A
を形成し、前面1Aには第２のパッド9Bを形成し、第１の
パッド9Aと第１の導電路3 とを、第２のパッド9Bと第２
の導電路4 とをそれぞれ半田16によって半田付けを行
い、ピン2 が基板1 に固着されるように形成されてい
る。The rear surface 1B of the substrate 1 has a first pad 9A.
And a second pad 9B is formed on the front surface 1A, and the first pad 9A and the first conductive path 3 are connected to the second pad 9B and the second pad 9B.
The conductive paths 4 and 4 are soldered with the solder 16 so that the pins 2 are fixed to the substrate 1.
【００２０】そこで、ピン2 の後端部2Bに配線材14を接
続し、配線材14からの信号を第１の導電路3 に伝播させ
ると共に、基板1 に形成されたパターン配線8 を第２の
導電路4 に接続し、パターン配線8 からの信号を第２の
導電路4 に伝播させるようにすることができ、例えば、
(b) に示すように、ピン2 の先端部2Aが挿入されるコネ
クタ7 のコンタクト7Aに第１の導電路3 が接触され、コ
ンタクト7Bに第２の導電路4 が接触するように形成する
ことで、コネクタ7 をピン2 の先端部2Aに挿入すること
によって配線材14からの信号と、パターン配線8 からの
信号との両者を一つのピンによって同時に伝播させるこ
とができる。Therefore, the wiring material 14 is connected to the rear end portion 2B of the pin 2, the signal from the wiring material 14 is propagated to the first conductive path 3, and the pattern wiring 8 formed on the substrate 1 is used as the second wiring. And the signal from the pattern wiring 8 can be propagated to the second conductive path 4.
As shown in (b), the first conductive path 3 is formed in contact with the contact 7A of the connector 7 into which the tip 2A of the pin 2 is inserted, and the second conductive path 4 is formed in contact with the contact 7B. Thus, by inserting the connector 7 into the tip portion 2A of the pin 2, both the signal from the wiring material 14 and the signal from the pattern wiring 8 can be simultaneously propagated by one pin.
【００２１】したがって、このように構成すると、一つ
のピン2 よって2 種類の異なった信号の伝播を行うこと
ができるため、前述のような基板1 の前面1Aに実装され
るプリント基板12に対する信号の接続用のピン11が、例
えば、100 本必要であっても、本発明のピン2 では50本
を配列させることで良く、基板1 に配列するピン2の数
量を半減させることができる。Therefore, with this structure, two different kinds of signals can be propagated by one pin 2, so that the signal for the printed board 12 mounted on the front surface 1A of the board 1 as described above can be transmitted. Even if 100 connecting pins 11 are required, for example, 50 of the pins 2 of the present invention may be arranged, and the number of the pins 2 arranged on the substrate 1 can be reduced by half.
【００２２】[0022]
【発明の効果】以上説明したように、本発明によれば、
基板を貫通することで配列されるピンに第１と第２の導
電路を形成することで、一つのピンによって2種類の異
なった信号の伝播が行うことができる。As described above, according to the present invention,
By forming the first and second conductive paths on the pins arranged by penetrating the substrate, two different kinds of signals can be propagated by one pin.
【００２３】したがって、従来に比較して基板に配列す
べきピンの数量を半減させることができ、高実装密度化
により、小形化を図ることができ、実用的効果は大であ
る。Therefore, the number of pins to be arranged on the substrate can be halved as compared with the prior art, and the high mounting density can reduce the size, and the practical effect is great.
【図１】 本発明の原理説明図FIG. 1 is an explanatory view of the principle of the present invention.
【図２】 本発明による一実施例の説明図FIG. 2 is an explanatory diagram of an embodiment according to the present invention.
【図３】 従来の説明図FIG. 3 is a conventional explanatory diagram.
１ 基板 ２ ピン ３ 第１の導電路 ４ 第２の導電
路 ５ 絶縁層 ６ 金属材 ７ コネクタ ８ パターン配
線 2A 先端部 2B 後端部1 board 2 pin 3 first conductive path 4 second conductive path 5 insulating layer 6 metal material 7 connector 8 pattern wiring 2A front end 2B rear end
Claims (2)
該基板(1) を貫通することで配設された複数のピン(2)
とを備え、該ピン(2) が所定のコネクタ(7)に挿脱さ
れ、該ピン(2) を介して該コネクタ(7) に電気信号の伝
播が行われるバックパネルであって、 前記ピン(2) が前記コネクタ(7) に挿入されることで一
つの該ピン(2) によって２つの異なった信号の伝播が行
われるよう該ピン(2) のそれぞれに第１と第２の導電路
(3,4) が形成されることを特徴とするバックパネル。1. A substrate (1) having pattern wiring (8),
A plurality of pins (2) arranged by penetrating the substrate (1)
A back panel comprising: a pin (2) inserted into and removed from a predetermined connector (7), and an electric signal is propagated to the connector (7) through the pin (2). Inserting (2) into the connector (7) allows two different signals to be propagated by one of the pins (2), and the first and second conductive paths are provided to each of the pins (2).
A back panel characterized in that (3,4) is formed.
記第１と第２の導電路(3,4) は金属材(6) の外周に絶縁
層(5) を積層し、更に、該絶縁層(5) の上層に導体層を
積層することで形成され、該第１の導電路(3) が該ピン
(2) の先端部(2A)と、後端部(2B)との間に配設され、該
第２の導電路(4) が該ピン(2) の先端部(2A)と、前記パ
ターン配線(8) との間に配設されることを特徴とするバ
ックパネル。2. The first and second conductive paths (3, 4) in the pin (2) according to claim 1, wherein an insulating layer (5) is laminated on an outer periphery of a metal material (6), Further, the first conductive path (3) is formed by laminating a conductor layer on the insulating layer (5), and the first conductive path (3) is formed on the pin.
The second conductive path (4) is disposed between the front end (2A) and the rear end (2B) of (2), and the second conductive path (4) is connected to the front end (2A) of the pin (2) and the pattern. A back panel arranged between the wiring (8).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3195141A JPH0541586A (en) | 1991-08-05 | 1991-08-05 | Back panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3195141A JPH0541586A (en) | 1991-08-05 | 1991-08-05 | Back panel |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0541586A true JPH0541586A (en) | 1993-02-19 |
Family
ID=16336131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3195141A Withdrawn JPH0541586A (en) | 1991-08-05 | 1991-08-05 | Back panel |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0541586A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7133705B2 (en) | 2001-05-24 | 2006-11-07 | Matsushita Electric Industrial Co., Ltd. | Portable power amplifier |
-
1991
- 1991-08-05 JP JP3195141A patent/JPH0541586A/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7133705B2 (en) | 2001-05-24 | 2006-11-07 | Matsushita Electric Industrial Co., Ltd. | Portable power amplifier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6168469B1 (en) | Electrical connector assembly and method for making the same | |
| JP2623435B2 (en) | Isometric right angle connector | |
| US4838800A (en) | High density interconnect system | |
| US6364713B1 (en) | Electrical connector adapter assembly | |
| US4012095A (en) | Coaxial interface adaptor having dual-in-line configuration | |
| US6857898B2 (en) | Apparatus and method for low-profile mounting of a multi-conductor coaxial cable launch to an electronic circuit board | |
| TWI763789B (en) | Printed circuit board and assembly | |
| US4834660A (en) | Flexible zero insertion force interconnector between circuit boards | |
| US4846705A (en) | Backplan connector | |
| US6608258B1 (en) | High data rate coaxial interconnect technology between printed wiring boards | |
| JPH0541586A (en) | Back panel | |
| CN211789647U (en) | Connector and electronic equipment | |
| US6137061A (en) | Reduction of parasitic through hole via capacitance in multilayer printed circuit boards | |
| JPH0720943Y2 (en) | Multilayer printed wiring board | |
| KR200294942Y1 (en) | Layout for noise reduction on a printed circuit board and connectors using it | |
| JPH0715106A (en) | Printed board | |
| JPH0818188A (en) | Connectorless printed board connection mechanism | |
| WO2023077646A1 (en) | Printed circuit board | |
| JP2715767B2 (en) | Flex-rigid board | |
| JPH04334879A (en) | High density connection | |
| JPH06325809A (en) | Power feeding structure for multi-chip package | |
| JPH09102657A (en) | Circuit board for solid-state image pick up element for electronic endoscope | |
| JPH05343137A (en) | Package connector device | |
| JP2001210432A (en) | Micro strip connector | |
| JPH09270484A (en) | Ic socket |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981112 |