JPH0540698A - 主記憶ページ管理方式 - Google Patents
主記憶ページ管理方式Info
- Publication number
- JPH0540698A JPH0540698A JP3193373A JP19337391A JPH0540698A JP H0540698 A JPH0540698 A JP H0540698A JP 3193373 A JP3193373 A JP 3193373A JP 19337391 A JP19337391 A JP 19337391A JP H0540698 A JPH0540698 A JP H0540698A
- Authority
- JP
- Japan
- Prior art keywords
- page
- bit
- signal
- counter
- request signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】
【目的】使用頻度と書き換え後の経過時間とに基づいた
ページの入れ換えを行う。 【構成】ページ管理要求信号から次のページ管理要求信
号までの時間でブロック毎にＲ／Ｃビット生成回路２か
ら出力されたＲビットを取り込むことによりページアド
レス生成回路３で示されたページがどの程度使用された
かを表わす使用頻度カウンタ４１と、クロック分配回路
２７により出力されるクロック信号が入ることによりカ
ウントアップし、ページ管理要求信号と次ページ管理要
求信号間ではオーバーフローしない複数のビットを持つ
時間経過用カウンタ４２と、演算プロセッサ３２より一
定時間ごとに出力されるページ管理要求信号を受け取る
と主記憶の持つページ数と１対１に対応するブロックす
べての使用頻度カウンタと時間経過用カウンタをリセッ
トし又主記憶のあるページに書き換えが行われるとその
ページに対応したブロックの時間経過用カウンタだけを
リセットする制御が行えるリセット制御回路３８とを設
けたことを特徴とする主記憶ページ管理方式。
ページの入れ換えを行う。 【構成】ページ管理要求信号から次のページ管理要求信
号までの時間でブロック毎にＲ／Ｃビット生成回路２か
ら出力されたＲビットを取り込むことによりページアド
レス生成回路３で示されたページがどの程度使用された
かを表わす使用頻度カウンタ４１と、クロック分配回路
２７により出力されるクロック信号が入ることによりカ
ウントアップし、ページ管理要求信号と次ページ管理要
求信号間ではオーバーフローしない複数のビットを持つ
時間経過用カウンタ４２と、演算プロセッサ３２より一
定時間ごとに出力されるページ管理要求信号を受け取る
と主記憶の持つページ数と１対１に対応するブロックす
べての使用頻度カウンタと時間経過用カウンタをリセッ
トし又主記憶のあるページに書き換えが行われるとその
ページに対応したブロックの時間経過用カウンタだけを
リセットする制御が行えるリセット制御回路３８とを設
けたことを特徴とする主記憶ページ管理方式。
Description
【０００１】
【産業上の利用分野】本発明は主記憶ページ管理方式に
関する、
関する、
【従来の技術】従来、この種のページ管理方式は、ペー
ジ毎にＲビット，Ｃビットを１ビットづつ持ち、読み出
し命令によりそのページにアクセスされると、Ｒビット
のみが“１”となり、書き込み命令によりそのページに
アクセスされるとＲビット，Ｃビット共に“１”とな
り、その状態が保持されていて、この２ビットを参照し
てどのページが参照されたか、またどのページが書き換
えが行われたかを判断していた。
ジ毎にＲビット，Ｃビットを１ビットづつ持ち、読み出
し命令によりそのページにアクセスされると、Ｒビット
のみが“１”となり、書き込み命令によりそのページに
アクセスされるとＲビット，Ｃビット共に“１”とな
り、その状態が保持されていて、この２ビットを参照し
てどのページが参照されたか、またどのページが書き換
えが行われたかを判断していた。
【０００２】図５は従来例の一つを示し、図６はシステ
ム構成図を示す。
ム構成図を示す。
【０００３】
【発明が解決しようとする課題】上述した従来の主記憶
ページ管理方式では、一度読み出し命令、又は書き込み
命令であるページがアクセスされるとビットは“１”を
保持したままとなるので、そのページを参照したかどう
かということは判断できるが、使用頻度や時間経過が分
からず外部記憶とのページ単位での転送が行なえないと
いう欠点がある。
ページ管理方式では、一度読み出し命令、又は書き込み
命令であるページがアクセスされるとビットは“１”を
保持したままとなるので、そのページを参照したかどう
かということは判断できるが、使用頻度や時間経過が分
からず外部記憶とのページ単位での転送が行なえないと
いう欠点がある。
【０００４】
【課題を解決するための手段】主記憶読み出し信号又は
主記憶書き込み信号により、ページの参照の有無を示す
Ｒビットと、ページの書き換えの有無を示すＣビットを
生成するＲ／Ｃビット生成回路と、他プロセッサから出
力されたアドレス信号を取り込み、ページアドレスを生
成するページアドレス生成回路と、前記Ｒ／Ｃビット生
成回路から出力されたＲビット，Ｃビットを前記ページ
アドレス生成回路からのページアドレス信号とＲＣメモ
リ書き込みタイミング信号を取り込むことでページ毎に
書き込みを行い、そのデータを一時保持することが可能
なＲＣメモリと、ページ管理要求信号から次のページ管
理要求信号までの時間でブロック毎に前記Ｒ／Ｃビット
生成回路から出力されたＲビットを取り込むことにより
前記ページアドレス生成回路で示されたページがどの程
度使用されたかを表わす使用頻度カウンタと、クロック
分配回路により出力されるクロック信号が入ることによ
りカウントアップしページ管理要求信号と次ページ管理
要求信号間ではオーバーフローしない複数のビットを持
つ時間経過用カウンタと、演算プロセッサより一定時間
ごとに出力されるページ管理要求信号を受け取ると主記
憶の持つページ数と１対１に対応するブロックすべての
前記使用頻度カウンタと時間経過用カウンタをリセット
し又主記憶のあるページに書き換えが行われるとそのペ
ージに対応したブロックの時間経過用カウンタだけをリ
セットする制御が行えるリセット制御回路と、演算プロ
セッサからのページ管理要求信号を受け取ることで、前
記使用頻度カウンタと時間経過用カウンタとのデータを
受け取り、初めに使用頻度カウンタのデータを小さい順
から並べかえた後に一番値の小さい部分に関して時間経
過用カウンタのデータを大きい順に並べ換えることが可
能なソート回路と、前記ＲＣメモリからページアドレス
信号とＲＣメモリ読み出しタイミング信号を取り込むこ
とによって出力されたＲビット，Ｃビットを演算プロセ
ッサからのＲ／Ｃビット情報要求信号を受け取ることに
よって演算プロセッサに出力するＲ／Ｃビット出力回路
とを含むことを特徴とする主記憶ページ管理方式とを特
徴とする。
主記憶書き込み信号により、ページの参照の有無を示す
Ｒビットと、ページの書き換えの有無を示すＣビットを
生成するＲ／Ｃビット生成回路と、他プロセッサから出
力されたアドレス信号を取り込み、ページアドレスを生
成するページアドレス生成回路と、前記Ｒ／Ｃビット生
成回路から出力されたＲビット，Ｃビットを前記ページ
アドレス生成回路からのページアドレス信号とＲＣメモ
リ書き込みタイミング信号を取り込むことでページ毎に
書き込みを行い、そのデータを一時保持することが可能
なＲＣメモリと、ページ管理要求信号から次のページ管
理要求信号までの時間でブロック毎に前記Ｒ／Ｃビット
生成回路から出力されたＲビットを取り込むことにより
前記ページアドレス生成回路で示されたページがどの程
度使用されたかを表わす使用頻度カウンタと、クロック
分配回路により出力されるクロック信号が入ることによ
りカウントアップしページ管理要求信号と次ページ管理
要求信号間ではオーバーフローしない複数のビットを持
つ時間経過用カウンタと、演算プロセッサより一定時間
ごとに出力されるページ管理要求信号を受け取ると主記
憶の持つページ数と１対１に対応するブロックすべての
前記使用頻度カウンタと時間経過用カウンタをリセット
し又主記憶のあるページに書き換えが行われるとそのペ
ージに対応したブロックの時間経過用カウンタだけをリ
セットする制御が行えるリセット制御回路と、演算プロ
セッサからのページ管理要求信号を受け取ることで、前
記使用頻度カウンタと時間経過用カウンタとのデータを
受け取り、初めに使用頻度カウンタのデータを小さい順
から並べかえた後に一番値の小さい部分に関して時間経
過用カウンタのデータを大きい順に並べ換えることが可
能なソート回路と、前記ＲＣメモリからページアドレス
信号とＲＣメモリ読み出しタイミング信号を取り込むこ
とによって出力されたＲビット，Ｃビットを演算プロセ
ッサからのＲ／Ｃビット情報要求信号を受け取ることに
よって演算プロセッサに出力するＲ／Ｃビット出力回路
とを含むことを特徴とする主記憶ページ管理方式とを特
徴とする。
【０００５】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００６】図１は本発明の一実施例のブロック図であ
り、ｎページを持つ主記憶１に係る例である。図３は本
発明が適用されるシステムのブロック図であり内部ブロ
ック３１と演算プロセッサ３２とプロセッサ３３が接続
されている状態を示している。また、図２は図１におけ
るカウンタ制御部６の詳細を示す。
り、ｎページを持つ主記憶１に係る例である。図３は本
発明が適用されるシステムのブロック図であり内部ブロ
ック３１と演算プロセッサ３２とプロセッサ３３が接続
されている状態を示している。また、図２は図１におけ
るカウンタ制御部６の詳細を示す。
【０００７】プロセッサ３２よりコマンド信号線２８に
出力されたコマンド信号が、コマンドデコーダ２９によ
ってデコードされ、読み出し信号か書き込み信号となっ
てそれぞれ主記憶読み出し信号線１０又は主記憶書き込
み信号線１１により主記憶１に出力される。
出力されたコマンド信号が、コマンドデコーダ２９によ
ってデコードされ、読み出し信号か書き込み信号となっ
てそれぞれ主記憶読み出し信号線１０又は主記憶書き込
み信号線１１により主記憶１に出力される。
【０００８】同時に、演算プロセッサ３２からアドレス
信号線１２に出力されたアドレス信号によって、主記憶
１の１つのページがアクセスされる。Ｒ／Ｃビット生成
回路２は主記憶読み出し信号線１０又は主記憶書き込み
信号線１１の信号を取り込み、Ｒビット，Ｃビットを生
成して、Ｒビット信号線１６とＣビット信号線１７にそ
れぞれＲビット信号，Ｃビット信号を出力する。
信号線１２に出力されたアドレス信号によって、主記憶
１の１つのページがアクセスされる。Ｒ／Ｃビット生成
回路２は主記憶読み出し信号線１０又は主記憶書き込み
信号線１１の信号を取り込み、Ｒビット，Ｃビットを生
成して、Ｒビット信号線１６とＣビット信号線１７にそ
れぞれＲビット信号，Ｃビット信号を出力する。
【０００９】また、ページアドレス生成回路３は、アド
レス信号線１２に出力されたアドレス信号を取り込み、
ページアドレスを生成してページアドレス信号線１９を
介してＲＣメモリ４とカウント制御部６に出力する。
レス信号線１２に出力されたアドレス信号を取り込み、
ページアドレスを生成してページアドレス信号線１９を
介してＲＣメモリ４とカウント制御部６に出力する。
【００１０】Ｒ／Ｃビット生成回路２で生成されたＲビ
ット信号とＣビット信号は、セレクタ９のセレクタ信号
３０によってＲＣメモリ書き込みタイミング信号線１４
が選択され、タイミング信号線１８に出力されたタイミ
ング信号のタイミングで、ページアドレス生成回路３か
らページアドレス信号線１９に出力されたページアドレ
ス信号の示すページアドレスに書き込まれる。
ット信号とＣビット信号は、セレクタ９のセレクタ信号
３０によってＲＣメモリ書き込みタイミング信号線１４
が選択され、タイミング信号線１８に出力されたタイミ
ング信号のタイミングで、ページアドレス生成回路３か
らページアドレス信号線１９に出力されたページアドレ
ス信号の示すページアドレスに書き込まれる。
【００１１】ここで、図２に示すカウンタ保持部３７の
時間経過用カウンタ４２は、常にクロック分配回路２７
によりクロック信号線４０を介して全ブロックに分配さ
れるクロック信号が入るごとに“１”が加算される。
時間経過用カウンタ４２は、常にクロック分配回路２７
によりクロック信号線４０を介して全ブロックに分配さ
れるクロック信号が入るごとに“１”が加算される。
【００１２】また、Ｒビット信号とＣビット信号は、Ｒ
Ｃメモリ４へ書き込まれると同時にカウンタ制御部６に
も出力される。カウンタ制御部６に取り込まれたＲビッ
ト信号により、カウンタ保持部３７の主記憶がアクセス
されたページに対応するブロックの使用頻度カウンタ４
１のデータに“１”が加算され、一方カウンタ制御部６
に取り込まれたＣビット信号はリセット制御回路３８に
入り、リセット制御回路３８からリセット信号線３９−
２に出力されたリセット信号によってページアドレス信
号線１９により選択されたブロックの時間経過用カウン
タ４２のカウンタのデータがリセットされる。尚あるブ
ロックの使用頻度カウンタの値が最大値になった場合に
は、そのカウンタはカウントアップせず、そのままの値
を保持する。
Ｃメモリ４へ書き込まれると同時にカウンタ制御部６に
も出力される。カウンタ制御部６に取り込まれたＲビッ
ト信号により、カウンタ保持部３７の主記憶がアクセス
されたページに対応するブロックの使用頻度カウンタ４
１のデータに“１”が加算され、一方カウンタ制御部６
に取り込まれたＣビット信号はリセット制御回路３８に
入り、リセット制御回路３８からリセット信号線３９−
２に出力されたリセット信号によってページアドレス信
号線１９により選択されたブロックの時間経過用カウン
タ４２のカウンタのデータがリセットされる。尚あるブ
ロックの使用頻度カウンタの値が最大値になった場合に
は、そのカウンタはカウントアップせず、そのままの値
を保持する。
【００１３】演算プロセッサ３２、またはプロセッサ３
３が主記憶１にアクセスし書き込み命令または読み出し
命令を行うたびに以上の動作を行う。
３が主記憶１にアクセスし書き込み命令または読み出し
命令を行うたびに以上の動作を行う。
【００１４】ここで演算プロセッサ３２からページ管理
要求信号線２６に要求信号が出力されると上記の動作が
完了するのを持ち、完了したところで動作を一旦停止さ
せ、カウンタ保持部３７に格納されているページごとの
使用頻度カウントデータと時間経過用カウンタデータと
の情報データは、それぞれ使用頻度カウンタデータ線２
０と時間経過用カウンタデータ線２１を介してソート回
路７に転送される。
要求信号線２６に要求信号が出力されると上記の動作が
完了するのを持ち、完了したところで動作を一旦停止さ
せ、カウンタ保持部３７に格納されているページごとの
使用頻度カウントデータと時間経過用カウンタデータと
の情報データは、それぞれ使用頻度カウンタデータ線２
０と時間経過用カウンタデータ線２１を介してソート回
路７に転送される。
【００１５】ソート回路７に転送された情報データは、
使用頻度が低くアクセス後の時間経過が長いページを容
易に捜し出せる様に、初めに使用頻度カウンタ４１のデ
ータを小さい順に並べ換えられ、その後に一番値の小さ
い部分に関して時間経過用カウンタ４２のデータを大き
い順に並べ換えられ、並べ換えられたページ管理情報が
ページソート結果出力信号線２５に出力されプロセッサ
３２に転送される。
使用頻度が低くアクセス後の時間経過が長いページを容
易に捜し出せる様に、初めに使用頻度カウンタ４１のデ
ータを小さい順に並べ換えられ、その後に一番値の小さ
い部分に関して時間経過用カウンタ４２のデータを大き
い順に並べ換えられ、並べ換えられたページ管理情報が
ページソート結果出力信号線２５に出力されプロセッサ
３２に転送される。
【００１６】尚、演算プロセッサ３２からページ管理要
求信号線２６に要求信号が出されると、使用頻度カウン
タ４１と時間経過用カウンタ４２のデータがソート回路
７に転送された後にリセット制御回路３８は要求信号を
受け取り、リセット信号線３９−１，リセット信号線３
９−２を介してリセット信号がカウンタ保持部３７の全
ブロックの使用頻度カウンタ４１と時間経過用カウンタ
４２にそれぞれ分配されカウンタの全データがクリアさ
れる。その後に演算プロセッサ３２又はプロセッサ３３
が主記憶１にアクセスし、書き込み命令または読み出し
命令を行う。
求信号線２６に要求信号が出されると、使用頻度カウン
タ４１と時間経過用カウンタ４２のデータがソート回路
７に転送された後にリセット制御回路３８は要求信号を
受け取り、リセット信号線３９−１，リセット信号線３
９−２を介してリセット信号がカウンタ保持部３７の全
ブロックの使用頻度カウンタ４１と時間経過用カウンタ
４２にそれぞれ分配されカウンタの全データがクリアさ
れる。その後に演算プロセッサ３２又はプロセッサ３３
が主記憶１にアクセスし、書き込み命令または読み出し
命令を行う。
【００１７】演算プロセッサ３２があるページのＲ／Ｃ
ビット情報だけを知りたい時には演算プロセッサ３２が
Ｒ／Ｃビット情報要求信号線１５に要求信号を出力し、
Ｒ／Ｃビット出力回路８に取り込まれる。
ビット情報だけを知りたい時には演算プロセッサ３２が
Ｒ／Ｃビット情報要求信号線１５に要求信号を出力し、
Ｒ／Ｃビット出力回路８に取り込まれる。
【００１８】演算プロセッサが知りたいページアドレス
をページアドレス生成回路３で生成し、そのページアド
レス信号とセレクタ９のセレクト信号３０でＲＣメモリ
読み出しタイミング信号線１３が選択されセレクタ９よ
りタイミング信号線１８に出力されたタイミング信号で
Ｒ／Ｃメモリ４からＲビット，Ｃビット信号がそれぞれ
Ｒビット信号線２２，Ｃビット信号線２３に出力され、
Ｒ／Ｃビット出力回路８によりＲ／Ｃビット出力信号線
２４に出力されて演算プロセッサ３２に転送される。
をページアドレス生成回路３で生成し、そのページアド
レス信号とセレクタ９のセレクト信号３０でＲＣメモリ
読み出しタイミング信号線１３が選択されセレクタ９よ
りタイミング信号線１８に出力されたタイミング信号で
Ｒ／Ｃメモリ４からＲビット，Ｃビット信号がそれぞれ
Ｒビット信号線２２，Ｃビット信号線２３に出力され、
Ｒ／Ｃビット出力回路８によりＲ／Ｃビット出力信号線
２４に出力されて演算プロセッサ３２に転送される。
【００１９】図４は、演算プロセッサ３２から出力され
るページ管理要求信号２６と次のページ管理要求信号２
６までの間の上記の動作をタイムチャートに書き表わし
たものである。
るページ管理要求信号２６と次のページ管理要求信号２
６までの間の上記の動作をタイムチャートに書き表わし
たものである。
【００２０】図４のＡはページ管理要求信号２６があっ
た場合、Ｂは主記憶１のページ０に書き込みが行われた
時、Ｃは主記憶１のページｎから読み出しが行われた
時、Ｄは主記憶１のページ１に書き込みが行われた時、
Ｅは主記憶１のページｎに書き込みが行われた時、Ｆは
主記憶１のページ０から読み出しが行われた時、Ｇは主
記憶１のページ１に書き込みが行われた時、Ｈは次のペ
ージ管理要求信号があった時のそれぞれのブロックの使
用頻度カウンタ４１と時間経過用カウンタ４２の状態を
示している。
た場合、Ｂは主記憶１のページ０に書き込みが行われた
時、Ｃは主記憶１のページｎから読み出しが行われた
時、Ｄは主記憶１のページ１に書き込みが行われた時、
Ｅは主記憶１のページｎに書き込みが行われた時、Ｆは
主記憶１のページ０から読み出しが行われた時、Ｇは主
記憶１のページ１に書き込みが行われた時、Ｈは次のペ
ージ管理要求信号があった時のそれぞれのブロックの使
用頻度カウンタ４１と時間経過用カウンタ４２の状態を
示している。
【００２１】尚、図４において、ｎ0 ，ｋ0 ，ｌ0 ，の
関係がｎ0 ＝ｋ0 ＜ｌ0 で、かつｎ1 ＞５のとき、ペー
ジ０がはき出されるようなページ履歴情報をＨの時点で
出力する。
関係がｎ0 ＝ｋ0 ＜ｌ0 で、かつｎ1 ＞５のとき、ペー
ジ０がはき出されるようなページ履歴情報をＨの時点で
出力する。
【００２２】
【発明の効果】本発明は以上説明したような構成の採用
により、ページ毎の使用頻度とアクセスしてからどの程
度時間が経過したかがわかるのでより正確なページ管理
ができ、使用頻度が一番低く、かつ書き換えが行われて
からの時間経過が一番長いページを捜し出しそのページ
と外部記憶とのページ単位での転送が行なえるという効
果がある。
により、ページ毎の使用頻度とアクセスしてからどの程
度時間が経過したかがわかるのでより正確なページ管理
ができ、使用頻度が一番低く、かつ書き換えが行われて
からの時間経過が一番長いページを捜し出しそのページ
と外部記憶とのページ単位での転送が行なえるという効
果がある。
【図１】本発明の一実施例のブロック図である。
【図２】図２のカウンタ制御部の詳細なブロック図であ
る。
る。
【図３】本発明が適用されるシステムブロック図であ
る。
る。
【図４】図１に示した実施例のタイムチャートである。
【図５】従来技術のブロック図である。
【図６】従来例が適用されるシステムのブロック図であ
る。
る。
１ 主記憶 ２ Ｒ／Ｃビット生成回路 ３ ページアドレス生成回路 ４ Ｒ／Ｃメモリ ５ レジスタ ６ カウント制御部 ７ ソート回路 ８ Ｒ／Ｃビット出力回路 ９ セレクタ ２７ クロック分配回路 ２９ コマンドデータ ３１，３４ 内部ブロック ３２ 演算プロセッサ ３３ プロセッサ ３７ カウンタ保持部 ３８ リセット制御回路 ４１ 使用頻度カウンタ ４２ 時間経過用カウンタ
Claims (1)
- 【請求項１】 主記憶読み出し信号又は主記憶書き込み
信号により、ページの参照の有無を示すＲビットと、ペ
ージの書き換えの有無を示すＣビットを生成するＲ／Ｃ
ビット生成回路と、 他プロセッサから出力されたアドレス信号を取り込み、
ページアドレスを生成するページアドレス生成回路と、 前記Ｒ／Ｃビット生成回路から出力されたＲビット，Ｃ
ビットを前記ページアドレス生成回路からのページアド
レス信号とＲＣメモリ書き込みタイミング信号を取り込
むことでページ毎に書き込みを行い、そのデータを一時
保持することが可能なＲＣメモリと、 ページ管理要求信号から次のページ管理要求信号までの
時間でブロック毎に前記Ｒ／Ｃビット生成回路から出力
されたＲビットを取り込むことにより前記ページアドレ
ス生成回路で示されたページがどの程度使用されたかを
表わす使用頻度カウンタと、 クロック分配回路により出力されるクロック信号が入る
ことによりカウントアップしページ管理要求信号と次ペ
ージ管理要求信号間ではオーバーフローしない複数のビ
ットを持つ時間経過用カウンタと、 演算プロセッサより一定時間ごとに出力されるページ管
理要求信号を受け取ると主記憶の持つページ数と１対１
に対応するブロックすべての前記使用頻度カウンタと時
間経過用カウンタをリセットし又主記憶のあるページに
書き換えが行われるとそのページに対応したブロックの
時間経過用カウンタだけをリセットする制御が行えるリ
セット制御回路と、 演算プロセッサからのページ管理要求信号を受け取るこ
とで、前記使用頻度カウンタと時間経過用カウンタとの
データを受け取り、初めに使用頻度カウンタのデータを
小さい順から並べかえた後に一番値の小さい部分に関し
て時間経過用カウンタのデータを大きい順に並べ換える
ことが可能なソート回路と、 前記ＲＣメモリからページアドレス信号とＲＣメモリ読
み出しタイミング信号を取り込むことによって出力され
たＲビット，Ｃビットを演算プロセッサからのＲ／Ｃビ
ット情報要求信号を受け取ることによって演算プロセッ
サに出力するＲ／Ｃビット出力回路とを含むことを特徴
とする主記憶ページ管理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3193373A JPH0540698A (ja) | 1991-08-02 | 1991-08-02 | 主記憶ページ管理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3193373A JPH0540698A (ja) | 1991-08-02 | 1991-08-02 | 主記憶ページ管理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0540698A true JPH0540698A (ja) | 1993-02-19 |
Family
ID=16306840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3193373A Pending JPH0540698A (ja) | 1991-08-02 | 1991-08-02 | 主記憶ページ管理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0540698A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6738865B1 (en) | 2000-06-09 | 2004-05-18 | International Business Machines Corporation | Method, system, and program for demoting data from cache based on least recently accessed and least frequently accessed data |
| WO2006115212A1 (ja) * | 2005-04-21 | 2006-11-02 | Matsushita Electric Industrial Co., Ltd. | アルゴリズム更新システム |
| US8914611B2 (en) | 2011-09-26 | 2014-12-16 | Fujitsu Limited | Address translation device, processing device and control method of processing device |
| US10359077B2 (en) | 2015-08-05 | 2019-07-23 | Ntn Corporation | Rolling bearing with abnormality detector |
| US11300159B2 (en) | 2016-12-13 | 2022-04-12 | Ntn Corporation | Abnormality detection device for rolling bearing |
-
1991
- 1991-08-02 JP JP3193373A patent/JPH0540698A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6738865B1 (en) | 2000-06-09 | 2004-05-18 | International Business Machines Corporation | Method, system, and program for demoting data from cache based on least recently accessed and least frequently accessed data |
| WO2006115212A1 (ja) * | 2005-04-21 | 2006-11-02 | Matsushita Electric Industrial Co., Ltd. | アルゴリズム更新システム |
| US8914611B2 (en) | 2011-09-26 | 2014-12-16 | Fujitsu Limited | Address translation device, processing device and control method of processing device |
| US10359077B2 (en) | 2015-08-05 | 2019-07-23 | Ntn Corporation | Rolling bearing with abnormality detector |
| US11300159B2 (en) | 2016-12-13 | 2022-04-12 | Ntn Corporation | Abnormality detection device for rolling bearing |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0449661B1 (en) | Computer for Simultaneously executing plural instructions | |
| US4975872A (en) | Dual port memory device with tag bit marking | |
| EP0398189A2 (en) | Noncacheable address random access memory | |
| JP3081614B2 (ja) | 部分書込み制御装置 | |
| JPH0540698A (ja) | 主記憶ページ管理方式 | |
| US6704799B1 (en) | Time-efficient inter-process communication in a harmonic rate system | |
| US7111127B2 (en) | System for supporting unlimited consecutive data stores into a cache memory | |
| US7519752B2 (en) | Apparatus for using information and a count in reissuing commands requiring access to a bus and methods of using the same | |
| JPH04314150A (ja) | 主記憶ページ管理装置 | |
| JP2908273B2 (ja) | ベクトル処理装置 | |
| GB2037466A (en) | Computer with cache memory | |
| JP2883465B2 (ja) | 電子計算機 | |
| JPH04289939A (ja) | 主記憶のページ履歴管理回路 | |
| JPH0743668B2 (ja) | アクセス制御装置 | |
| JP3031581B2 (ja) | ランダムアクセスメモリおよび情報処理装置 | |
| US6944698B2 (en) | Method and apparatus for providing bus arbitrations in a data processing system | |
| JPH07146814A (ja) | メモリ装置 | |
| JPS6391756A (ja) | 記憶装置の部分書き込み命令処理方式 | |
| JPS6242237A (ja) | 命令バツフアへのロ−ド方式 | |
| JPH0431136B2 (ja) | ||
| JP2536651B2 (ja) | 例外アドレスバッファ管理方式 | |
| JPH02136921A (ja) | レジスタアクセス方式 | |
| JPS617969A (ja) | メモリ・アクセスのパイプライン制御方式 | |
| JPH0568795B2 (ja) | ||
| JPH08106784A (ja) | 同期式メモリ制御方式及び装置 |