JPH0537872A - Standard signal detector - Google Patents

Abstract

PURPOSE:To the standard signal detection circuit discriminating whether or not a signal is a standard signal based on the presence of a ghost elimination signal included in the standard signal. CONSTITUTION:The detector is provided with sampling circuits 5,6,7 sampling an input signal 1, ghost elimination reference signals of delay signals 13,14 of the input signal 1, comparator circuits 9,10,11 comparing an output signal of the sampling circuits 5,6,7 with a reference level and outputting a signal whose level is '1' when the output signal is larger than the reference signal, and a discrimination circuit 12 outputting a signal representing a standard signal when at least one of the output signals from the comparator circuits 9,10,11 is logical 1.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明はテレビ受像機及びＶＴＲ
等の映像信号処理装置において、ＮＴＳＣ映像信号を３
次元信号処理する上で必要な標準信号と非標準信号とを
判別する標準信号検出装置に関する。BACKGROUND OF THE INVENTION The present invention relates to a television receiver and a VTR.
Video signal processing equipment such as
The present invention relates to a standard signal detection device that discriminates a standard signal and a non-standard signal required for dimensional signal processing.

【０００２】[0002]

【従来の技術】高画質ＴＶ、特にＥＤＴＶ等において、
映像信号を３次元処理する場合に、ＮＴＳＣ標準信号以
外の信号を３次元処理しようとすると、処理ができず、
映像上問題が発生する。このため、３次元信号処理時に
は標準信号／非標準信号の判別が必要である。2. Description of the Related Art In high quality TV, especially EDTV,
When a video signal other than the NTSC standard signal is processed three-dimensionally when the video signal is processed three-dimensionally, the processing cannot be performed.
A problem occurs on the image. For this reason, it is necessary to discriminate between standard signals and non-standard signals during three-dimensional signal processing.

【０００３】従来、この種の標準信号／非標準信号検出
装置として、即ち、ＮＴＳＣ方式準拠の映像信号（以
後、標準信号と略す）とＮＴＳＣ方式に類似しているが
準拠していない映像信号（以後、非標準信号と略す）を
区別するために、非標準信号を検出する検出装置が使用
されている。Conventionally, as a standard signal / non-standard signal detection device of this type, namely, a video signal conforming to the NTSC system (hereinafter abbreviated as standard signal) and a video signal similar to but not conforming to the NTSC system ( Since then, a detector for detecting the non-standard signal has been used to distinguish the non-standard signal.

【０００４】例えば、標準信号と、非標準信号であるレ
ーザーディスクの特殊再生信号、ＶＴＲの再生信号、家
庭用テレビゲーム等の映像信号等とを区別するために、
レーザーデスクの特殊再生信号検出装置、ＶＴＲ再生信
号検出装置、家庭用テレビゲーム映像検出装置等の非標
準信号検出回路が個別に設けられていた。For example, in order to distinguish a standard signal from a non-standard signal such as a special reproduction signal of a laser disk, a reproduction signal of a VTR, and a video signal of a home video game,
Non-standard signal detection circuits such as a special reproduction signal detection device for a laser desk, a VTR reproduction signal detection device, and a home video game video detection device were individually provided.

【０００５】非標準信号検出装置の具体例として、ＶＴ
Ｒ再生信号検出装置とＴＶゲーム映像検出装置を図５、
図６を参照して説明する。As a specific example of the non-standard signal detection device, a VT
The R reproduction signal detection device and the TV game video detection device are shown in FIG.
This will be described with reference to FIG.

【０００６】図５に示すＶＴＲ再生信号検出装置におい
ては、素直パルス分離回路５１が垂直同期信号を抽出
し、周波数検出回路５２が周波数を検出し、比較回路５
３が検出された周波数とＮＴＳＣ方式に準拠した垂直同
期信号の周波数を比較する。さらに、出力処理回路５４
はＶＴＲ再生信号が垂直同期信号と色信号との間にＮＴ
ＳＣ方式に準拠したインターリーブ関係が成立していな
いことを利用し、入力信号がＶＴＲ再生信号であること
を示す判別信号を出力する。In the VTR reproduction signal detecting apparatus shown in FIG. 5, the straight pulse separating circuit 51 extracts the vertical synchronizing signal, the frequency detecting circuit 52 detects the frequency, and the comparing circuit 5
3 compares the detected frequency with the frequency of the vertical synchronizing signal conforming to the NTSC system. Further, the output processing circuit 54
Between the VTR reproduction signal and the vertical sync signal and the color signal is NT
By utilizing the fact that the interleave relationship based on the SC system is not established, a discrimination signal indicating that the input signal is the VTR reproduction signal is output.

【０００７】また、図６に示すＴＶゲーム映像検出装置
においては、１フィールド遅延回路６１が１フィールド
時間入力信号を遅延し、差分検出回路６２がこの遅延信
号と入力映像信号との間で、色副搬送波の位相差を求
め、比較回路６２はＴＶゲーム装置の出力信号は色副搬
送波と水平同期信号周波数との間でのインターリーブ関
係が成立していないことに基づいてＴＶゲーム映像信号
を検出し、出力処理回路６５を介して判別信号を出力す
る。なお、積分回路６３は、ノイズ成分処理を行う。Further, in the TV game image detecting apparatus shown in FIG. 6, the 1-field delay circuit 61 delays the 1-field time input signal, and the difference detecting circuit 62 detects the color difference between the delayed signal and the input video signal. The phase difference between the subcarriers is obtained, and the comparison circuit 62 detects the TV game video signal based on the fact that the output signal of the TV game device does not have an interleaved relationship between the color subcarrier and the horizontal synchronizing signal frequency. , And outputs a determination signal via the output processing circuit 65. The integrating circuit 63 performs noise component processing.

【０００８】[0008]

【発明が解決しようとする課題】以上説明したように、
従来、標準信号を直接検出する装置は存在せず、非標準
信号を検出して標準信号と非標準信号とを区別してい
た。しかし、従来の技術では、標準信号の検出を行うた
めに複数の非標準信号検出装置を使用する必要があり、
検出装置が複雑になるという欠点がある。また、非標準
信号検出装置が対応していないような非標準信号が入力
された場合、非標準信号を標準信号として処理してしま
うという欠点もある。As described above,
Conventionally, there is no device that directly detects a standard signal, and a standard signal and a nonstandard signal are distinguished by detecting a nonstandard signal. However, the prior art requires the use of multiple non-standard signal detectors to perform standard signal detection,
The disadvantage is that the detection device becomes complicated. In addition, when a non-standard signal that the non-standard signal detection device does not support is input, the non-standard signal is processed as a standard signal.

【０００９】本発明はかかる問題点に鑑みてなされたも
のであって、標準信号を検出できる標準信号検出装置を
提供することにある。The present invention has been made in view of the above problems, and it is an object of the present invention to provide a standard signal detecting device capable of detecting a standard signal.

【００１０】[0010]

【課題を解決するための手段】本願第１発明に係る標準
信号検出装置は、入力信号を１フィールド時間分遅延す
る遅延装置を複数直列に接続して構成された遅延部と、
前記入力信号からゴースト除去基準信号をサンプリング
する第１サンプリング回路と、各前記遅延装置の出力よ
りゴースト除去基準信号をサンプリングする第２サンプ
リング回路と、前記第１サンプリング回路と第２サンプ
リング回路からの出力信号を任意の基準レベルと比較す
る少なくとも１つの比較回路と、前記比較回路の出力信
号に基づいてゴースト基準信号の有無を判別する判別回
路とを有し、ゴースト除去基準信号の有無により前記入
力信号が標準信号か否かを検出することを特徴とする。A standard signal detecting apparatus according to the first invention of the present application includes a delay section configured by connecting a plurality of delay apparatuses for delaying an input signal by one field time in series.
A first sampling circuit for sampling a ghost removal reference signal from the input signal, a second sampling circuit for sampling a ghost removal reference signal from the output of each delay device, and outputs from the first sampling circuit and the second sampling circuit At least one comparing circuit for comparing the signal with an arbitrary reference level, and a judging circuit for judging the presence or absence of the ghost reference signal based on the output signal of the comparing circuit, the input signal depending on the presence or absence of the ghost elimination reference signal. Is a standard signal.

【００１１】また、本願第２発明に係る標準信号検出装
置は、入力信号のゴースト除去基準信号をサンプリング
するサンプリング回路と、前記サンプリング回路の出力
信号を１フィールド時間分遅延する遅延装置を複数直列
に接続して構成された遅延部と、前記サンプリング回路
の出力と各前記遅延装置の出力信号を基準レベルと比較
する比較回路と、前記比較回路の出力信号に基づいてゴ
ースト基準信号の有無を判別する判別回路とを有し、ゴ
ースト除去基準信号の有無により前記入力信号が標準信
号か否かを検出することを特徴とする。The standard signal detector according to the second aspect of the present invention serially includes a sampling circuit for sampling the ghost elimination reference signal of the input signal and a delay device for delaying the output signal of the sampling circuit by one field time. A delay unit configured by connection, a comparison circuit that compares the output of the sampling circuit and the output signal of each delay device with a reference level, and the presence or absence of a ghost reference signal is determined based on the output signal of the comparison circuit. And a discrimination circuit for detecting whether or not the input signal is a standard signal based on the presence or absence of a ghost elimination reference signal.

【００１２】更に、本願第３発明に係る標準信号検出装
置は、入力信号からゴースト除去基準信号をサンプリン
グするサンプリング回路と、前記サンプリング回路の出
力信号を基準レベルと比較する比較回路と、前記比較回
路の出力を１フィールド時間分遅延する遅延装置を直列
に接続して構成された遅延部と、前記比較回路の出力信
号と各前記遅延装置の出力信号に基づいてゴースト除去
基準信号の有無を判別する判別回路とを有し、ゴースト
除去基準信号の有無により前記入力信号が標準信号か否
かを検出することを特徴とする。Further, the standard signal detecting apparatus according to the third aspect of the present invention includes a sampling circuit for sampling a ghost elimination reference signal from an input signal, a comparison circuit for comparing an output signal of the sampling circuit with a reference level, and the comparison circuit. The presence or absence of the ghost elimination reference signal is determined based on the delay unit configured by connecting in series the delay device for delaying the output of 1 field time by one field time, and the output signal of the comparison circuit and the output signal of each delay device. And a discrimination circuit for detecting whether or not the input signal is a standard signal based on the presence or absence of a ghost elimination reference signal.

【００１３】[0013]

【作用】上記第１乃至第３の発明に係る標準信号検出装
置は、入力信号に重畳されたゴースト除去信号の有無を
判別している。ゴースト除去信号が存在する場合には、
入力信号は標準信号であることが判別できる。従って、
標準信号を直接的に識別することができ、非標準信号を
誤って標準信号であると判別する事態を防止できる。ま
た、遅延部を用いているので、判別を確実なものとする
ことができる。The standard signal detecting apparatus according to the first to third aspects of the present invention determines the presence or absence of the ghost elimination signal superimposed on the input signal. If a deghosting signal is present,
It can be determined that the input signal is a standard signal. Therefore,
It is possible to directly identify the standard signal and prevent a situation in which the non-standard signal is mistakenly determined to be the standard signal. Moreover, since the delay unit is used, the determination can be made reliable.

【００１４】[0014]

【実施例】以下、添付の図面を参照して本発明の実施例
について説明する。Embodiments of the present invention will be described below with reference to the accompanying drawings.

【００１５】図１は本発明の第１実施例に係る標準信号
検出回路のブロック図を示す。図４はＮＴＳＣ方式での
サンプルタイミングを説明するタイミングチャートであ
る。なお、基準信号（以下、ＧＣＲ信号）は現在ＮＴＳ
Ｃ方式放送信号に８フィールド・シーケンス方式により
多重され、具体的には４１信号のように８フィールドで
１周する周期で多重されている。このため、本実施例で
は、標準信号を検出するために最低でも３フィールド分
の信号が必要となる。FIG. 1 is a block diagram of a standard signal detection circuit according to the first embodiment of the present invention. FIG. 4 is a timing chart explaining sample timing in the NTSC system. The reference signal (hereinafter, GCR signal) is currently NTS.
It is multiplexed on the C system broadcast signal by the 8-field sequence system, and more specifically, it is multiplexed on a cycle of one round in 8 fields like 41 signals. Therefore, in this embodiment, at least three fields of signals are required to detect the standard signal.

【００１６】入力信号１はチューナー装置により復調さ
れたＮＴＳＣ方式のビデオ信号か、外部各種ビデオ信号
再生装置（ＶＴＲ、レーザーディスク再生装置等）の再
生出力ビデオ信号である。１フィールド遅延線２、３は
入力信号を１フィールド時間分すなわち１／６０秒遅延
するための遅延線である。タイミング生成回路４は図４
のＧＣＲ信号に同期したサンプルパルス４２を生成し、
出力する回路である。サンプリング回路５、６、７は、
図４のサンプルパルス４２により前記入力信号や１フィ
ールド時間分遅延した信号等から垂直ブランキング期間
中に多重されているＧＣＲ信号をサンプリングする回路
である。比較回路９、１０、１１はサンプリング回路
５、６、７の出力を予め指定された比較レベルと比較
し、比較レベルより大きい信号に”１”、小さい信号に
は”０”を夫々対応出力させる回路である。判別回路１
２は比較回路５、６、７の出力から最低１個以上に出
力”１”が存在した場合に”１”を出力する回路であ
る。The input signal 1 is an NTSC system video signal demodulated by a tuner device or a reproduction output video signal of an external video signal reproducing device (VTR, laser disk reproducing device, etc.). The 1-field delay lines 2 and 3 are delay lines for delaying the input signal by 1 field time, that is, 1/60 seconds. The timing generation circuit 4 is shown in FIG.
Generate a sample pulse 42 synchronized with the GCR signal of
This is the output circuit. The sampling circuits 5, 6 and 7 are
This is a circuit for sampling the GCR signal multiplexed in the vertical blanking period from the input signal, the signal delayed by one field time, or the like by the sample pulse 42 of FIG. The comparator circuits 9, 10, 11 compare the outputs of the sampling circuits 5, 6, 7 with a predetermined comparison level, and output "1" for a signal higher than the comparison level and "0" for a signal smaller than the comparison level. Circuit. Discrimination circuit 1
Reference numeral 2 is a circuit for outputting "1" when at least one output "1" exists from the outputs of the comparison circuits 5, 6, 7.

【００１７】以下、本実施例の動作をタイミングチャー
トである図４を参照しながら具体的に説明する。The operation of this embodiment will be described below in detail with reference to the timing chart of FIG.

【００１８】入力信号１は１フィールド遅延線２に供給
され、１フィールド分遅延され、信号１３として出力さ
れる。この信号１３は１フィールド遅延線３に供給さ
れ、更に１フィールド時間分遅延され、信号１４として
出力される。信号１、１３、１４は夫々サンプリング回
路５、６、７に供給される。サンプリング回路５、６、
７は、タイミング生成回路から供給されるサンプルパル
スに応答して、各入力信号１、１３、１４のＧＣＲ信号
があるべき位置をサンプリングする。サンプリング回路
５、６、７はサンプリングした信号を比較回路９、１
０、１１に入力する。比較回路９、１０、１１はサンプ
リング回路５、６、７から供給された信号のレベルと、
予めＧＣＲ信号レベルの半分に設定された比較レベルと
を比較し、入力信号の信号レベルが比較レベルより大き
い信号の場合に、”１”、比較レベルより小さい場合に
は”０”を出力する。比較回路９、１０、１１の３つの
出力のうち１つ以上に”１”が存在する場合には出力処
理回路１２は”１”を出力し、入力信号１は標準信号で
あると判別できる。The input signal 1 is supplied to the 1-field delay line 2, delayed by 1 field, and output as a signal 13. The signal 13 is supplied to the 1-field delay line 3, further delayed by 1 field time, and output as a signal 14. The signals 1, 13 and 14 are supplied to the sampling circuits 5, 6 and 7, respectively. Sampling circuits 5, 6,
7 samples the position where the GCR signal of each input signal 1, 13, 14 should be in response to the sample pulse supplied from the timing generation circuit. The sampling circuits 5, 6 and 7 compare the sampled signals with the comparison circuits 9 and 1, respectively.
Input 0 and 11. The comparison circuits 9, 10 and 11 compare the levels of the signals supplied from the sampling circuits 5, 6 and 7,
The comparison level set in advance to half the GCR signal level is compared, and "1" is output when the signal level of the input signal is higher than the comparison level, and "0" is output when it is lower than the comparison level. When "1" is present in at least one of the three outputs of the comparator circuits 9, 10, 11, the output processing circuit 12 outputs "1", and it can be determined that the input signal 1 is a standard signal.

【００１９】次に、本発明の第２実施例について、図２
及び図４を参照して説明する。Next, a second embodiment of the present invention will be described with reference to FIG.
And FIG. 4 will be described.

【００２０】図２はこの実施例に係る標準信号検出回路
の回路ブロック図である。なお、ＧＣＲ信号はＮＴＳＣ
方式放送信号に８フィールドで１周する周期で多重され
ている。このため、本発明を実施するためには、本実施
例のように最低でも３フィールド分の信号が必要とな
る。FIG. 2 is a circuit block diagram of a standard signal detection circuit according to this embodiment. The GCR signal is NTSC
It is multiplexed on the system broadcast signal at a cycle of one cycle of eight fields. Therefore, in order to carry out the present invention, signals for at least three fields are required as in the present embodiment.

【００２１】入力信号２１はチューナー装置より復調さ
れたＮＴＳＣ方式のビデオ信号か、外部各種ビデオ信号
再生装置（ＶＴＲ、レーザーディスク再生装置等）の再
生出力ビデオ信号である。タイミング生成回路２２は、
図４のＧＣＲ信号に同期したサンプルパルス４２を生成
・出力する回路である。サンプリング回路２３は、サン
プルパルス４２に応答し、入力信号２１の垂直ブランキ
ング期間中に多重されているＧＣＲ信号をサンプリング
するサンプリング回路である。Ａ／Ｄ変換回路２４は、
サンプリング回路２３の出力をディジタル信号１５に変
換する回路である。１フィールド遅延メモリ２５、２６
は入力信号を１フィールド時間分、即ち１／６０秒遅延
するメモリである。比較回路２７、２８、２９はＡ／Ｄ
変換回路２４と、１フィールド遅延メモリ２５、２６と
の各出力信号１５、１６、１７を予め設定された比較レ
ベルと比較し、この比較レベルより大きい信号には”
１”、小さい信号には”０”を夫々出力する回路であ
る。判別回路３０は比較回路２７、２８、２９の出力中
に１個の”１”が存在した場合に”１”を出力する回路
である。The input signal 21 is an NTSC system video signal demodulated by the tuner device or a reproduction output video signal of an external video signal reproducing device (VTR, laser disk reproducing device, etc.). The timing generation circuit 22 is
It is a circuit for generating and outputting a sample pulse 42 synchronized with the GCR signal of FIG. The sampling circuit 23 is a sampling circuit which responds to the sample pulse 42 and samples the GCR signals multiplexed during the vertical blanking period of the input signal 21. The A / D conversion circuit 24
It is a circuit that converts the output of the sampling circuit 23 into a digital signal 15. 1-field delay memory 25, 26
Is a memory that delays the input signal by one field time, that is, 1/60 second. Comparing circuits 27, 28 and 29 are A / D
The output signals 15, 16 and 17 of the conversion circuit 24 and the 1-field delay memories 25 and 26 are compared with a preset comparison level.
It is a circuit that outputs 1 "and" 0 "for small signals respectively. The discrimination circuit 30 outputs" 1 "when one" 1 "is present in the outputs of the comparison circuits 27, 28, and 29. Circuit.

【００２２】以下、本実施例の動作を図４を参照しなが
ら具体的に説明する。The operation of this embodiment will be specifically described below with reference to FIG.

【００２３】入力信号２１はサンプリング回路２３に入
力される。サンプリング回路２３は、タイミング生成回
路２２から供給されるサンプルパルス４２に応答してＧ
ＣＲ信号のあるべき位置をサンプリングする。サンプリ
ング回路２３によりサンプリングされた信号はＡ／Ｄ変
換回路２４によりＡ／Ｄ変換され、ディジタル信号１５
となる。ディジタル信号１５は１フィールド遅延メモリ
２５により１フィールド時間分遅延され、信号１６とし
て出力される。信号１６は１フィールド遅延メモリ２６
により１フィールド時間分さらに遅延され、信号１７と
して出力される。比較回路２７、２８、２９は信号１
５、１６、１７と予めＧＣＲ信号レベルの半分に設定さ
れた比較レベルを比較する。各比較回路２７、２８、２
９は、信号１５、１６、１７が比較レベルよりも大きい
場合、”１”、小さければ”０”を出力する。比較回路
２７、２８、２９の出力に”１”が存在する場合に、判
別回路３０は入力信号２１が標準信号であることを示
す”１”の判別信号を出力する。The input signal 21 is input to the sampling circuit 23. The sampling circuit 23 responds to the G pulse in response to the sample pulse 42 supplied from the timing generation circuit 22.
The position of the CR signal should be sampled. The signal sampled by the sampling circuit 23 is A / D converted by the A / D conversion circuit 24, and the digital signal 15
Becomes The digital signal 15 is delayed by one field time by the one field delay memory 25 and output as a signal 16. The signal 16 is a 1-field delay memory 26.
Is further delayed by one field time and output as a signal 17. The comparison circuits 27, 28 and 29 use the signal 1
5, 16, and 17 are compared with the comparison level set to half the GCR signal level in advance. Each comparison circuit 27, 28, 2
9 outputs "1" when the signals 15, 16 and 17 are larger than the comparison level, and outputs "0" when they are smaller than the comparison level. When "1" exists in the outputs of the comparison circuits 27, 28, 29, the discrimination circuit 30 outputs the discrimination signal of "1" indicating that the input signal 21 is the standard signal.

【００２４】次に、本発明の第３実施例について、図３
と図４を参照して説明する。Next, a third embodiment of the present invention will be described with reference to FIG.
Will be described with reference to FIG.

【００２５】図３は本実施例に係る標準信号検出回路の
回路ブロック図である。なお、ＧＣＲ信号はＮＴＳＣ方
式放送信号に８フィールドで１周する周期で多重されて
いる。このため、本発明を実施するためには、本実施例
のように最低でも３フィールド分の信号が必要となる。FIG. 3 is a circuit block diagram of a standard signal detection circuit according to this embodiment. It should be noted that the GCR signal is multiplexed with the NTSC system broadcast signal at a cycle of one cycle of eight fields. Therefore, in order to carry out the present invention, signals for at least three fields are required as in the present embodiment.

【００２６】入力信号３１はチューナー装置より復調さ
れたＮＴＳＣ方式のビデオ信号か、外部各種ビデオ信号
再生装置（ＶＴＲ、レーザーディスク再生装置等）の再
生出力ビデオ信号である。タイミング生成回路３２は図
４のサンプルパルス４２を生成する。サンプリング回路
３２は、タイミング生成回路３３からのサンプルパルス
４２に応答して、入力信号３１をサンプリングする。Ａ
／Ｄ変換回路３４は、前記サンプリング回路１３の出力
をディジタル信号に変換する変換回路である。比較回路
３５はＡ／Ｄ変換回路３４の出力信号を予め設定された
比較レベルと比較し、比較レベルより大きい信号には”
１”、小さい信号には”０”を出力する。The input signal 31 is an NTSC video signal demodulated by the tuner device or a reproduction output video signal of an external video signal reproducing device (VTR, laser disk reproducing device, etc.). The timing generation circuit 32 generates the sample pulse 42 shown in FIG. The sampling circuit 32 samples the input signal 31 in response to the sample pulse 42 from the timing generation circuit 33. A
The / D conversion circuit 34 is a conversion circuit that converts the output of the sampling circuit 13 into a digital signal. The comparison circuit 35 compares the output signal of the A / D conversion circuit 34 with a preset comparison level.
1 "and" 0 "are output for small signals.

【００２７】比較回路３５の出力信号は１フィールド遅
延用フリップ・フロップ回路３６の入力端子に供給さ
れ、その出力は、１フィールド遅延用フリップ・フロッ
プ回路３７に供給される。一方、１フィールド遅延用フ
リップ・フロップ回路３６、３７の制御端子には、サン
プルパルス４２が遅延回路３９を介して供給される。遅
延回路３９はサンプルパルス４２をサンプリング回路３
３、Ａ／Ｄ変換回路３４、比較回路３５での遅延時間分
遅延させる。従って、１フィールド遅延用フリップ・フ
ロップ３６、３７は、入力信号を１フィールド時間分遅
延させる遅延装置として働く。The output signal of the comparison circuit 35 is supplied to the input terminal of the 1-field delay flip-flop circuit 36, and its output is supplied to the 1-field delay flip-flop circuit 37. On the other hand, the sample pulse 42 is supplied to the control terminals of the one-field delay flip-flop circuits 36 and 37 through the delay circuit 39. The delay circuit 39 outputs the sample pulse 42 to the sampling circuit 3
3, the delay time in the A / D conversion circuit 34 and the comparison circuit 35 is delayed. Therefore, the one-field delay flip-flops 36 and 37 function as a delay device that delays the input signal by one field time.

【００２８】比較回路３５の出力信号４０、１フィール
ド遅延回路３６、３７の出力信号４１、４２は判別回路
３８に供給される。判別回路３８は入力信号４０、４
１、４２に”１”が存在した場合に”１”を出力する。The output signal 40 of the comparison circuit 35 and the output signals 41 and 42 of the 1-field delay circuits 36 and 37 are supplied to the discrimination circuit 38. The discrimination circuit 38 receives the input signals 40, 4
When "1" exists in 1 and 42, "1" is output.

【００２９】以下、本実施例の動作を図４を参照しなが
ら具体的に説明する。The operation of this embodiment will be specifically described below with reference to FIG.

【００３０】サンプリング回路３２は、タイミング生成
回路３３から供給されるサンプルパルス４２に応答して
ＧＣＲ信号のあるべき位置をサンプリングする。サンプ
リング回路３３によりサンプリングされた信号はＡ／Ｄ
変換回路３４によりディジタル信号４０に変換される。The sampling circuit 32 samples the desired position of the GCR signal in response to the sample pulse 42 supplied from the timing generation circuit 33. The signal sampled by the sampling circuit 33 is A / D
The digital signal 40 is converted by the conversion circuit 34.

【００３１】比較回路３５はディジタル信号４０を予め
ＧＣＲ信号レベルの半分に設定された比較レベルと比較
し、ＧＣＲ信号の有無を判別し出力にＧＣＲ信号があれ
ば、”１”、無ければ”０”を出力する。比較回路３５
の出力信号４０は１フィールド遅延用フリップ・フロッ
プ回路３６、３７により１フィールド時間夫々遅延され
る。The comparison circuit 35 compares the digital signal 40 with a comparison level which is set to a half of the GCR signal level in advance, determines the presence or absence of the GCR signal, and outputs "1" if the GCR signal is present and "0" if there is no GCR signal. Is output. Comparison circuit 35
Output signal 40 is delayed by one field delay flip-flop circuits 36 and 37 for one field time.

【００３２】比較回路３５の出力信号４０、１フィール
ド遅延用フリップ・フロップ回路３６、３７は共に判別
回路に供給され、判別回路３８は入力信号に１個以上
の”１”が存在する場合に、入力信号３１は標準信号で
あると判別し、”１”を出力する。こうして、判別回路
３８の出力信号から入力信号３１が標準信号であるか否
かを知ることができる。The output signal 40 of the comparison circuit 35 and the 1-field delay flip-flop circuits 36 and 37 are both supplied to the discriminating circuit, and the discriminating circuit 38 determines that one or more "1" is present in the input signal. The input signal 31 is determined to be a standard signal, and "1" is output. In this way, it can be known from the output signal of the discrimination circuit 38 whether or not the input signal 31 is the standard signal.

【００３３】[0033]

【発明の効果】以上説明したように、本発明は予めＧＣ
Ｒ信号が付加されているＮＴＳＣ方式の信号において、
ＧＣＲ信号をサンプリングすることでＧＣＲ信号の有無
を判別しているので、３次元Ｙ／Ｃ分離処理を行う上で
必要な標準信号と非標準信号との区別が容易に実現でき
る。また、従来技術と異なり、ＧＣＲ信号の有無を判別
するため、検出の確実度が極めて高い。本発明により、
以上２点の従来技術の問題点が解決できることにより、
容易且つ確実に標準信号を検出できる。As described above, according to the present invention, the GC
In the NTSC system signal to which the R signal is added,
Since the presence / absence of the GCR signal is determined by sampling the GCR signal, the standard signal and the non-standard signal necessary for performing the three-dimensional Y / C separation processing can be easily realized. Further, unlike the prior art, since the presence or absence of the GCR signal is determined, the certainty of detection is extremely high. According to the invention,
By being able to solve the above two problems of the prior art,
The standard signal can be detected easily and reliably.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の第１実施例に係る標準信号検出回路の
構成を示すブロック図である。FIG. 1 is a block diagram showing a configuration of a standard signal detection circuit according to a first embodiment of the present invention.

【図２】本発明の第２実施例に係る標準信号検出回路の
構成を示すブロック図である。FIG. 2 is a block diagram showing a configuration of a standard signal detection circuit according to a second embodiment of the present invention.

【図３】本発明の第３実施例に係る標準信号検出回路の
構成を示すブロック図である。FIG. 3 is a block diagram showing a configuration of a standard signal detection circuit according to a third embodiment of the present invention.

【図４】図１乃至図３に示される標準信号検出回路の動
作を説明するためのタイミングチャート図である。FIG. 4 is a timing chart for explaining the operation of the standard signal detection circuit shown in FIGS. 1 to 3.

【図５】従来のＶＴＲ再生信号検出装置の回路構成を示
すブロック図である。FIG. 5 is a block diagram showing a circuit configuration of a conventional VTR reproduction signal detecting device.

【図６】従来の家庭用ＴＶゲーム装置再生信号検出装置
の回路構成を示すブロック図である。FIG. 6 is a block diagram showing a circuit configuration of a conventional home TV game device reproduction signal detecting device.

【符号の説明】[Explanation of symbols]

１，２１，３１；入力信号 ２、３，２５，２６；１フィールド遅延線 ４，２２，３２；タイミング生成回路 ５、６、７，２３，３３；サンプリング回路 ９、１０、１１，２７，２８，２９；比較回路 １２，３０，３８；判別回路 １３、１４；遅延映像信号、 １２；タイミング生成回路 １３；サンプリング回路 １４；Ａ／Ｄ変換回路 １５、１６；１フィールド遅延メモリ １７、１８、１９，３５；比較回路 ２０；判別回路 ２１；Ａ／Ｄ変換後の信号 ２２、２３；１フィールド遅延後の信号 ２４，３４；Ａ／Ｄ変換回路 ５１；垂直パルス分離回路 ５２；周波数検出回路 ５３；比較回路 ５４；出力処理回路 ６１；１フィールド遅延回路 ６２；差分検出回路 ６３；積分回路 ６４；比較回路 ６５；出力処理回路 Input signal 2,3,25,26; 1 field delay line 4, 22, 32; timing generation circuit 5, 6, 7, 23, 33; sampling circuit 9, 10, 11, 27, 28, 29; comparison circuit 12, 30, 38; discrimination circuit 13, 14; delayed video signal, 12: Timing generation circuit 13; Sampling circuit 14; A / D conversion circuit 15, 16; 1-field delay memory 17, 18, 19, 35; comparison circuit 20: Discrimination circuit 21; Signal after A / D conversion 22, 23; Signal after 1 field delay 24, 34; A / D conversion circuit 51; Vertical pulse separation circuit 52; Frequency detection circuit 53; Comparison circuit 54; Output processing circuit 61; 1-field delay circuit 62; Difference detection circuit 63; integrating circuit 64; comparison circuit 65; Output processing circuit

Claims (3)

【特許請求の範囲】[Claims] 【請求項１】 入力信号を１フィールド時間分遅延する
遅延装置を複数直列に接続して構成された遅延部と、前
記入力信号からゴースト除去基準信号をサンプリングす
る第１サンプリング回路と、各前記遅延装置の出力より
ゴースト除去基準信号をサンプリングする第２サンプリ
ング回路と、前記第１サンプリング回路と第２サンプリ
ング回路からの出力信号を任意の基準レベルと比較する
少なくとも１つの比較回路と、前記比較回路の出力信号
に基づいてゴースト基準信号の有無を判別する判別回路
とを有し、ゴースト除去基準信号の有無により前記入力
信号が標準信号か否かを検出することを特徴とする標準
信号検出装置。1. A delay unit configured by connecting a plurality of delay devices for delaying an input signal by one field time in series, a first sampling circuit for sampling a ghost elimination reference signal from the input signal, and each of the delays. A second sampling circuit for sampling a ghost elimination reference signal from the output of the device; at least one comparison circuit for comparing the output signals from the first sampling circuit and the second sampling circuit with an arbitrary reference level; A standard signal detecting device, comprising: a discriminating circuit for discriminating the presence or absence of a ghost reference signal based on an output signal, and detecting whether or not the input signal is a standard signal based on the presence or absence of a ghost removal reference signal. 【請求項２】 入力信号のゴースト除去基準信号をサン
プリングするサンプリング回路と、前記サンプリング回
路の出力信号を１フィールド時間分遅延する遅延装置を
複数直列に接続して構成された遅延部と、前記サンプリ
ング回路の出力と各前記遅延装置の出力信号を基準レベ
ルと比較する比較回路と、前記比較回路の出力信号に基
づいてゴースト基準信号の有無を判別する判別回路とを
有し、ゴースト除去基準信号の有無により前記入力信号
が標準信号か否かを検出することを特徴とする標準信号
検出装置。2. A sampling circuit for sampling a ghost elimination reference signal of an input signal, a delay unit configured by serially connecting a plurality of delay devices for delaying the output signal of the sampling circuit by one field time, and the sampling. A comparison circuit that compares the output of the circuit and the output signal of each delay device with a reference level, and a determination circuit that determines the presence / absence of a ghost reference signal based on the output signal of the comparison circuit. A standard signal detecting device, which detects whether or not the input signal is a standard signal based on the presence or absence of the standard signal. 【請求項３】 入力信号からゴースト除去基準信号をサ
ンプリングするサンプリング回路と、前記サンプリング
回路の出力信号を基準レベルと比較する比較回路と、前
記比較回路の出力を１フィールド時間分遅延する遅延装
置を直列に接続して構成された遅延部と、前記比較回路
の出力信号と各前記遅延装置の出力信号に基づいてゴー
スト除去基準信号の有無を判別する判別回路とを有し、
ゴースト除去基準信号の有無により前記入力信号が標準
信号か否かを検出することを特徴とする標準信号検出装
置。3. A sampling circuit for sampling a ghost elimination reference signal from an input signal, a comparison circuit for comparing the output signal of the sampling circuit with a reference level, and a delay device for delaying the output of the comparison circuit by one field time. A delay unit configured to be connected in series, and a determination circuit that determines the presence or absence of a ghost elimination reference signal based on the output signal of the comparison circuit and the output signal of each delay device,
A standard signal detecting device for detecting whether or not the input signal is a standard signal based on the presence or absence of a ghost elimination reference signal.