JPH0537664Y2 - - Google Patents
Info
- Publication number
- JPH0537664Y2 JPH0537664Y2 JP5770688U JP5770688U JPH0537664Y2 JP H0537664 Y2 JPH0537664 Y2 JP H0537664Y2 JP 5770688 U JP5770688 U JP 5770688U JP 5770688 U JP5770688 U JP 5770688U JP H0537664 Y2 JPH0537664 Y2 JP H0537664Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- signal
- error
- error amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 18
- 238000010586 diagram Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 4
- 238000009499 grossing Methods 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Description
本考案は、安定化された直流電圧を負荷に供給
する直流スイツチング電源に係り、特にスイツチ
投入時の過渡応答特性の改善に関する。
する直流スイツチング電源に係り、特にスイツチ
投入時の過渡応答特性の改善に関する。
第５図は、例えば本出願人が提案した特公昭57
−36768号）『パルス幅変換器』等で公知の直流ス
イツチング電源の構成ブロツク図である。 図において、コンバータ部はトランスＴにより
一次側と二次側とが絶縁されていて、巻線比によ
る電圧変換をする。即ち、商用の交流電源などか
ら整流平滑化して得た直流入力電圧Vioが、スイ
ツチSWを介してトランスＴ一次側に送られる。
すると、トランジスタTrのベース端子に送られ
る制御信号にしたがつて、オンオフ動作をする。
この結果発生するスイツチング信号はトランスＴ
二次側に発生するので、ダイオードＤ１，Ｄ２に
より整流され、チヨークコイルＬ１により高周波
成分を取除いた後に、出力側コンデンサＣ２によ
り平滑化されて、出力電圧Vputで蓄電されてい
る。 出力電圧の安定化のために、出力電圧Vputは抵
抗Ｒ１，Ｒ２の組により分圧されてOPアンプ等
よりなる誤差増幅器Ｕ１のプラス端子に接続され
る。続いて、誤差増幅器Ｕ１のマイナス端子に接
続された定電圧源Vref1と比較され、誤差信号epp
がPWM制御部に送られる。PWM制御部は所定
の基準電圧Vref2と誤差信号eppとを比較して、ト
ランジスタTrに送る制御信号のオンオフ比を変
えている。電源立上げ時にPWM制御部の動作を
緩慢なものとするために、スロースタートが設け
られていると、パルス幅は徐々に増大することに
なる。 このように構成された装置の動作を次に説明す
る。コンバータ部では、トランジスタTrのオン
オフによつて、トランスＴを介して、コンデンサ
Ｃ２にデユーテイ比に比例した出力電圧Vputが発
生する。出力安定化部では、出力電圧Vputは所定
の基準電圧Vrefと比較されて、誤差増幅器U1より
誤差信号eppが送られる。PWM制御部は誤差信号
eppがゼロとなる方向にトランジスタTrを制御す
る。
−36768号）『パルス幅変換器』等で公知の直流ス
イツチング電源の構成ブロツク図である。 図において、コンバータ部はトランスＴにより
一次側と二次側とが絶縁されていて、巻線比によ
る電圧変換をする。即ち、商用の交流電源などか
ら整流平滑化して得た直流入力電圧Vioが、スイ
ツチSWを介してトランスＴ一次側に送られる。
すると、トランジスタTrのベース端子に送られ
る制御信号にしたがつて、オンオフ動作をする。
この結果発生するスイツチング信号はトランスＴ
二次側に発生するので、ダイオードＤ１，Ｄ２に
より整流され、チヨークコイルＬ１により高周波
成分を取除いた後に、出力側コンデンサＣ２によ
り平滑化されて、出力電圧Vputで蓄電されてい
る。 出力電圧の安定化のために、出力電圧Vputは抵
抗Ｒ１，Ｒ２の組により分圧されてOPアンプ等
よりなる誤差増幅器Ｕ１のプラス端子に接続され
る。続いて、誤差増幅器Ｕ１のマイナス端子に接
続された定電圧源Vref1と比較され、誤差信号epp
がPWM制御部に送られる。PWM制御部は所定
の基準電圧Vref2と誤差信号eppとを比較して、ト
ランジスタTrに送る制御信号のオンオフ比を変
えている。電源立上げ時にPWM制御部の動作を
緩慢なものとするために、スロースタートが設け
られていると、パルス幅は徐々に増大することに
なる。 このように構成された装置の動作を次に説明す
る。コンバータ部では、トランジスタTrのオン
オフによつて、トランスＴを介して、コンデンサ
Ｃ２にデユーテイ比に比例した出力電圧Vputが発
生する。出力安定化部では、出力電圧Vputは所定
の基準電圧Vrefと比較されて、誤差増幅器U1より
誤差信号eppが送られる。PWM制御部は誤差信号
eppがゼロとなる方向にトランジスタTrを制御す
る。
しかし従来装置では、誤差増幅器Ｕ１の位相補
償にコンデンサＣ３と抵抗Ｒ３を挿入しているの
で、スイツチSWの投入時にオーバーシユートが
発生することがあつた。位相補償回路は出力安定
化用のフイードバツクループに取付けられて、安
定性を高めている。しかしこの位相補償回路で生
ずる遅れのため、出力電圧Vputがオーバーシユー
トするのである。尚、スロースタートが取付けて
ある場合にはこの作用で電源投入時にはフイード
バツクループが切れた状態となつている。 本考案はこのような課題を解決したもので、電
源投入時に出力電圧Vputがオーバーシユートしな
い直流スイツチング電源を提供することを目的と
する。
償にコンデンサＣ３と抵抗Ｒ３を挿入しているの
で、スイツチSWの投入時にオーバーシユートが
発生することがあつた。位相補償回路は出力安定
化用のフイードバツクループに取付けられて、安
定性を高めている。しかしこの位相補償回路で生
ずる遅れのため、出力電圧Vputがオーバーシユー
トするのである。尚、スロースタートが取付けて
ある場合にはこの作用で電源投入時にはフイード
バツクループが切れた状態となつている。 本考案はこのような課題を解決したもので、電
源投入時に出力電圧Vputがオーバーシユートしな
い直流スイツチング電源を提供することを目的と
する。
【課題を解決するための手段】
このような目的を達成する本考案は、直流入力
電圧をスイツチング素子によりオンオフして、発
生したスイツチング信号を整流平滑化して負荷に
直流電圧を送るコンバータ部と、このコンバータ
部で出力する電圧を所定の基準電圧を比較して誤
差信号を出力する誤差増幅器と、この誤差増幅器
で出力された誤差信号がゼロとなるように前記ス
イツチング素子に制御信号を送るPWM制御部と
を備えた直流スイツチング電源において、次の構
成としたものである。 即ち、誤差増幅器のマイナス端子に前記基準電
圧を供給し、プラス端子に前記出力電圧に関連し
た信号を入力し、出力端子とマイナス端子との間
に抵抗とコンデンサを直列に接続して位相補償を
すると共に、この抵抗とコンデンサと並列にダイ
オードを取付けて出力端子側にカソード側を向け
たことを特徴としている。 尚、誤差増幅器のプラス端子に前記基準電圧を
供給し、マイナス端子に前記出力電圧に関連した
信号を入力している場合には、出力端子とマイナ
ス端子との間に抵抗とコンデンサを直列に接続し
て位相補償をすると共に、この抵抗とコンデンサ
と並列にダイオードを取付けて出力端子側にアノ
ード側を向けてもよい。
電圧をスイツチング素子によりオンオフして、発
生したスイツチング信号を整流平滑化して負荷に
直流電圧を送るコンバータ部と、このコンバータ
部で出力する電圧を所定の基準電圧を比較して誤
差信号を出力する誤差増幅器と、この誤差増幅器
で出力された誤差信号がゼロとなるように前記ス
イツチング素子に制御信号を送るPWM制御部と
を備えた直流スイツチング電源において、次の構
成としたものである。 即ち、誤差増幅器のマイナス端子に前記基準電
圧を供給し、プラス端子に前記出力電圧に関連し
た信号を入力し、出力端子とマイナス端子との間
に抵抗とコンデンサを直列に接続して位相補償を
すると共に、この抵抗とコンデンサと並列にダイ
オードを取付けて出力端子側にカソード側を向け
たことを特徴としている。 尚、誤差増幅器のプラス端子に前記基準電圧を
供給し、マイナス端子に前記出力電圧に関連した
信号を入力している場合には、出力端子とマイナ
ス端子との間に抵抗とコンデンサを直列に接続し
て位相補償をすると共に、この抵抗とコンデンサ
と並列にダイオードを取付けて出力端子側にアノ
ード側を向けてもよい。
本考案の各構成要素はつぎの作用をする。誤差
増幅器の抵抗とコンデンサは位相補償をして、定
常状態に於ける安定性を高める。誤差増幅器のダ
イオードは電源投入時に発生するオーバーシユー
トを抑止する。基準電圧がプラスマイナス端子の
いずれに接続されるかによつて、カソードの接続
する方向を変え、通常の制御電圧の近傍に誤差信
号電圧を保持する。
増幅器の抵抗とコンデンサは位相補償をして、定
常状態に於ける安定性を高める。誤差増幅器のダ
イオードは電源投入時に発生するオーバーシユー
トを抑止する。基準電圧がプラスマイナス端子の
いずれに接続されるかによつて、カソードの接続
する方向を変え、通常の制御電圧の近傍に誤差信
号電圧を保持する。
以下図面を用いて、本考案を説明する。
第１図は、本考案の一実施例を示す構成ブロツ
ク図である。尚第１図において、前記第５図と同
一作用をするものには同一符号をつけ説明を省略
する。図において、出力電圧Vputは抵抗Ｒ１，Ｒ
２によつて分圧されて誤差増幅器Ｕ１のプラス端
子に接続されている。基準電圧Vrefが例えば
1Voltとし、誤差増幅器Ｕ１のナイナス端子に接
続されており、例えば正電圧源Vcc（ここでは＋
15Volt）とコモンラインとの間を抵抗Ｒ４，Ｒ
５で分圧して得る。誤差増幅器Ｕ１には正電圧源
Vcc及び負電源Veeが動作用に接続されている。
出力端子とマイナス端子の間には、抵抗Ｒ３及び
コンデンサＣ３が直列に接続され、これと並列に
カソード側が出力端子にアノード側がマイナス端
子に接続されたダイオードＤ３が接続されてい
る。出力端子からは誤差信号eppがPWM制御部に
送られる。 このように構成された装置の動作を次に説明す
る。第２図は第１図の装置の動作を示す波形図
で、Ａは入力電圧Vio、Ｂは出力電圧Vput、Ｃは
誤差信号eppを示している。図中時刻ゼロで電源
が投入される。すると出力電圧Vputはゼロから所
定の基準出力電圧まで時間に比例して増大する。
ダイオードＤ３の作用でオーバーシユートが小さ
くなつている。 この理由は、ダイオードＤ３が存在しないと誤
差信号eppが負電源電圧Veeまで低下しているか
ら、出力電圧Vputが基準電圧Vrefに相当する値に
なつて誤差増幅器Ｕ１が誤差信号eppの出力を小
さいものとしても、容量の影響で依然として負電
源電圧Vee付近にあるからである。そこで、誤差
信号eppの応答に時間遅れが生じてオーバーシユ
ートが大きくなる。 ダイオードＤ３が存在すると、誤差信号eppが
小さくなればダイオードＤ３がオンして、出力電
圧Vputが基準電圧VrefとダイオードＤ３の順方向
電圧Vdを加えた電圧になつている。そこで誤差
信号eppの電圧は（Vref−Vd）となり、例えば
0.3Voltぐらいとなるから通常の制御電圧に近く
なつている。そこで、出力電圧Vputが基準電圧
Vrefに相当する値になつて誤差増幅器Ｕ１が誤差
信号eppの出力を小さいものとすれば、誤差信号
eppは素早く制御電圧となつて応答に時間遅れ少
なくなつてオーバーシユートが小さくなる。 第３図はトランスを有しないダウン型とよばれ
る直流スイツチング電源に実施する場合の構成ブ
ロツク図である。図において、コンバータ部は、
商用の交流電源などから整流平滑化して得た直流
入力電圧Vioが、スイツチSWを介して入力側コン
デンサＣ１に蓄電される。トランジスタTrのコ
レクタ端子にはこのコンデンサＣ１に蓄電された
電圧が供給され、ベース端子に送られる制御信号
にしたがつてオンオフ動作をして、エミツタ端子
側にスイツチング信号を出力する。このスイツチ
ング信号はダイオードＤ１により負電圧成分が除
かれ、チヨークコイルＬ１により高周波成分を取
除いた後に、出力側コンデンサＣ２により平滑化
されて、出力電圧Vputで蓄電されている。 出力電圧の安定化のために、出力電圧Vputは抵
抗Ｒ１，Ｒ２の組により分圧されてOPアンプ等
よりなる誤差増幅器Ｕ１のマイナス端子に接続さ
れる。続いて、誤差増幅器Ｕ１のプラス端子に接
続された定電圧源Vref1と比較され、誤差信号epp
がPWM制御部に送られる。 そして、誤差増幅器Ｕ１には正電圧源Vcc及び
負電源Veeが動作用に接続されている。出力端子
とマイナス端子の間には、抵抗Ｒ３及びコンデン
サＣ３が直列に接続され、これと並列にアノード
側が出力端子にカソード側がマイナス端子に接続
されたダイオードＤ３が接続されている。 PWM制御部は所定の基準電圧Vref2と誤差信号
eppとを比較して、トランジスタTrに送る制御信
号のオンオフ比を変えている。 このように構成された装置の動作を次に説明す
る。第４図は第３図の装置の動作を示す波形図
で、Ａは入力電圧Vio、Ｂは出力電圧Vput、Ｃは
誤差信号eppを示している。図中時刻ゼロで電源
が投入される。すると出力電圧Vputはゼロから所
定の基準出力電圧まで時間に比例して増大する。
ダイオードＤ３の作用でオーバーシユートが小さ
くなつている。 この理由は、ダイオードＤ３が存在しないと誤
差信号eppが正電源電圧Vccまで上昇しているか
ら、出力電圧Vputが基準電圧Vrefに相当する値に
なつて誤差増幅器Ｕ１が誤差信号eppの出力を小
さいものとしても、容量の影響で依然として正電
源電圧Vcc付近にあるからである。そこで、誤差
信号eppの応答に時間遅れが生じてオーバーシユ
ートが大きくなる。 ダイオードＤ３が存在すると、誤差信号eppが
大きくなればダイオードＤ３がオンして、出力電
圧Vputが基準電圧VrefとダイオードＤ３の順方向
電圧Vdを加えた電圧になつている。そこで誤差
信号eppの電圧は（Vref−Vd）となり、例えば
0.3Voltぐらいとなるから通常の制御電圧に近く
なつている。そこで、出力電圧Vputが基準電圧
Vrefに相当する値になつて誤差増幅器Ｕ１が誤差
信号eppの出力を小さいものとすれば、誤差信号
eppは素早く制御電圧となつて応答に時間遅れ少
なくなつてオーバーシユートが小さくなる。
ク図である。尚第１図において、前記第５図と同
一作用をするものには同一符号をつけ説明を省略
する。図において、出力電圧Vputは抵抗Ｒ１，Ｒ
２によつて分圧されて誤差増幅器Ｕ１のプラス端
子に接続されている。基準電圧Vrefが例えば
1Voltとし、誤差増幅器Ｕ１のナイナス端子に接
続されており、例えば正電圧源Vcc（ここでは＋
15Volt）とコモンラインとの間を抵抗Ｒ４，Ｒ
５で分圧して得る。誤差増幅器Ｕ１には正電圧源
Vcc及び負電源Veeが動作用に接続されている。
出力端子とマイナス端子の間には、抵抗Ｒ３及び
コンデンサＣ３が直列に接続され、これと並列に
カソード側が出力端子にアノード側がマイナス端
子に接続されたダイオードＤ３が接続されてい
る。出力端子からは誤差信号eppがPWM制御部に
送られる。 このように構成された装置の動作を次に説明す
る。第２図は第１図の装置の動作を示す波形図
で、Ａは入力電圧Vio、Ｂは出力電圧Vput、Ｃは
誤差信号eppを示している。図中時刻ゼロで電源
が投入される。すると出力電圧Vputはゼロから所
定の基準出力電圧まで時間に比例して増大する。
ダイオードＤ３の作用でオーバーシユートが小さ
くなつている。 この理由は、ダイオードＤ３が存在しないと誤
差信号eppが負電源電圧Veeまで低下しているか
ら、出力電圧Vputが基準電圧Vrefに相当する値に
なつて誤差増幅器Ｕ１が誤差信号eppの出力を小
さいものとしても、容量の影響で依然として負電
源電圧Vee付近にあるからである。そこで、誤差
信号eppの応答に時間遅れが生じてオーバーシユ
ートが大きくなる。 ダイオードＤ３が存在すると、誤差信号eppが
小さくなればダイオードＤ３がオンして、出力電
圧Vputが基準電圧VrefとダイオードＤ３の順方向
電圧Vdを加えた電圧になつている。そこで誤差
信号eppの電圧は（Vref−Vd）となり、例えば
0.3Voltぐらいとなるから通常の制御電圧に近く
なつている。そこで、出力電圧Vputが基準電圧
Vrefに相当する値になつて誤差増幅器Ｕ１が誤差
信号eppの出力を小さいものとすれば、誤差信号
eppは素早く制御電圧となつて応答に時間遅れ少
なくなつてオーバーシユートが小さくなる。 第３図はトランスを有しないダウン型とよばれ
る直流スイツチング電源に実施する場合の構成ブ
ロツク図である。図において、コンバータ部は、
商用の交流電源などから整流平滑化して得た直流
入力電圧Vioが、スイツチSWを介して入力側コン
デンサＣ１に蓄電される。トランジスタTrのコ
レクタ端子にはこのコンデンサＣ１に蓄電された
電圧が供給され、ベース端子に送られる制御信号
にしたがつてオンオフ動作をして、エミツタ端子
側にスイツチング信号を出力する。このスイツチ
ング信号はダイオードＤ１により負電圧成分が除
かれ、チヨークコイルＬ１により高周波成分を取
除いた後に、出力側コンデンサＣ２により平滑化
されて、出力電圧Vputで蓄電されている。 出力電圧の安定化のために、出力電圧Vputは抵
抗Ｒ１，Ｒ２の組により分圧されてOPアンプ等
よりなる誤差増幅器Ｕ１のマイナス端子に接続さ
れる。続いて、誤差増幅器Ｕ１のプラス端子に接
続された定電圧源Vref1と比較され、誤差信号epp
がPWM制御部に送られる。 そして、誤差増幅器Ｕ１には正電圧源Vcc及び
負電源Veeが動作用に接続されている。出力端子
とマイナス端子の間には、抵抗Ｒ３及びコンデン
サＣ３が直列に接続され、これと並列にアノード
側が出力端子にカソード側がマイナス端子に接続
されたダイオードＤ３が接続されている。 PWM制御部は所定の基準電圧Vref2と誤差信号
eppとを比較して、トランジスタTrに送る制御信
号のオンオフ比を変えている。 このように構成された装置の動作を次に説明す
る。第４図は第３図の装置の動作を示す波形図
で、Ａは入力電圧Vio、Ｂは出力電圧Vput、Ｃは
誤差信号eppを示している。図中時刻ゼロで電源
が投入される。すると出力電圧Vputはゼロから所
定の基準出力電圧まで時間に比例して増大する。
ダイオードＤ３の作用でオーバーシユートが小さ
くなつている。 この理由は、ダイオードＤ３が存在しないと誤
差信号eppが正電源電圧Vccまで上昇しているか
ら、出力電圧Vputが基準電圧Vrefに相当する値に
なつて誤差増幅器Ｕ１が誤差信号eppの出力を小
さいものとしても、容量の影響で依然として正電
源電圧Vcc付近にあるからである。そこで、誤差
信号eppの応答に時間遅れが生じてオーバーシユ
ートが大きくなる。 ダイオードＤ３が存在すると、誤差信号eppが
大きくなればダイオードＤ３がオンして、出力電
圧Vputが基準電圧VrefとダイオードＤ３の順方向
電圧Vdを加えた電圧になつている。そこで誤差
信号eppの電圧は（Vref−Vd）となり、例えば
0.3Voltぐらいとなるから通常の制御電圧に近く
なつている。そこで、出力電圧Vputが基準電圧
Vrefに相当する値になつて誤差増幅器Ｕ１が誤差
信号eppの出力を小さいものとすれば、誤差信号
eppは素早く制御電圧となつて応答に時間遅れ少
なくなつてオーバーシユートが小さくなる。
以上説明したように、本考案によれば誤差増幅
器Ｕ１の出力電圧をダイオードＤ３を用いて通常
の制御電圧に近い領域に保持するので、電源投入
時に於ける応答性が改善されて、オーバーシヨー
トが小さくなるという実用上の効果がある。
器Ｕ１の出力電圧をダイオードＤ３を用いて通常
の制御電圧に近い領域に保持するので、電源投入
時に於ける応答性が改善されて、オーバーシヨー
トが小さくなるという実用上の効果がある。
第１図は本考案の一実施例を示す構成ブロツク
図、第２図は第１図の装置の動作を示す波形図、
第３図はトランスを有しないダウン型とよばれる
直流スイツチング電源に実施する場合の構成ブロ
ツク図、第４図は第３図の装置の動作を示す波形
図である。第５図は従来装置の構成ブロツク図で
ある。 Ｕ１……誤差増幅器、Ｃ３……コンデンサ、Ｒ
３……抵抗、Ｄ３……ダイオード、epp……誤差
信号。
図、第２図は第１図の装置の動作を示す波形図、
第３図はトランスを有しないダウン型とよばれる
直流スイツチング電源に実施する場合の構成ブロ
ツク図、第４図は第３図の装置の動作を示す波形
図である。第５図は従来装置の構成ブロツク図で
ある。 Ｕ１……誤差増幅器、Ｃ３……コンデンサ、Ｒ
３……抵抗、Ｄ３……ダイオード、epp……誤差
信号。
Claims (1)
- 【実用新案登録請求の範囲】 (1) 直流入力電圧をスイツチング素子によりオン
オフして、発生したスイツチング信号を整流平
滑化して負荷に直流電圧を送るコンバータ部
と、 このコンバータ部で出力する電圧を所定の基
準電圧と比較して誤差信号を出力する誤差増幅
器と、 この誤差増幅器で出力された誤差信号がゼロ
となるように前記スイツチング素子に制御信号
を送るPWM制御部と、 を備えた直流スイツチング電源において、 誤差増幅器のマイナス端子に前記基準電圧を
供給し、プラス端子に前記出力電圧に関連した
信号を入力し、出力端子とマイナス端子との間
に抵抗とコンデンサを直列に接続して位相補償
をすると共に、この抵抗とコンデンサと並列に
ダイオードを取付けて出力端子側にカソード側
を向けたことを特徴とする直流スイツチング電
源。 (2) 直流入力電圧をスイツチング素子によりオン
オフして、発生したスイツチング信号を整流平
滑化して負荷に直流電圧を送るコンバータ部
と、 このコンバータ部で出力する電圧を所定の基
準電圧と比較して誤差信号を出力する誤差増幅
器と、 この誤差増幅器で出力された誤差信号がゼロ
となるように前記スイツチング素子に制御信号
を送るPWM制御部と、 を備えた直流スイツチング電源において、 誤差増幅器のプラス端子に前記基準電圧を供
給し、マイナス端子に前記出力電圧に関連した
信号を入力し、出力端子とマイナス端子との間
に抵抗とコンデンサを直列に接続して位相補償
をすると共に、この抵抗とコンデンサと並列に
ダイオードを取付けて出力端子側にアノード側
を向けたことを特徴とする直流スイツチング電
源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5770688U JPH0537664Y2 (ja) | 1988-04-28 | 1988-04-28 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5770688U JPH0537664Y2 (ja) | 1988-04-28 | 1988-04-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01162781U JPH01162781U (ja) | 1989-11-13 |
| JPH0537664Y2 true JPH0537664Y2 (ja) | 1993-09-22 |
Family
ID=31283549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5770688U Expired - Lifetime JPH0537664Y2 (ja) | 1988-04-28 | 1988-04-28 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0537664Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7478680B2 (ja) * | 2021-01-27 | 2024-05-07 | 株式会社日立ハイテク | 高電圧モジュール |
-
1988
- 1988-04-28 JP JP5770688U patent/JPH0537664Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01162781U (ja) | 1989-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6069807A (en) | Compensation circuit method of operations thereof and converter employing the same | |
| GB2253311A (en) | Power factor correction converter | |
| US4263643A (en) | Switching regulator provided with error amplifier circuit having overcurrent protecting function | |
| US5629841A (en) | Low power dc-dc converter | |
| US5239453A (en) | DC to DC converter employing a free-running single stage blocking oscillator | |
| JPH0537664Y2 (ja) | ||
| JPH0951672A (ja) | 自励式の降圧型ｄｃ−ｄｃコンバータ | |
| JPH05344712A (ja) | スイッチング電源の過負荷保護回路 | |
| JP3045204B2 (ja) | スイッチング電源装置 | |
| JPH08331843A (ja) | スイッチング電源装置の出力電圧検出回路 | |
| JPH03253260A (ja) | 過電流垂下点制御方式 | |
| JP2560377Y2 (ja) | アクティブ平滑フィルタ型電源装置 | |
| JPS6393791U (ja) | ||
| JP2961851B2 (ja) | 圧電トランスを用いた電源回路 | |
| JPS60190165A (ja) | 電源装置 | |
| JP2001178123A (ja) | 直流安定化電源装置 | |
| JPH0223105Y2 (ja) | ||
| JPH019270Y2 (ja) | ||
| JPH0241654A (ja) | リンギングチョークコンバータ電源装置 | |
| JP3410571B2 (ja) | 直流電源回路 | |
| JPH066710Y2 (ja) | スイッチング電源の可変ダミー回路 | |
| JPS6135564B2 (ja) | ||
| JPS603676Y2 (ja) | スイツチングレギユレータ | |
| JPH0619329Y2 (ja) | リンギングチョークコンバータ | |
| JPS5930032B2 (ja) | 定電圧制御方式 |