JPH0537497A - 誤り監視用bip−n符号演算付加・照合回路 - Google Patents
誤り監視用bip−n符号演算付加・照合回路Info
- Publication number
- JPH0537497A JPH0537497A JP3187638A JP18763891A JPH0537497A JP H0537497 A JPH0537497 A JP H0537497A JP 3187638 A JP3187638 A JP 3187638A JP 18763891 A JP18763891 A JP 18763891A JP H0537497 A JPH0537497 A JP H0537497A
- Authority
- JP
- Japan
- Prior art keywords
- bip
- code
- data
- stm
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Detection And Correction Of Errors (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】
【目的】 本発明は、SDH網において、VC−32フ
レームのBIP−N符号を演算する誤り監視用BIP−
N符号演算付加・照合回路に関し、BIP−N符号を3
チャンネル分まとめて演算するようにして、回路規模を
縮小することを目的とする。 【構成】 SDHのVC−32からSTM−1への多重
化に際し、VC−32のデータを3チャンネル分まとめ
てSTM−1のデータとして出力する送信部101と、
STM−1のデータについてBIP−N符号を演算する
パリティ演算部102と、演算されたBIP−N符号を
保持する保持部103と、保持されたBIP−N符号
を、次フレームのSTM−1のデータのパスオーバーヘ
ッドにB3の値として付加する付加部104と、から構
成する。
レームのBIP−N符号を演算する誤り監視用BIP−
N符号演算付加・照合回路に関し、BIP−N符号を3
チャンネル分まとめて演算するようにして、回路規模を
縮小することを目的とする。 【構成】 SDHのVC−32からSTM−1への多重
化に際し、VC−32のデータを3チャンネル分まとめ
てSTM−1のデータとして出力する送信部101と、
STM−1のデータについてBIP−N符号を演算する
パリティ演算部102と、演算されたBIP−N符号を
保持する保持部103と、保持されたBIP−N符号
を、次フレームのSTM−1のデータのパスオーバーヘ
ッドにB3の値として付加する付加部104と、から構
成する。
Description
【0001】
【産業上の利用分野】本発明は、SDH(同期デジタル
ハイアラーキ)で定義された同期インタフェース速度で
伝送を行う伝送網において、VC−32フレームのPO
H(パスオーバーヘッド)のB3の値(BIP−N符
号)を演算し、その値の付加及び照合を行う、誤り監視
用BIP−N符号演算付加・照合回路に関する。
ハイアラーキ)で定義された同期インタフェース速度で
伝送を行う伝送網において、VC−32フレームのPO
H(パスオーバーヘッド)のB3の値(BIP−N符
号)を演算し、その値の付加及び照合を行う、誤り監視
用BIP−N符号演算付加・照合回路に関する。
【0002】
【従来の技術】従来、SDHで定義された同期インタフ
ェース速度で伝送を行う伝送網において、VC−32か
らSTM−1への多重化に際しては、図6に示すよう
に、50Mb/sのVC−32フレームの偶数パリティ
(BIP−N符号)を演算して、次フレームのPOHに
B3の値として付加し、その後3チャンネル分を多重化
して、150Mb/sのSTM−1フレームを構成する
ようにしており、B3の値を演算する演算回路を3チャ
ンネル分持っていた。
ェース速度で伝送を行う伝送網において、VC−32か
らSTM−1への多重化に際しては、図6に示すよう
に、50Mb/sのVC−32フレームの偶数パリティ
(BIP−N符号)を演算して、次フレームのPOHに
B3の値として付加し、その後3チャンネル分を多重化
して、150Mb/sのSTM−1フレームを構成する
ようにしており、B3の値を演算する演算回路を3チャ
ンネル分持っていた。
【0003】また、受信側では、STM−1から3チャ
ンネルのVC−32に3層展開を行った後に、それぞれ
B3の値の演算と誤り監視を行っていた。このため、分
離した3つのVC−32フレームに個別にパリティ演算
回路を持っていた。
ンネルのVC−32に3層展開を行った後に、それぞれ
B3の値の演算と誤り監視を行っていた。このため、分
離した3つのVC−32フレームに個別にパリティ演算
回路を持っていた。
【0004】そして、1フレーム毎に演算回路をリセッ
トする場合、図7のタイムチャートに示すように、フレ
ームパルスの反転信号(図中d)をリセットパルスとし
て使用すると、フレームの先頭から2番目のデータまで
リセットがかかるため、図中fで示すリセットパルスを
作る回路が必要であった。
トする場合、図7のタイムチャートに示すように、フレ
ームパルスの反転信号(図中d)をリセットパルスとし
て使用すると、フレームの先頭から2番目のデータまで
リセットがかかるため、図中fで示すリセットパルスを
作る回路が必要であった。
【0005】
【発明が解決しようとする課題】このように、従来の誤
り監視用BIP−N符号の付加及び照合においては、V
C−32フレームの段階でB3の値の演算を行うように
していたため、3つのVC−32フレームに対して個別
にB3の値を演算する回路や、誤り監視を行う回路が必
要であるという問題があった。また、演算回路のリセッ
トパルスを作る回路が必要であり、回路が複雑になると
いう問題があった。
り監視用BIP−N符号の付加及び照合においては、V
C−32フレームの段階でB3の値の演算を行うように
していたため、3つのVC−32フレームに対して個別
にB3の値を演算する回路や、誤り監視を行う回路が必
要であるという問題があった。また、演算回路のリセッ
トパルスを作る回路が必要であり、回路が複雑になると
いう問題があった。
【0006】本発明は、このような事情を考慮してなさ
れたもので、SDH網において、VC−32フレームに
付加するBIP−N符号を3チャンネル分まとめて演算
し、それをB3の値として付加し、その信号の受信時に
は、BIP−N符号を3チャンネル分まとめて演算し、
その結果をB3の値と照合するようにして、回路規模の
縮小を図った誤り監視用BIP−N符号演算付加・照合
回路を提供するものである。
れたもので、SDH網において、VC−32フレームに
付加するBIP−N符号を3チャンネル分まとめて演算
し、それをB3の値として付加し、その信号の受信時に
は、BIP−N符号を3チャンネル分まとめて演算し、
その結果をB3の値と照合するようにして、回路規模の
縮小を図った誤り監視用BIP−N符号演算付加・照合
回路を提供するものである。
【0007】
【課題を解決するための手段】図1は請求項1の発明の
構成を示すブロック図であり、図に示すように、請求項
1の発明の誤り監視用BIP−N符号演算付加回路は、
SDHで定義された同期インタフェース速度で伝送を行
う伝送路に設けられ、VC−32からSTM−1への多
重化に際し、VC−32のデータを受け、そのデータを
3チャンネル分まとめてSTM−1のデータとして出力
する送信部101と、送信部101から出力されたST
M−1のデータについてBIP−N符号を演算するパリ
ティ演算部102と、パリティ演算部102によって演
算されたBIP−N符号を保持する保持部103と、保
持部103よって保持されたBIP−N符号を、次フレ
ームのSTM−1のデータのパスオーバーヘッドにB3
の値として付加する付加部104と、から構成される。
構成を示すブロック図であり、図に示すように、請求項
1の発明の誤り監視用BIP−N符号演算付加回路は、
SDHで定義された同期インタフェース速度で伝送を行
う伝送路に設けられ、VC−32からSTM−1への多
重化に際し、VC−32のデータを受け、そのデータを
3チャンネル分まとめてSTM−1のデータとして出力
する送信部101と、送信部101から出力されたST
M−1のデータについてBIP−N符号を演算するパリ
ティ演算部102と、パリティ演算部102によって演
算されたBIP−N符号を保持する保持部103と、保
持部103よって保持されたBIP−N符号を、次フレ
ームのSTM−1のデータのパスオーバーヘッドにB3
の値として付加する付加部104と、から構成される。
【0008】また、図2は請求項2の発明の構成を示す
ブロック図であり、図に示すように、請求項2の発明の
誤り監視用BIP−N符号演算照合回路は、SDHで定
義された同期インタフェース速度で伝送を行う伝送路に
設けられ、STM−1からVC−32への分離に際し、
VC−32が3チャンネル分まとめられてSTM−1と
されたデータを受け、そのデータを3チャンネルのVC
−32のデータとして出力する受信部201と、受信部
201に受信されるSTM−1のデータについてBIP
−N符号を演算するパリティ演算部202と、BIP−
N符号の演算されたフレームの次フレームのSTM−1
のデータのパスオーバーヘッドにB3の値として付加さ
れているBIP−N符号を保持する保持部203と、パ
リティ演算部202によって演算されたBIP−N符号
と、保持部203に保持されたBIP−N符号とを照合
し、一致していなければアラームを出力する照合部20
4と、から構成される。
ブロック図であり、図に示すように、請求項2の発明の
誤り監視用BIP−N符号演算照合回路は、SDHで定
義された同期インタフェース速度で伝送を行う伝送路に
設けられ、STM−1からVC−32への分離に際し、
VC−32が3チャンネル分まとめられてSTM−1と
されたデータを受け、そのデータを3チャンネルのVC
−32のデータとして出力する受信部201と、受信部
201に受信されるSTM−1のデータについてBIP
−N符号を演算するパリティ演算部202と、BIP−
N符号の演算されたフレームの次フレームのSTM−1
のデータのパスオーバーヘッドにB3の値として付加さ
れているBIP−N符号を保持する保持部203と、パ
リティ演算部202によって演算されたBIP−N符号
と、保持部203に保持されたBIP−N符号とを照合
し、一致していなければアラームを出力する照合部20
4と、から構成される。
【0009】
【作用】この発明によれば、VC−32フレームの段階
でBIP−N符号を演算せず、3つのVC−32を多重
化したSTM−1の段階で、チャンネル別のBIP−N
符号の演算と誤り監視を行うので、回路規模を縮小する
ことができる。
でBIP−N符号を演算せず、3つのVC−32を多重
化したSTM−1の段階で、チャンネル別のBIP−N
符号の演算と誤り監視を行うので、回路規模を縮小する
ことができる。
【0010】
【実施例】以下、図面に示す実施例に基づいてこの発明
を詳述する。なお、これによってこの発明が限定される
ものではない。
を詳述する。なお、これによってこの発明が限定される
ものではない。
【0011】図3は請求項1に係わる発明の一実施例の
構成を示す回路ブロック図であり、誤り監視用BIP−
8符号演算付加回路を示している。図において、1は第
1セレクタであり、SDHで定義された同期インタフェ
ース速度で伝送を行う伝送路に設けられ、VC−32か
らSTM−1への多重化に際し、VC−32のデータを
受け、そのデータを3チャンネル分まとめてSTM−1
のデータとして出力する。
構成を示す回路ブロック図であり、誤り監視用BIP−
8符号演算付加回路を示している。図において、1は第
1セレクタであり、SDHで定義された同期インタフェ
ース速度で伝送を行う伝送路に設けられ、VC−32か
らSTM−1への多重化に際し、VC−32のデータを
受け、そのデータを3チャンネル分まとめてSTM−1
のデータとして出力する。
【0012】2はBIP−8符号を演算して保持する演
算保持回路であり、排他的論理和回路2aと、4つのフ
リップフロップ(図中、FFで示す)2b,2c,2
d,2eから主として構成されている。この演算保持回
路2は、第1セレクタ1から出力されたSTM−1のデ
ータについてチャンネル別のBIP−8符号を演算し、
演算したBIP−8符号を保持する。
算保持回路であり、排他的論理和回路2aと、4つのフ
リップフロップ(図中、FFで示す)2b,2c,2
d,2eから主として構成されている。この演算保持回
路2は、第1セレクタ1から出力されたSTM−1のデ
ータについてチャンネル別のBIP−8符号を演算し、
演算したBIP−8符号を保持する。
【0013】3は第2セレクタであり、演算保持回路2
によって保持されたチャンネル別のBIP−8符号を、
次フレームのSTM−1のデータのPOH(パスオーバ
ーヘッド)にB3の値として付加する。
によって保持されたチャンネル別のBIP−8符号を、
次フレームのSTM−1のデータのPOH(パスオーバ
ーヘッド)にB3の値として付加する。
【0014】STM−1のデータは、チャンネル1,
2,3という順で並んでいるため、排他的論理和回路2
aで、フリップフロップ2dの出力とSTM−1のデー
タとの排他的論理和をとることにより、同一チャンネル
のBIP−8符号を演算することができる。従って、フ
リップフロップ2bからは、チャンネル1,2,3のB
IP−8符号が順に出力される。そして、第2セレクタ
3によって、BIP−8符号が次フレームのSTM−1
のデータのPOHにB3の値として付加される。
2,3という順で並んでいるため、排他的論理和回路2
aで、フリップフロップ2dの出力とSTM−1のデー
タとの排他的論理和をとることにより、同一チャンネル
のBIP−8符号を演算することができる。従って、フ
リップフロップ2bからは、チャンネル1,2,3のB
IP−8符号が順に出力される。そして、第2セレクタ
3によって、BIP−8符号が次フレームのSTM−1
のデータのPOHにB3の値として付加される。
【0015】図4は請求項2に係わる発明の一実施例の
構成を示す回路ブロック図であり、誤り監視用BIP−
8符号演算照合回路を示している。図において、11は
セレクタであり、SDHで定義された同期インタフェー
ス速度で伝送を行う伝送路に設けられ、STM−1から
VC−32への分離に際し、VC−32がチャンネル分
まとめられてSTM−1とされたデータを受け、そのデ
ータを3チャンネルのVC−32のデータとして出力す
る。
構成を示す回路ブロック図であり、誤り監視用BIP−
8符号演算照合回路を示している。図において、11は
セレクタであり、SDHで定義された同期インタフェー
ス速度で伝送を行う伝送路に設けられ、STM−1から
VC−32への分離に際し、VC−32がチャンネル分
まとめられてSTM−1とされたデータを受け、そのデ
ータを3チャンネルのVC−32のデータとして出力す
る。
【0016】12はBIP−8符号を演算して保持する
演算保持回路であり、排他的論理和回路12aと、4つ
のフリップフロップ12b,12c,12d,12eか
ら主として構成されている。この演算保持回路12は、
セレクタ11に受信されるSTM−1のデータについて
BIP−8符号を演算して保持する。
演算保持回路であり、排他的論理和回路12aと、4つ
のフリップフロップ12b,12c,12d,12eか
ら主として構成されている。この演算保持回路12は、
セレクタ11に受信されるSTM−1のデータについて
BIP−8符号を演算して保持する。
【0017】13は排他的論理和回路からなる照合回路
であり、演算保持回路12によって演算されたBIP−
8符号と、次フレームのBIP−8符号、つまり演算保
持回路12によって演算したフレームの、次フレームの
STM−1のデータのPOHにB3の値として付加され
ているBIP−8符号とを照合し、それらが一致してい
なければアラームを出力する。
であり、演算保持回路12によって演算されたBIP−
8符号と、次フレームのBIP−8符号、つまり演算保
持回路12によって演算したフレームの、次フレームの
STM−1のデータのPOHにB3の値として付加され
ているBIP−8符号とを照合し、それらが一致してい
なければアラームを出力する。
【0018】図3及び図4に示した両回路において、フ
リップフロップ2b及びフリップフロップ12bは、演
算した偶数パリティーをラッチするものであるので、1
フレーム毎にリセットするフリップフロップは、図3で
はフリップフロップ2c及びフリップフロップ2d、図
4ではフリップフロップ12c及びフリップフロップ1
2dのみで良い。
リップフロップ2b及びフリップフロップ12bは、演
算した偶数パリティーをラッチするものであるので、1
フレーム毎にリセットするフリップフロップは、図3で
はフリップフロップ2c及びフリップフロップ2d、図
4ではフリップフロップ12c及びフリップフロップ1
2dのみで良い。
【0019】図5は演算保持回路2及び演算保持回路1
2の回路動作を示すタイムチャートである。この図に示
すように、演算保持回路2,12においては、2ビット
分のリセットがフリップフロップ2c,2d、及びフリ
ップフロップ12c,12dにかかるが、これらの回路
では3ビットおきに演算すればよいので、フレームパル
スをそのままリセットパルスとして使用することができ
る。
2の回路動作を示すタイムチャートである。この図に示
すように、演算保持回路2,12においては、2ビット
分のリセットがフリップフロップ2c,2d、及びフリ
ップフロップ12c,12dにかかるが、これらの回路
では3ビットおきに演算すればよいので、フレームパル
スをそのままリセットパルスとして使用することができ
る。
【0020】このようにして、フリップフロップを3段
使用することにより、3チャンネル分多重した段階でB
IP−8符号の演算や照合を行うことが可能となり、送
信及び受信側の回路規模を縮小することができる。ま
た、フレームパルスをそのままリセットパルスとして使
用できるので、より一層の回路規模の縮小を実現するこ
とができる。
使用することにより、3チャンネル分多重した段階でB
IP−8符号の演算や照合を行うことが可能となり、送
信及び受信側の回路規模を縮小することができる。ま
た、フレームパルスをそのままリセットパルスとして使
用できるので、より一層の回路規模の縮小を実現するこ
とができる。
【0021】
【発明の効果】この発明によれば、VC−32のデータ
を3チャンネル分まとめてSTM−1のデータとして多
重化した段階で、BIP−N符号の演算と誤り監視を行
うようにしたので、回路規模を従来よりも縮小すること
ができる。
を3チャンネル分まとめてSTM−1のデータとして多
重化した段階で、BIP−N符号の演算と誤り監視を行
うようにしたので、回路規模を従来よりも縮小すること
ができる。
【図面の簡単な説明】
【図1】請求項1の発明の構成を示すブロック図。
【図2】請求項2の発明の構成を示すブロック図。
【図3】請求項1に係わる発明の一実施例の構成を示す
回路ブロック図。
回路ブロック図。
【図4】請求項2に係わる発明の一実施例の構成を示す
回路ブロック図。
回路ブロック図。
【図5】実施例の回路動作を示すタイムチャート。
【図6】従来のBIP−8符号演算回路を示す説明図。
【図7】従来のBIP−8符号演算回路の回路動作を示
すタイムチャート。
すタイムチャート。
1 第1セレクタ
2,12 演算保持回路
2a,12a 排他的論理和回路
2b,2c,2d,12e,12b,12c,12d,
12e フリップフロップ 3 第2セレクタ 11 セレクタ 13 照合回路
12e フリップフロップ 3 第2セレクタ 11 セレクタ 13 照合回路
Claims (2)
- 【請求項1】 SDHで定義された同期インタフェース
速度で伝送を行う伝送路に設けられ、VC−32からS
TM−1への多重化に際し、VC−32のデータを受
け、そのデータを3チャンネル分まとめてSTM−1の
データとして出力する送信部(101)と、 送信部(101)から出力されたSTM−1のデータに
ついてBIP−N符号を演算するパリティ演算部(10
2)と、 パリティ演算部(102)によって演算されたBIP−
N符号を保持する保持部(103)と、 保持部(103)によって保持されたBIP−N符号
を、次フレームのSTM−1のデータのパスオーバーヘ
ッドにB3の値として付加する付加部(104)と、を
備えてなる誤り監視用BIP−N符号演算付加回路。 - 【請求項2】 SDHで定義された同期インタフェース
速度で伝送を行う伝送路に設けられ、STM−1からV
C−32への分離に際し、VC−32が3チャンネル分
まとめられてSTM−1とされたデータを受け、そのデ
ータを3チャンネルのVC−32のデータとして出力す
る受信部(201)と、 受信部(201)に受信されるSTM−1のデータにつ
いてBIP−N符号を演算するパリティ演算部(20
2)と、 BIP−N符号の演算されたフレームの次フレームのS
TM−1のデータのパスオーバーヘッドにB3の値とし
て付加されているBIP−N符号を保持する保持部(2
03)と、 パリティ演算部(202)によって演算されたBIP−
N符号と、保持部(203)に保持されたBIP−N符
号とを照合し、一致していなければアラームを出力する
照合部(204)と、を備えてなる誤り監視用BIP−
N符号演算照合回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3187638A JPH0537497A (ja) | 1991-07-26 | 1991-07-26 | 誤り監視用bip−n符号演算付加・照合回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3187638A JPH0537497A (ja) | 1991-07-26 | 1991-07-26 | 誤り監視用bip−n符号演算付加・照合回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0537497A true JPH0537497A (ja) | 1993-02-12 |
Family
ID=16209620
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3187638A Withdrawn JPH0537497A (ja) | 1991-07-26 | 1991-07-26 | 誤り監視用bip−n符号演算付加・照合回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0537497A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2721464A1 (fr) * | 1994-06-17 | 1995-12-22 | Alcatel Telspace | Procédé de correction d'un mot de contrôle de parité dans une section de commutation de trames, notamment de type SDH. |
US6105160A (en) * | 1996-12-24 | 2000-08-15 | Nec Corporation | Packet error detecting device in a DMA transfer |
KR100388972B1 (ko) * | 1999-10-28 | 2003-06-25 | 엘지전자 주식회사 | 동기식 디지털 계위 전송장비의 에러 감시 방법 |
CN100352188C (zh) * | 2003-11-18 | 2007-11-28 | 华为技术有限公司 | 网络通信中静荷误码校验值的处理方法及其装置 |
CN100365968C (zh) * | 2003-11-18 | 2008-01-30 | 华为技术有限公司 | 网络通信中实现串接监视终端处理的方法及其装置 |
-
1991
- 1991-07-26 JP JP3187638A patent/JPH0537497A/ja not_active Withdrawn
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2721464A1 (fr) * | 1994-06-17 | 1995-12-22 | Alcatel Telspace | Procédé de correction d'un mot de contrôle de parité dans une section de commutation de trames, notamment de type SDH. |
US6105160A (en) * | 1996-12-24 | 2000-08-15 | Nec Corporation | Packet error detecting device in a DMA transfer |
KR100388972B1 (ko) * | 1999-10-28 | 2003-06-25 | 엘지전자 주식회사 | 동기식 디지털 계위 전송장비의 에러 감시 방법 |
CN100352188C (zh) * | 2003-11-18 | 2007-11-28 | 华为技术有限公司 | 网络通信中静荷误码校验值的处理方法及其装置 |
CN100365968C (zh) * | 2003-11-18 | 2008-01-30 | 华为技术有限公司 | 网络通信中实现串接监视终端处理的方法及其装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6094737A (en) | Path test signal generator and checker for use in a digital transmission system using a higher order virtual container VC-4-Xc in STM-N frames | |
JPH0993305A (ja) | Sdh/sonet相互接続用インターフェース装置 | |
US5151902A (en) | Method and apparatus for quality monitoring of at least two transmission sections of a digital signal transmission link | |
JPH0537497A (ja) | 誤り監視用bip−n符号演算付加・照合回路 | |
US5946300A (en) | Device for transferring information between two digital signal generators | |
US4567587A (en) | Multiplex equipment monitoring apparatus | |
US8483241B2 (en) | Method and apparatus for monitoring virtual concatenation group performance | |
JPH06268624A (ja) | 同期確立チェック方式 | |
JP2671834B2 (ja) | 誤り検出回路 | |
JP3335981B2 (ja) | Bip−n演算装置及びそれに用いるbip−n演算方式 | |
US5712862A (en) | Error detection system for digital data transmission multiplexing system | |
JP3875251B2 (ja) | トランスペアレント多重化方法および装置 | |
JP2603165B2 (ja) | 故障報知信号検出回路 | |
JP3415366B2 (ja) | Sdh伝送方式におけるpoh終端処理装置及びpoh終端処理方法並びにポインタ・poh終端処理装置 | |
KR100464484B1 (ko) | 에스디에이치 망에서의 데이터 에러 카운팅 처리장치 | |
JP3146263B2 (ja) | フレーム同期方式 | |
JPS63169840A (ja) | フレ−ム同期装置 | |
JP2541454B2 (ja) | パリティ挿入方法及び装置 | |
KR100278444B1 (ko) | 동기식 디지털 계위(sdh) 전송을 위한 관리단위(au) 포인터 해석에 의한 경보신호 검출 회로 | |
JPH0642666B2 (ja) | フレ−ム同期方式及び装置 | |
JPH11163840A (ja) | 回線監視装置 | |
JP2739780B2 (ja) | Atmセル処理装置内データパス監視方式 | |
JPH08139706A (ja) | Bip−2演算回路およびbip−2チェック回路 | |
JP2000041012A (ja) | ポインタ処理装置及びポインタ処理方法並びにデータ処理装置及びデータ処理方法 | |
JPH1051408A (ja) | 情報伝達方法および情報伝達システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981008 |