JPH0537352A - Cml gate circuit - Google Patents
Cml gate circuitInfo
- Publication number
- JPH0537352A JPH0537352A JP3193382A JP19338291A JPH0537352A JP H0537352 A JPH0537352 A JP H0537352A JP 3193382 A JP3193382 A JP 3193382A JP 19338291 A JP19338291 A JP 19338291A JP H0537352 A JPH0537352 A JP H0537352A
- Authority
- JP
- Japan
- Prior art keywords
- bipolar transistor
- base
- transistor
- pull
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Logic Circuits (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明はＣＭＬゲート回路に関
し、特に、ＣＭＬ基本ゲートにアクティブプルダウン回
路が設けられた型のＣＭＬゲート回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a CML gate circuit, and more particularly to a CML gate circuit of a type in which an active pull-down circuit is provided on a CML basic gate.
【０００２】[0002]
【従来の技術】この種のＣＭＬゲート回路の一例の回路
図を図５に示す。図５を参照すると、このＣＭＬゲート
回路は、ＣＭＬ基本ゲート回路１とアクティブプルダウ
ン回路２と電源部３とからなる。2. Description of the Related Art A circuit diagram of an example of this type of CML gate circuit is shown in FIG. Referring to FIG. 5, this CML gate circuit comprises a CML basic gate circuit 1, an active pull-down circuit 2 and a power supply section 3.
【０００３】ＣＭＬ基本ゲート回路１は、２つのＮＰＮ
型バイポーラトランジスタ（以後、トランジスタと記
す）Ｑ1 とＱ2 とで構成された差動増幅器である。トラ
ンジスタＱ1 のコレクタと高位電源端子４との間に設け
られた抵抗Ｒ1 、およびトランジスタＱ2 のコレクタと
高位電源端子４との間に設けられた抵抗Ｒ2 は、それぞ
れ負荷抵抗である。差動対のトランジスタＱ1 とＱ2 の
共通のエミッタに接続されたトランジスタＱ3 とこのト
ランジスタＱ3 のエミッタと低位電源端子５との間に接
続された抵抗ＲCSとは、差動対のトランジスタＱ1 およ
びＱ2 に電流を供給するための定電流源を構成してい
る。このＣＭＬ基本ゲート回路１では、トランジスタＱ
1 のベースに外部から論理入力信号ＶINが入力され、一
方、トランジスタＱ2 のベースにはリファレンス電圧Ｖ
REF が印加されている。そして、トランジスタＱ1 のコ
レクタから第１の論理出力が取り出され、トランジスタ
Ｑ2 のコレクタから第１の論理出力とは相補の第２の論
理出力が取り出される。The CML basic gate circuit 1 has two NPNs.
Type bipolar transistor (hereinafter referred to as a transistor) Q 1 and Q 2 is a differential amplifier. The resistor R 1 provided between the collector of the transistor Q 1 and the high-potential power supply terminal 4 and the resistor R 2 provided between the collector of the transistor Q 2 and the high-potential power supply terminal 4 are load resistors. The transistor Q 3 connected to the common emitter of the transistors Q 1 and Q 2 of the differential pair and the resistor R CS connected between the emitter of the transistor Q 3 and the low power supply terminal 5 are It constitutes a constant current source for supplying a current to the transistors Q 1 and Q 2 . In this CML basic gate circuit 1, the transistor Q
Logic input signal VI N is inputted from the outside to the first base, while the reference voltage to the base of the transistor Q 2 is V
REF is applied. Then, the first logic output is taken out from the collector of the transistor Q 1 and the second logic output complementary to the first logic output is taken out from the collector of the transistor Q 2 .
【０００４】アクティブプルダウン回路２は、基本的に
は、出力電圧端子６に接続された負荷容量ＣL に電荷を
充電して出力信号ＶOUT をハイにするためのプルアップ
用のトランジスタＱ5 と、逆に負荷容量ＣL の電荷を放
電させて出力信号をロウにするためのプルダウン用トラ
ンジスタＱ6 とからなっている。そして、このプルダウ
ン用トランジスタＱ6 のベース電位をコントロールする
ためのカップリング容量ＣX ，クランプ用トランジスタ
Ｑ4 および抵抗ＲBとが設けられている。The active pull-down circuit 2 basically includes a pull-up transistor Q 5 for charging the load capacitance C L connected to the output voltage terminal 6 with electric charge to make the output signal V OUT high. On the contrary, it is composed of a pull-down transistor Q 6 for discharging the electric charge of the load capacitance C L to make the output signal low. A coupling capacitance C X for controlling the base potential of the pull-down transistor Q 6 , a clamp transistor Q 4 and a resistor R B are provided.
【０００５】このアクティブプルダウン回路２では、プ
ルアップ用トランジスタＱ5 のベースには、ＣＭＬ基本
ゲート回路１からの第１の論理出力が入力され、一方、
プルダウン用トランジスタＱ6 のベースにはＣＭＬ基本
ゲート回路からの第２の論理出力が、カップリング容量
ＣX を介して入力されている。カップリング容量ＣX と
ＲB とは、差動対のトランジスタＱ2 のコレクタとプル
ダウン用トランジスタＱ6 のベースとの間で微分回路を
形成しており、ＣＭＬ基本ゲート回路１の第２の論理出
力がスイッチングする時に、プルダウン用トランジスタ
Ｑ6 のベース電位をパルス的に持ち上げてトランジスタ
Ｑ6 に瞬間的に大きな電流を流すことにより、負荷容量
ＣL の電荷をより速く放電させて、出力信号ＶOUT の立
ち下り時のスイッチングスピードを速めるためのもので
ある。一方、クランプ用トランジスタＱ4 と、このトラ
ンジスタＱ4 のエミッタと低位電源端子５との間に接続
された抵抗ＲB とは、プルダウン用のトランジスタＱ6
のベースに直流バイアス電圧を与えるためのものであ
る。クランプ用トランジスタＱ4 は、コレクタが高位電
源端子４に接続され、ベースには、電源部３からクラン
プ電圧ＶCLP が与えられている。In the active pull-down circuit 2, the first logic output from the CML basic gate circuit 1 is input to the base of the pull-up transistor Q 5 , while
The second logic output from the CML basic gate circuit is input to the base of the pull-down transistor Q 6 via the coupling capacitance C X. The coupling capacitors C X and R B form a differentiating circuit between the collector of the differential pair transistor Q 2 and the base of the pull-down transistor Q 6 , and the second logic of the CML basic gate circuit 1 is formed. When the output is switched, the base potential of the pull-down transistor Q 6 is raised in a pulsed manner and a large current is momentarily supplied to the transistor Q 6 , so that the charge of the load capacitance C L is discharged more quickly and the output signal V This is to speed up the switching speed at the fall of OUT . On the other hand, the clamp transistor Q 4 and the resistor R B connected between the emitter of the transistor Q 4 and the low power supply terminal 5 are connected to each other by the pull-down transistor Q 6
This is for applying a DC bias voltage to the base of the. The clamp transistor Q 4 has a collector connected to the high-potential power supply terminal 4, and a base to which a clamp voltage V CLP is applied.
【０００６】ここで、本発明との関連で、上述した従来
のＣＭＬゲート回路の特徴をみておくと、上に述べた従
来のＣＭＬゲート回路の特徴は、アクティブプルダウン
回路２を構成するクランプ用トランジスタＱ4 のベース
に、常に一定のクランプ電圧ＶCLP が与えられているこ
とである。Now, regarding the features of the conventional CML gate circuit described above in relation to the present invention, the features of the conventional CML gate circuit described above are the clamping transistor forming the active pull-down circuit 2. That is, a constant clamp voltage V CLP is always applied to the base of Q 4 .
【０００７】[0007]
【発明が解決しようとする課題】上述したように、従来
のアクティブプルダウン回路付きＣＭＬゲート回路は、
プルダウン用トランジスタのベースに直流バイアス電圧
を与えるためのクランプ用トランジスタのベースに、常
に一定の電圧が与えられる構成になっている。As described above, the conventional CML gate circuit with active pull-down circuit is
A constant voltage is always applied to the base of the clamp transistor for applying a DC bias voltage to the base of the pull-down transistor.
【０００８】ここで、この回路の周囲温度が変化した場
合を考えると、温度が変わっているにも関らず、クラン
プ用トランジスタＱ4 のベース・エミッタ間電圧および
プルダウン用トランジスタＱ6 のベース・エミッタ間電
圧が一定であることから、周囲温度の変化に伴なってプ
ルダウン用トランジスタＱ6 のエミッタ電流が変化し、
この結果、出力電圧端子６から取り出される出力信号の
スイッチング時間が変化してしまう。すなわち、従来の
ＣＭＬゲート回路には、周囲温度の変化に伴なう信号の
伝播遅延時間の変動が大きいという欠点がある。Considering a case where the ambient temperature of this circuit changes, the base-emitter voltage of the clamping transistor Q 4 and the base-emitter voltage of the pull-down transistor Q 6 are changed in spite of the temperature change. Since the voltage between the emitters is constant, the emitter current of the pull-down transistor Q 6 changes as the ambient temperature changes,
As a result, the switching time of the output signal taken out from the output voltage terminal 6 changes. That is, the conventional CML gate circuit has a drawback in that the fluctuation of the signal propagation delay time accompanying the change of the ambient temperature is large.
【０００９】本発明は、上述のような従来のアクティブ
プルダウン回路付きＣＭＬゲート回路の欠点に鑑みてな
されたものであって、周囲温度が変化した時の伝播遅延
時間の変動が、従来のものよりも小さく安定性に優れた
アクティブプルダウン回路付きＣＭＬゲート回路を提供
することを目的とする。The present invention has been made in view of the drawbacks of the conventional CML gate circuit with active pull-down circuit as described above, and the fluctuation of the propagation delay time when the ambient temperature changes is more than that of the conventional one. It is an object of the present invention to provide a CML gate circuit with an active pull-down circuit that is small and has excellent stability.
【００１０】[0010]
【課題を解決するための手段】本発明のＣＭＬゲート回
路は、ベースにＣＭＬ基本ゲートの第１の出力が入力さ
れるプルアップ用のバイポーラトランジスタと、ベース
にＣＭＬ基本ゲートの第２の出力がカップリング容量を
介して入力されるプルダウン用のバイポーラトランジス
タと、前述のプルダウン用バイポーラトランジスタのベ
ースを直流バイアスするためのクランプ用のバイポーラ
トランジスタとからなるアクティブプルダウン回路を備
えたＣＭＬゲート回路であって、定電流源と、前述のク
ランプ用バイポーラトランジスタと同一の特性を有しベ
ースとコレクタとが定電流源の一方の端子に接続された
第１の温度補償用バイポーラトランジスタと、前述のプ
ルダウン用バイポーラトランジスタと同一の特性を有し
ベースとコレクタとが第１の温度補償用バイポーラトラ
ンジスタのエミッタに接続された第２の温度補償用バイ
ポーラトランジスタとを含む温度補償回路を有し、定電
流源と第１の温度補償用バイポーラトランジスタとの接
続点の電圧が、クランプ用バイポーラトランジスタのベ
ース電圧として供給されることを特徴としている。In the CML gate circuit of the present invention, a bipolar transistor for pulling up the first output of the CML basic gate is input to the base, and a second output of the CML basic gate is input to the base. A CML gate circuit having an active pull-down circuit including a pull-down bipolar transistor input via a coupling capacitor and a clamp bipolar transistor for DC biasing the base of the pull-down bipolar transistor. A constant current source, a first temperature compensation bipolar transistor having the same characteristics as those of the clamp bipolar transistor and having a base and a collector connected to one terminal of the constant current source, and the pull-down bipolar transistor. Has the same characteristics as a transistor and has a base and collector Has a temperature compensating circuit including a second temperature compensating bipolar transistor connected to the emitter of the first temperature compensating bipolar transistor, the connection point of the constant current source and the first temperature compensating bipolar transistor being The voltage is supplied as the base voltage of the clamping bipolar transistor.
【００１１】[0011]
【作用】本発明のＣＭＬゲート回路では、定電流源と、
クランプ用トランジスタと同一の特性を有するトランジ
スタをダイオード接続したものと、プルダウン用トラン
ジスタと同一の特性を有するトランジスタをダイオード
接続したものとを直列に接続した温度補償回路を用い
て、クランプ用トランジスタのベース電圧を供給してい
る。周囲温度が変化した場合、クランプ用トランジスタ
およびプルダウン用トランジスタのベース・エミッタ間
電圧は、温度補償回路の２つのトランジスタのベース・
エミッタ間電圧の変化と同じ方向に同じ値だけ変化す
る。従って、プルダウン用トランジスタのエミッタ電流
が周囲温度の変化に関りなく一定に保たれ、結果とし
て、信号の伝播遅延時間が一定に保たれる。In the CML gate circuit of the present invention, a constant current source,
Using a temperature compensation circuit in which a diode-connected transistor having the same characteristics as the clamp transistor and a diode-connected transistor having the same characteristics as the pull-down transistor are connected in series, the base of the clamp transistor is used. Supplying voltage. When the ambient temperature changes, the voltage between the base and emitter of the clamp transistor and the pull-down transistor becomes the base voltage of the two transistors of the temperature compensation circuit.
It changes by the same value in the same direction as the change in emitter voltage. Therefore, the emitter current of the pull-down transistor is kept constant regardless of changes in ambient temperature, and as a result, the signal propagation delay time is kept constant.
【００１２】[0012]
【実施例】次に、本発明の最適な実施例について、図面
を参照して説明する。図１は、本発明の第１の実施例に
よるＣＭＬゲート回路の回路図である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, an optimum embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a circuit diagram of a CML gate circuit according to the first embodiment of the present invention.
【００１３】図１を参照すると、本実施例が図５に示す
従来のＣＭＬゲート回路と異なるのは、クランプ用トラ
ンジスタＱ4 のベースへのクランプ電圧ＶCLP の供給方
法である。本実施例では、クランプ電圧ＶCLP は、温度
補償回路７から供給されている。温度補償回路７は、高
位電源端子４と低位電源端子５との間に、定電流源８
と、ダイオード接続されたトランジスタＱ7 と、同じく
ダイオード接続されたトランジスタＱ8 とが直列に接続
された回路構成になっている。トランジスタＱ7 は、ク
ランプ用トランジスタＱ4 と同じ特性を持っており、一
方、トランジスタＱ8 は、プルダウン用トランジスタＱ
6 と同じ特性を持っている。そして、定電流源８とトラ
ンジスタＱ7 との接続点の電位が、クランプ用トランジ
スタＱ4 のベースにクランプ電圧ＶCLP として供給され
ている。Referring to FIG. 1, the present embodiment differs from the conventional CML gate circuit shown in FIG. 5 in the method of supplying the clamp voltage V CLP to the base of the clamping transistor Q 4 . In this embodiment, the clamp voltage V CLP is supplied from the temperature compensation circuit 7. The temperature compensation circuit 7 includes a constant current source 8 between the high power supply terminal 4 and the low power supply terminal 5.
And a diode-connected transistor Q 7 and a diode-connected transistor Q 8 are connected in series. The transistor Q 7 has the same characteristics as the clamping transistor Q 4 , while the transistor Q 8 is the pull-down transistor Q 4.
Has the same characteristics as 6 . The potential at the connection point between the constant current source 8 and the transistor Q 7 is supplied to the base of the clamping transistor Q 4 as the clamp voltage V CLP .
【００１４】このような温度補償回路７を持つ本実施例
においては、周囲の温度が変化すると、温度補償回路７
のトランジスタＱ7 のベース・エミッタ間電圧と、トラ
ンジスタＱ8 のベース・エミッタ間電圧とが変化する。
この時、クランプ用トランジスタＱ4 およびプルダウン
用トランジスタＱ6 のベース・エミッタ間電圧は、温度
補償回路７での変化と同じ方向に、同じ値だけ変化す
る。従って、プルダウン用トランジスタＱ6のエミッタ
電流は、周囲温度の変化にも関らず、常に一定に保た
れ、信号の伝播遅延時間の温度変化に伴なう変動が防止
される。In this embodiment having such a temperature compensating circuit 7, when the ambient temperature changes, the temperature compensating circuit 7
The base-emitter voltage of the transistor Q 7 and the base-emitter voltage of the transistor Q 8 change.
At this time, the base-emitter voltage of the clamping transistor Q 4 and the pull-down transistor Q 6 changes by the same value in the same direction as the change in the temperature compensation circuit 7. Therefore, the emitter current of the pull-down transistor Q 6 is always kept constant irrespective of the change of the ambient temperature, and the fluctuation of the signal propagation delay time due to the temperature change is prevented.
【００１５】このことを確めるために、図１に示す本実
施例における伝播遅延時間と、図５に示す従来のＣＭＬ
ゲート回路における伝播遅延時間とをシミュレーション
によって比較した結果を図２に示す。図２を参照する
と、ある温度範囲における伝播遅延時間Ｔpdの変動率
を、（実施例におけるＴpdの変動幅）／（従来のＣＭＬ
ゲート回路におけるＴpdの変動幅）と定義した場合、本
実施例によれば、温度が０〜７０℃の範囲では、伝播遅
延時間Ｔpdの変動率を９０．４％も減らすことができ、
本実施例の効果が大きいことが分る。In order to confirm this, the propagation delay time in this embodiment shown in FIG. 1 and the conventional CML shown in FIG.
The result of comparing the propagation delay time in the gate circuit by simulation is shown in FIG. Referring to FIG. 2, the variation rate of the propagation delay time T pd in a certain temperature range is represented by (variation width of T pd in the example) / (conventional CML).
If you define a T variation range of pd) in the gate circuit, according to this embodiment, at temperature of between 0 to 70 ° C. may also be reduced 90.4% the rate of change in the propagation delay time T pd,
It can be seen that the effect of this embodiment is great.
【００１６】次に、本発明の第２の実施例について説明
する。本実施例は、ＳＰＬ（スーパー・プッシュプル・
ロジック；Ｓｕｐｅｒ Ｐｕｓｈーｐｕｌｌ Ｌｏｇｉ
ｃ）回路に本発明を適用したものである。尚、ＳＰＬ回
路は、宇佐美（Ｕｓａｍｉ）等が、１９８９シンポジウ
ム・オン・ブイエルエスアイ・サーキッツ（１９８９Ｓ
ｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ Ｃｉｒｃｕｉｔ
ｓ，Ｍａｙ １９８９）の講演番号２．２で発表してい
るように、ＣＭＬ回路の一種であるＮＴＬ（ノン・スレ
ッシュオールド ロジック；ＮｏｎーＴｈｒｅｓｈｏｌ
ｄ Ｌｏｇｉｃ）回路に、アクティブプルダウン回路を
付け加えて、動作の高速化を可能にしたものである。図
３に、本発明の第２の実施例によるＣＭＬゲート回路の
回路図を示す。Next, a second embodiment of the present invention will be described. In this embodiment, SPL (super push pull
Logic; Super Push-pull Logi
c) The present invention is applied to a circuit. The SPL circuit was used by Usami et al. In the 1989 Symposium on Bryer SCIRCITS (1989S).
ymposium on VLSI Circuit
S., May 1989), the presentation number 2.2, NTL (Non-Threshold Old Logic; Non-Threshold), which is a kind of CML circuit.
d Logic) circuit, an active pull-down circuit is added to enable high speed operation. FIG. 3 shows a circuit diagram of a CML gate circuit according to the second embodiment of the present invention.
【００１７】図３を参照すると、本実施例が図１に示す
第１の実施例と異なるのは、ＣＭＬ基本ゲート回路１の
部分である。本実施例のＣＭＬ基本ゲート回路１は、一
般的なＮＴＬ回路であって、高位電源端子４と低位電源
端子５との間に、コレクタ抵抗ＲC とトランジスタＱ9
とエミッタ抵抗ＲE とが直列に接続された構成になって
いる。そして、トランジスタＱ9 のコレクタからは第１
の論理出力が取り出され、プルアップ用トランジスタＱ
5 のベースに入力されている。又、トランジスタＱ9 の
エミッタからは第２の論理出力が取り出され、カップリ
ング容量ＣXを介して、プルダウン用トランジスタＱ6
のベースに入力されている。Referring to FIG. 3, this embodiment is different from the first embodiment shown in FIG. 1 in the portion of the CML basic gate circuit 1. The CML basic gate circuit 1 of this embodiment is a general NTL circuit, and has a collector resistance R C and a transistor Q 9 between a high-potential power supply terminal 4 and a low-potential power supply terminal 5.
And the emitter resistance R E are connected in series. The first from the collector of the transistor Q 9
The logic output of the pull-up transistor Q
Has been entered into the base of 5 . Further, the second logic output is taken out from the emitter of the transistor Q 9 , and the pull-down transistor Q 6 is supplied via the coupling capacitance C X.
Has been entered in the base of.
【００１８】本実施例においても、温度補償回路７から
の電圧が、クランプ用トランジスタＱ4 のベースに印加
されている。従って、第１の実施例と同様に、伝播遅延
時間の温度変化に伴なう変動を防止することができる。Also in this embodiment, the voltage from the temperature compensating circuit 7 is applied to the base of the clamping transistor Q 4 . Therefore, similarly to the first embodiment, it is possible to prevent the fluctuation of the propagation delay time due to the temperature change.
【００１９】このことを確めるために、本実施例と図５
に示す従来のＳＰＬ回路について、伝播遅延時間をシミ
ュレーションで求めて比較した結果を図４に示す。In order to confirm this, this embodiment and FIG.
FIG. 4 shows a result of comparison of propagation delay times obtained by simulation for the conventional SPL circuit shown in FIG.
【００２０】図４を参照すると、本実施例によれば、温
度が０〜７０℃の範囲で、伝播遅延時間の変動率を７
０．２％も低減でき、ＳＰＬ回路においても大きな効果
が得られることが分る。Referring to FIG. 4, according to the present embodiment, the variation rate of the propagation delay time is 7 in the temperature range of 0 to 70 ° C.
It can be seen that it can be reduced by 0.2%, and a great effect can be obtained also in the SPL circuit.
【００２１】[0021]
【発明の効果】以上説明したように、本発明のＣＭＬゲ
ート回路では、アクティブプルダウン回路を構成するク
ランプ用トランジスタのベース電圧を、温度補償回路か
ら供給している。そして、周囲温度が変化した時に、ク
ランプ用トランジスタおよびプルダウン用トランジスタ
のベース・エミッタ間電圧が、温度補償回路での電圧変
化と同じ方向に同じ値だけ変化するようにし、プルダウ
ン用トランジスタのエミッタ電流が一定の値を保つよう
にしている。このことにより、本発明によれば、周囲温
度の変化に対する信号の伝播遅延時間の変動が、従来の
ものよりも非常に小さく、安定性に優れたＣＭＬゲート
回路を提供することができる。As described above, in the CML gate circuit of the present invention, the base voltage of the clamp transistor that constitutes the active pull-down circuit is supplied from the temperature compensation circuit. Then, when the ambient temperature changes, the base-emitter voltage of the clamp transistor and pull-down transistor is changed by the same value in the same direction as the voltage change in the temperature compensation circuit, and the emitter current of the pull-down transistor is changed. I try to keep a constant value. As a result, according to the present invention, it is possible to provide a CML gate circuit in which the fluctuation of the signal propagation delay time with respect to the change of the ambient temperature is much smaller than that of the conventional one and which is excellent in stability.
【図１】本発明の第１の実施例の回路図である。FIG. 1 is a circuit diagram of a first embodiment of the present invention.
【図２】本発明の第１の実施例および従来のアクティブ
プルダウン付きＣＭＬゲート回路について、伝播遅延時
間をシミュレーションによって比較した結果を示す図で
ある。FIG. 2 is a diagram showing a result of comparing propagation delay times by simulation for the first embodiment of the present invention and a conventional CML gate circuit with active pull-down.
【図３】本発明の第２の実施例の回路図である。FIG. 3 is a circuit diagram of a second embodiment of the present invention.
【図４】本発明の第２の実施例および従来のＳＰＬ回路
について、伝播遅延時間をシミュレーションによって比
較した結果を示す図である。FIG. 4 is a diagram showing a result of comparing propagation delay times by simulation for the second embodiment of the present invention and a conventional SPL circuit.
【図５】従来のアクティブプルダウン回路付きのＣＭＬ
ゲート回路の回路図である。FIG. 5: CML with conventional active pull-down circuit
It is a circuit diagram of a gate circuit.
１ ＣＭＬ基本ゲート回路 ２ アクティブプルダウン回路 ３ 電源部 ４ 高位電源端子 ５ 低位電源端子 ６ 出力電圧端子 ７ 温度補償回路 ８ 定電流源 1 CML basic gate circuit 2 Active pull-down circuit 3 power supply 4 High-level power terminal 5 Low power supply terminal 6 Output voltage terminal 7 Temperature compensation circuit 8 constant current source
Claims (2)
が入力されるプルアップ用のバイポーラトランジスタ
と、ベースに前記ＣＭＬ基本ゲートの第２の出力がカッ
プリング容量を介して入力されるプルダウン用のバイポ
ーラトランジスタと、前記プルダウン用バイポーラトラ
ンジスタのベースを直流バイアスするためのクランプ用
のバイポーラトランジスタとからなるアクティブプルダ
ウン回路を備えたＣＭＬゲート回路において、 定電流源と、前記クランプ用バイポーラトランジスタと
同一の特性を有しベースとコレクタとが前記定電流源の
一方の端子に接続された第１の温度補償用バイポーラト
ランジスタと、前記プルダウン用バイポーラトランジス
タと同一の特性を有しベースとコレクタとが前記第１の
温度補償用バイポーラトランジスタのエミッタに接続さ
れた第２の温度補償用バイポーラトランジスタとを含む
温度補償回路を有し、 前記クランプ用バイポーラトランジスタのベース電圧
が、前記定電流源と前記第１の温度補償用バイポーラト
ランジスタとの接続点から供給されることを特徴とする
ＣＭＬゲート回路。1. A pull-up bipolar transistor to which a first output of a CML basic gate is input to a base, and a pull-down transistor to which a second output of the CML basic gate is input to a base via a coupling capacitor. In the CML gate circuit including an active pull-down circuit including a bipolar transistor for clamping and a bipolar transistor for clamping for biasing the base of the bipolar transistor for pulling down with direct current, the constant current source and the bipolar transistor for clamping are the same. A first temperature compensating bipolar transistor having a characteristic and a base and a collector connected to one terminal of the constant current source; and a base and a collector having the same characteristic as the pull-down bipolar transistor. 1 temperature compensation bipolar transformer A temperature compensating circuit including a second temperature compensating bipolar transistor connected to the emitter of the transistor, the base voltage of the clamping bipolar transistor being the constant current source and the first temperature compensating bipolar transistor. CML gate circuit, characterized in that it is supplied from the connection point of.
ウン回路と、温度補償回路とを含み、 前記アクティブプルダウン回路は、ベースが前記ＣＭＬ
基本ゲートの第１の出力端に接続されコレクタが高位電
源端子に接続されエミッタが出力電圧端子に接続された
プルアップ用のＮＰＮ型バイポーラトランジスタと、ベ
ースがカップリング容量を介して前記ＣＭＬ基本ゲート
の第２の出力端に接続されコレクタが前記出力電圧端子
に接続されエミッタが低位電源端子に接続されたプルダ
ウン用のＮＰＮ型バイポーラトランジスタと、コレクタ
が前記高位電源端子に接続されエミッタが前記プルダウ
ン用ＮＰＮ型バイポーラトランジスタのベースに接続さ
れるとともに抵抗を介して前記低位電源端子に接続され
るクランプ用のＮＰＮ型バイポーラトランジスタとから
なり、 前記温度補償回路は、一端が前記高位電源端子に接続さ
れた定電流源と、前記クランプ用バイポーラトランジス
タと同一の特性を有しベースとコレクタとが前記定電流
源の他方の端子に接続された第１の温度補償用ＮＰＮ型
バイポーラトランジスタと、前記プルダウン用バイポー
ラトランジスタと同一の特性を有しベースとコレクタと
が前記第１の温度補償用バイポーラトランジスタのエミ
ッタに接続されエミッタが前記低位電源端子に接続され
た第２の温度補償用ＮＰＮ型バイポーラトランジスタと
からなり、 前記定電流源と前記第１の温度補償用バイポーラトラン
ジスタとの接続点と前記クランプ用のバイポーラトラン
ジスタのベースとが接続されていることを特徴とするＣ
ＭＬゲート回路。2. A CML basic gate, an active pull-down circuit, and a temperature compensation circuit, wherein the base of the active pull-down circuit is the CML.
An NPN bipolar transistor for pull-up, which is connected to the first output terminal of the basic gate, has its collector connected to the high-potential power supply terminal, and has its emitter connected to the output voltage terminal; and its base via the coupling capacitance, said CML basic gate. And a collector connected to the output voltage terminal and an emitter connected to a lower power supply terminal, and an NPN bipolar transistor for pulling down, and a collector connected to the higher power supply terminal and an emitter for the pulldown. An NPN bipolar transistor for clamping, which is connected to the base of the NPN bipolar transistor and is connected to the low power supply terminal via a resistor. The temperature compensation circuit has one end connected to the high power supply terminal. The same as the constant current source and the clamp bipolar transistor A first temperature compensating NPN bipolar transistor having characteristics and having a base and a collector connected to the other terminal of the constant current source; and a base and a collector having the same characteristics as the pull-down bipolar transistor. A second temperature compensating NPN bipolar transistor connected to the emitter of the first temperature compensating bipolar transistor and having an emitter connected to the low potential power supply terminal, the constant current source and the first temperature compensating A connection point with the bipolar transistor and a base of the clamping bipolar transistor are connected with each other, C
ML gate circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3193382A JP2995935B2 (en) | 1991-08-02 | 1991-08-02 | CML gate circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3193382A JP2995935B2 (en) | 1991-08-02 | 1991-08-02 | CML gate circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0537352A true JPH0537352A (en) | 1993-02-12 |
| JP2995935B2 JP2995935B2 (en) | 1999-12-27 |
Family
ID=16307001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3193382A Expired - Lifetime JP2995935B2 (en) | 1991-08-02 | 1991-08-02 | CML gate circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2995935B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7316735B2 (en) | 2003-08-29 | 2008-01-08 | Mitsusbishi Heavy Industries, Ltd. | Dust collector |
-
1991
- 1991-08-02 JP JP3193382A patent/JP2995935B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7316735B2 (en) | 2003-08-29 | 2008-01-08 | Mitsusbishi Heavy Industries, Ltd. | Dust collector |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2995935B2 (en) | 1999-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5208558A (en) | Crystal oscillator having plural inverters disabled after start-up | |
| US4275313A (en) | Current limiting output circuit with output feedback | |
| US4274014A (en) | Switched current source for current limiting complementary symmetry inverter | |
| JP2585599B2 (en) | Output interface circuit | |
| US4835420A (en) | Method and apparatus for signal level conversion with clamped capacitive bootstrap | |
| US6104244A (en) | Amplifier having a rail-to-rail output stage | |
| US5343092A (en) | Self-biased feedback-controlled active pull-down signal switching | |
| US5148059A (en) | CMOS and ECL logic circuit requiring no interface circuitry | |
| US5059827A (en) | ECL circuit with low voltage/fast pull-down | |
| JP2758893B2 (en) | Constant voltage generation circuit for semiconductor device | |
| EP0529545B1 (en) | Level shifting CMOS integrated circuits | |
| US4883975A (en) | Schmitt trigger circuit | |
| JP2728013B2 (en) | BiCMOS logic gate circuit | |
| US5338980A (en) | Circuit for providing a high-speed logic transition | |
| US4965471A (en) | BI-CMOS clock driver with reduced crossover current | |
| US6104232A (en) | DC output level compensation circuit | |
| US5514984A (en) | Active pull down type ECL apparatus capable of stable operation | |
| US5134319A (en) | Bicmos differential amplifier having improved switching speed | |
| JPH10190375A (en) | Operationnal amplifier circuit | |
| US5066876A (en) | Circuit for converting ecl level signals to mos level signals | |
| JPH0537352A (en) | Cml gate circuit | |
| US4538116A (en) | Output stage for an operational amplifier | |
| JP2557996B2 (en) | Complementary emitta follower driver | |
| US5334886A (en) | Direct-coupled PNP transistor pull-up ECL circuits and direct-coupled complementary push-pull ECL circuits | |
| US4847566A (en) | CMOS Amplifier having enhanced current sinking and capacitance load drive |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990928 |