JPH0536984A - Ldd-type semiconductor device and manufacturing method - Google Patents
Ldd-type semiconductor device and manufacturing methodInfo
- Publication number
- JPH0536984A JPH0536984A JP3209860A JP20986091A JPH0536984A JP H0536984 A JPH0536984 A JP H0536984A JP 3209860 A JP3209860 A JP 3209860A JP 20986091 A JP20986091 A JP 20986091A JP H0536984 A JPH0536984 A JP H0536984A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- field oxide
- film
- forming
- diffusion region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明はフィールド酸化膜により
分離された活性領域に形成されたＬＤＤ（Lightly Dope
d Drain）構造のＭＯＳトランジスタとその製造方法に
関するものである。BACKGROUND OF THE INVENTION The present invention relates to an LDD (Lightly Dope) formed in an active region separated by a field oxide film.
d Drain) structure MOS transistor and its manufacturing method.
【０００２】[0002]
【従来の技術】素子分離技術としては種々の技術が開発
されており、最も一般的な素子分離技術は、ＬＯＣＯＳ
法と称される選択酸化により形成されるフィールド酸化
膜を用いた素子分離技術である。基板の素子分離領域に
ＬＯＣＯＳ法でフィールド酸化膜を形成した後、フィー
ルド酸化膜で囲まれた活性領域にゲート酸化膜を形成
し、その上にゲート電極を形成し、ゲート電極とフィー
ルド酸化膜をマスクとして基板に拡散領域形成用の不純
物を導入する。素子が微細化され、ゲート長が１．０〜
１．２μｍ前後よりも微細なＭＯＳトランジスタでは、
信頼性を高めるためにＬＤＤ構造が採用されている。Ｌ
ＤＤ構造とするためには、多結晶シリコンのゲート電極
を形成した後、ゲート電極とフィールド酸化膜をマスク
にして低濃度拡散領域形成用の不純物を注入し、その後
ゲート電極の両側にシリコン酸化膜やシリコン窒化膜で
側壁スペーサを形成し、そのスペーサとフィールド酸化
膜をマスクにして高濃度拡散領域用の不純物を導入す
る。2. Description of the Related Art Various techniques for element isolation have been developed. The most common element isolation technique is LOCOS.
This is an element isolation technique using a field oxide film formed by selective oxidation called a method. After forming a field oxide film in the element isolation region of the substrate by the LOCOS method, a gate oxide film is formed in an active region surrounded by the field oxide film, and a gate electrode is formed thereon, and the gate electrode and the field oxide film are formed. Impurities for forming diffusion regions are introduced into the substrate as a mask. The device is miniaturized and the gate length is 1.0 to
For MOS transistors finer than about 1.2 μm,
The LDD structure is adopted to improve reliability. L
In order to obtain a DD structure, a polycrystalline silicon gate electrode is formed, impurities for forming a low-concentration diffusion region are implanted using the gate electrode and the field oxide film as a mask, and then a silicon oxide film is formed on both sides of the gate electrode. A side wall spacer is formed of a silicon nitride film or the like, and impurities for the high concentration diffusion region are introduced using the spacer and the field oxide film as a mask.
【０００３】[0003]
【発明が解決しようとする課題】ＬＤＤ構造の製造工程
で、ゲート電極側面にシリコン酸化膜やシリコン窒化膜
のスペーサを形成する際、全面に堆積させたシリコン酸
化膜やシリコン窒化膜をエッチバックするが、そのエッ
チング工程で素子分離領域のフィールド酸化膜の膜厚が
減少し、素子分離特性が劣化する問題がある。ＬＤＤ構
造に関しては、素子分離領域の周辺部分での膜厚減少が
問題となる。つまり、高濃度拡散領域形成のためにイオ
ン注入法で不純物を導入する際、ゲート電極側面のスペ
ーサと膜減りを起こしたフィールド酸化膜をマスクとす
るので、拡散領域が設計値よりもフィールド酸化膜側に
広がる。その結果、フィールド酸化膜を介して隣接する
ＭＯＳトランジスタ間の拡散領域間距離が減少し、両拡
散領域間のパンチスルー耐圧が低下する。もし、フィー
ルド酸化膜の周辺部の膜減りにより拡散領域が広がるの
を見込んで設計したとすれば、フィールド酸化膜を大き
く設定しなければならなくなり、素子を微細化する上で
妨げとなる。When a spacer of a silicon oxide film or a silicon nitride film is formed on the side surface of a gate electrode in the manufacturing process of the LDD structure, the silicon oxide film or the silicon nitride film deposited on the entire surface is etched back. However, there is a problem that the film thickness of the field oxide film in the element isolation region is reduced by the etching process, and the element isolation characteristic is deteriorated. Regarding the LDD structure, there is a problem that the film thickness is reduced in the peripheral portion of the element isolation region. In other words, when impurities are introduced by the ion implantation method to form the high-concentration diffusion region, the spacer on the side surface of the gate electrode and the field oxide film with the film loss are used as a mask, so that the diffusion region is larger than the design value. Spread to the side. As a result, the distance between the diffusion regions between adjacent MOS transistors via the field oxide film is reduced, and the punch-through breakdown voltage between the diffusion regions is reduced. If the design is made in consideration of the spread of the diffusion region due to the reduction of the peripheral portion of the field oxide film, the field oxide film must be set large, which hinders miniaturization of the device.
【０００４】本発明は微細化に好都合で、隣接するＭＯ
Ｓトランジスタ間のパンチスルー耐圧も低下しないＬＤ
Ｄ構造のＭＯＳトランジスタを提供することを目的とす
るものである。本発明はまた、そのようなＭＯＳトラン
ジスタの製造方法を提供することを目的とするものであ
る。The present invention is convenient for miniaturization, and the adjacent MO
LD that does not lower the punch-through breakdown voltage between S transistors
An object is to provide a MOS transistor having a D structure. Another object of the present invention is to provide a method for manufacturing such a MOS transistor.
【０００５】[0005]
【課題を解決するための手段】本発明では、フィールド
酸化膜で囲まれた活性領域にＬＤＤ構造のＭＯＳトラン
ジスタが形成されており、フィールド酸化膜の周辺部が
エッチングされておらず、ＭＯＳトランジスタの拡散領
域のフィールド酸化膜側の端部には低濃度拡散領域形成
用の不純物が導入されていない。According to the present invention, a MOS transistor having an LDD structure is formed in an active region surrounded by a field oxide film, and the peripheral portion of the field oxide film is not etched. Impurities for forming the low concentration diffusion region are not introduced into the end portion of the diffusion region on the field oxide film side.
【０００６】本発明の製造方法は、以下の工程（Ａ）か
ら（Ｅ）を含んでいる。（Ａ）基板の素子分離領域にフ
ィールド酸化膜を形成する工程、（Ｂ）フィールド酸化
膜で囲まれた活性領域にゲート酸化膜を形成し、その上
にゲート電極を形成する工程、（Ｃ）素子分離領域の周
辺部にフィールド酸化膜とは異なる第１の絶縁膜を存在
させた状態でその第１の絶縁膜とゲート電極をマスクと
して基板に低濃度拡散領域形成用の不純物を導入する工
程、（Ｄ）次に全面に第２の絶縁膜を堆積し、エッチバ
ックを施すことによりゲート電極の側面に第２の絶縁膜
による側壁スペーサを形成する工程、（Ｅ）前記第１の
絶縁膜を除去した後、ゲート電極側面の前記側壁スペー
サとフィールド酸化膜とをマスクとして基板に高濃度拡
散領域形成用の不純物を導入する工程。好ましい態様で
は、前記第１の絶縁膜はフィールド酸化膜を選択酸化法
により形成する際に用いられたシリコン酸化膜とシリコ
ン窒化膜の２層膜を、素子分離領域の周辺部に残存させ
たものである。The manufacturing method of the present invention includes the following steps (A) to (E). (A) a step of forming a field oxide film in the element isolation region of the substrate, (B) a step of forming a gate oxide film in an active region surrounded by the field oxide film, and forming a gate electrode thereon (C) A step of introducing an impurity for forming a low-concentration diffusion region into a substrate using the first insulating film and a gate electrode as a mask while a first insulating film different from a field oxide film is present in the periphery of the element isolation region. , (D) Next, a step of depositing a second insulating film on the entire surface and performing etching back to form sidewall spacers of the second insulating film on the side surfaces of the gate electrode, (E) the first insulating film And removing impurities for forming a high-concentration diffusion region into the substrate by using the side wall spacer on the side surface of the gate electrode and the field oxide film as a mask. In a preferred aspect, the first insulating film is a two-layer film of a silicon oxide film and a silicon nitride film used when forming a field oxide film by a selective oxidation method and left in the peripheral portion of an element isolation region. Is.
【０００７】[0007]
【作用】フィールド酸化膜の周辺部がエッチングされて
いないので、隣接するＭＯＳトランジスタの拡散領域間
の距離が設計通りに確保される。ＬＤＤ構造のＮ型低濃
度拡散領域形成用の不純物としては、通常、拡散係数の
大きいリンが使用されるが、拡散領域のフィールド酸化
膜側の端部にリンが導入されていないので、素子分離領
域方向へのＮ型不純物の横方向拡散を抑えることがで
き、この点でも隣接ＭＯＳトランジスタの拡散領域間の
距離を確保することができる。Since the peripheral portion of the field oxide film is not etched, the distance between the diffusion regions of the adjacent MOS transistors is secured as designed. Phosphorus having a large diffusion coefficient is usually used as an impurity for forming the N-type low-concentration diffusion region of the LDD structure. However, since phosphorus is not introduced into the end portion of the diffusion region on the field oxide film side, element isolation is performed. Lateral diffusion of N-type impurities in the region direction can be suppressed, and also in this respect, the distance between the diffusion regions of the adjacent MOS transistors can be secured.
【０００８】[0008]
【実施例】図１は一実施例を表わす。Ｐ型シリコン基板
２にフィールド酸化膜４がＬＯＣＯＳ法により形成され
て素子分離がなされている。フィールド酸化膜４の下側
にはボロンなどのＰ型不純物が導入されてチャネルスト
ップ層が形成されているが、図示は省略されている。フ
ィールド酸化膜４で囲まれた活性領域にはＬＤＤ構造の
ＮＭＯＳトランジスタが形成されている。ソース・ドレ
イン用に高濃度拡散領域６と低濃度拡散領域８が形成さ
れている。一般には低濃度拡散領域８にはリンが導入さ
れ、高濃度拡散領域６にはリンと砒素が導入されてい
る。高濃度拡散領域６のフィールド酸化膜側の端部６ａ
は砒素を含み、リンを含んでいない。チャネル領域上に
はゲート酸化膜１０を介して多結晶シリコンのゲート電
極１２が形成されており、ゲート電極１２の側面にはシ
リコン酸化膜やシリコン窒化膜による側壁スペーサ１４
が形成されている。DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 shows an embodiment. A field oxide film 4 is formed on the P-type silicon substrate 2 by the LOCOS method to isolate the elements. A channel stop layer is formed below the field oxide film 4 by introducing a P-type impurity such as boron, but is not shown. An LDD structure NMOS transistor is formed in the active region surrounded by the field oxide film 4. A high concentration diffusion region 6 and a low concentration diffusion region 8 are formed for the source and drain. Generally, phosphorus is introduced into the low concentration diffusion region 8 and phosphorus and arsenic are introduced into the high concentration diffusion region 6. The end portion 6a of the high-concentration diffusion region 6 on the field oxide film side
Contains arsenic and does not contain phosphorus. A gate electrode 12 of polycrystalline silicon is formed on the channel region via a gate oxide film 10, and a sidewall spacer 14 made of a silicon oxide film or a silicon nitride film is formed on a side surface of the gate electrode 12.
Are formed.
【０００９】ＭＯＳトランジスタとしては、さらに層間
絶縁膜が形成され、コンタクトホールが形成され、メタ
ル配線が形成され、必要に応じ多層配線とされた後、パ
ッシベーション膜が形成される。隣接するＭＯＳトラン
ジスタの拡散領域間の距離Ｌは両拡散領域６，６間のパ
ンチスルー耐圧を決める重要な因子である。フィールド
酸化膜４の周辺部がスペーサ１４を形成するエッチバッ
クによる膜減りを起こしていないため、高濃度拡散領域
６のフィールド酸化膜側の位置は設計値通りに一定して
おり、距離Ｌを確実に保持することができる。In the MOS transistor, an interlayer insulating film is further formed, a contact hole is formed, a metal wiring is formed, and a multi-layer wiring is formed if necessary, and then a passivation film is formed. The distance L between the diffusion regions of adjacent MOS transistors is an important factor that determines the punch-through breakdown voltage between the diffusion regions 6 and 6. Since the peripheral portion of the field oxide film 4 is not thinned by the etch back forming the spacer 14, the position of the high concentration diffusion region 6 on the field oxide film side is constant as designed, and the distance L is ensured. Can be held at.
【００１０】図２により本実施例の製造方法について説
明する。
（Ａ）Ｐ型シリコン基板２上に熱酸化によりシリコン酸
化膜２０を２５０〜５００Åの厚さに形成し、その上に
シリコン窒化膜２２をＣＶＤ法により１０００〜２００
０Åの厚さに堆積する。写真製版とエッチングによりシ
リコン窒化膜２２をパターン化して素子分離領域に開口
を設ける。そして、パターン化されたシリコン窒化膜２
２をマスクにして基板２にチャネルストップ用のボロン
をイオン注入した後、基板を酸化して厚さが５０００〜
１００００Åのフィールド酸化膜４を形成する。
（Ｂ）写真製版によりレジストパターン２４を形成す
る。このレジストパターン２４は素子分離領域の周辺部
のシリコン窒化膜２２を被い、ＭＯＳトランジスタが形
成される領域に開口をもつパターンに形成する。そのレ
ジスト２４をマスクにしてシリコン窒化膜２２をエッチ
ングする。これにより素子分離領域の周辺部のみにシリ
コン窒化膜２２が残る。通常、ＬＯＣＯＳ法により発生
するバーズビーク４ａはフィールド酸化膜４の膜厚の７
０〜８０％であるため、例えばフィールド酸化膜４の膜
厚を約６０００Åとすれば、バーズビーク４ａの長さは
約４５００Åとなる。シリコン窒化膜２２をパターン化
して素子分離領域に開口を設けるための写真製版工程
と、レジストパターン２４を形成するための写真製版工
程のマスクの重ね合わせずれなどの余裕を約５５０Åと
すれば、（Ｂ）で残すシリコン窒化膜２２の幅Ｘを約１
μｍとすればよい。The manufacturing method of this embodiment will be described with reference to FIG. (A) A silicon oxide film 20 having a thickness of 250 to 500 Å is formed on a P-type silicon substrate 2 by thermal oxidation, and a silicon nitride film 22 is formed on the silicon oxide film 20 to a thickness of 1000 to 200 by a CVD method.
Deposit to a thickness of 0Å. The silicon nitride film 22 is patterned by photolithography and etching to form an opening in the element isolation region. Then, the patterned silicon nitride film 2
2 is used as a mask, boron ions for channel stop are ion-implanted into the substrate 2, and then the substrate is oxidized to a thickness of 5000 to
A field oxide film 4 of 10000Å is formed. (B) A resist pattern 24 is formed by photolithography. The resist pattern 24 covers the silicon nitride film 22 in the peripheral portion of the element isolation region and is formed in a pattern having an opening in the region where the MOS transistor is formed. The silicon nitride film 22 is etched using the resist 24 as a mask. As a result, the silicon nitride film 22 remains only in the peripheral portion of the element isolation region. Usually, the bird's beak 4a generated by the LOCOS method has a thickness of the field oxide film 7 of 7
Since it is 0 to 80%, if the thickness of the field oxide film 4 is about 6000Å, the length of the bird's beak 4a is about 4500Å. If a margin such as mask misalignment in the photolithography process for patterning the silicon nitride film 22 to provide an opening in the element isolation region and the photolithography process for forming the resist pattern 24 is set to about 550Å, The width X of the silicon nitride film 22 left in B) is about 1
It may be μm.
【００１１】（Ｃ）レジスト２４を除去した後、しきい
値電圧を制御するためのチャネルドープ用にボロンをチ
ャネル領域に導入した後、露出しているシリコン酸化膜
２０を除去する。その後、基板を酸化してゲート酸化膜
１０を１００〜３００Åの厚さに形成する。そして全面
に多結晶シリコン膜を２０００〜５０００Åの厚さにＣ
ＶＤ法により堆積し、低抵抗化のためにリンを導入した
後、写真製版とエッチングによりパターン化を施してゲ
ート電極１２を形成する。このゲート電極１２と残った
シリコン窒化膜２２をマスクとしてＬＤＤ構造の低濃度
拡散領域を形成するためのリン注入２６を行なう。注入
条件は、加速エネルギーが３０〜９０ＫｅＶ、ドーズ量
が１×１０13〜２×１０13／ｃｍ2程度とする。２６ａ
は注入されたリンを表わしている。
（Ｄ）全面に高温ＣＶＤ法（８００〜９００℃）により
シリコン酸化膜を１５００〜３０００Åの厚さに堆積す
る。その堆積したシリコン酸化膜にエッチバックを施す
ことによりゲート電極１２の側面に側壁スペーサ１４を
形成する。このエッチバックの工程では素子分離領域の
フィールド酸化膜４はエッチングされて膜減りを起こす
が、フィールド酸化膜４の周辺部分はシリコン窒化膜２
２が残存しているためエッチングから保護され、フィー
ルド酸化膜４の周辺部の膜減りが防がれる。シリコン窒
化膜２２を熱リン酸でエッチングして除去する。その
後、ソース・ドレインの高濃度拡散領域を形成するため
に、砒素を注入する。砒素の注入条件は加速エネルギー
が５０〜７０ＫｅＶ、ドーズ量が１×１０15〜６×１０
15／ｃｍ2程度とする。その後、活性化及びドライブイ
ンのための熱処理を施すと、図１に示されるように拡散
領域６，８となる。(C) After removing the resist 24, boron is introduced into the channel region for channel doping for controlling the threshold voltage, and then the exposed silicon oxide film 20 is removed. Then, the substrate is oxidized to form the gate oxide film 10 with a thickness of 100 to 300Å. Then, a polycrystalline silicon film is formed on the entire surface to a thickness of 2000 to 5000 Å C
After depositing by the VD method and introducing phosphorus for reducing the resistance, patterning is performed by photoengraving and etching to form the gate electrode 12. Using the gate electrode 12 and the remaining silicon nitride film 22 as a mask, phosphorus implantation 26 for forming a low concentration diffusion region of the LDD structure is performed. The implantation conditions are acceleration energy of 30 to 90 KeV and a dose of about 1 × 10 13 to 2 × 10 13 / cm 2 . 26a
Represents the injected phosphorus. (D) A silicon oxide film is deposited on the entire surface by a high temperature CVD method (800 to 900 ° C.) to a thickness of 1500 to 3000 Å. By etching back the deposited silicon oxide film, sidewall spacers 14 are formed on the side surfaces of the gate electrode 12. In this etch back process, the field oxide film 4 in the element isolation region is etched and film loss occurs, but the peripheral portion of the field oxide film 4 is formed by the silicon nitride film 2.
Since 2 remains, it is protected from etching and film loss in the peripheral portion of the field oxide film 4 is prevented. The silicon nitride film 22 is removed by etching with hot phosphoric acid. Then, arsenic is implanted to form high-concentration diffusion regions of the source / drain. The arsenic implantation conditions are acceleration energy of 50 to 70 KeV and dose of 1 × 10 15 to 6 × 10.
It is about 15 / cm 2 . Then, a heat treatment for activation and drive-in is performed to form diffusion regions 6 and 8 as shown in FIG.
【００１２】図２（Ｄ）の工程で形成するスペーサ１４
は、シリコン酸化膜に代えてシリコン窒化膜を用いても
よい。図２の実施例ではフィールド酸化膜４の周辺部に
存在させる絶縁膜としてフィールド酸化膜４を形成する
ＬＯＣＯＳ法のシリコン酸化膜とシリコン窒化膜を一部
残存させたものとしているが、これに限らず、フィール
ド酸化膜の周辺部に別途絶縁膜を形成してもよい。The spacer 14 formed in the step of FIG.
A silicon nitride film may be used instead of the silicon oxide film. In the embodiment of FIG. 2, the silicon oxide film and the silicon nitride film of the LOCOS method for forming the field oxide film 4 are partially left as the insulating film existing in the peripheral portion of the field oxide film 4, but the present invention is not limited to this. Alternatively, an insulating film may be separately formed around the field oxide film.
【００１３】[0013]
【発明の効果】本発明のＭＯＳトランジスタはＬＤＤ構
造であり、かつフィールド酸化膜の周辺部がエッチング
されていないので、高濃度拡散領域用のイオン注入をゲ
ート電極側面の側壁スペーサとフィールド酸化膜とをマ
スクとして注入しても設計通りの拡散領域とすることが
でき、隣接するＭＯＳトランジスタ間の拡散領域間の距
離を確保することができ、パンチスルー耐圧が低下しな
い。また、低濃度拡散領域用のイオン注入の際にはフィ
ールド酸化膜周辺部には他の絶縁膜が存在しており、高
濃度拡散領域形成のイオン注入のときにはその絶縁膜が
存在しないので、拡散領域のフィールド酸化膜側の端部
には低濃度拡散用の不純物が導入されていない状態とな
る。一般には低濃度拡散領域用には拡散係数の大きいリ
ンが使用されるが、本発明ではリンがフィールド酸化膜
方向に横方向拡散するのが抑えられてこの点でもパンチ
スルー耐圧が低下しない。本発明の製造方法は確立され
た技術のみを使用するので、歩留まりよく実施すること
ができる。フィールド酸化膜周辺の絶縁膜を請求項３の
ように選択酸化法で用いたシリコン酸化膜とシリコン窒
化膜とすれば、少ない工程数で実施することができる。Since the MOS transistor of the present invention has the LDD structure and the peripheral portion of the field oxide film is not etched, ion implantation for the high-concentration diffusion region is performed on the side wall spacer on the side surface of the gate electrode and the field oxide film. Can be used as a diffusion region as designed, a distance between diffusion regions between adjacent MOS transistors can be secured, and punch-through breakdown voltage does not decrease. Further, when the ion implantation for the low-concentration diffusion region is performed, another insulating film exists around the field oxide film, and when the ion implantation for forming the high-concentration diffusion region does not exist, the diffusion film is not present. Impurities for low-concentration diffusion are not introduced into the end portion on the field oxide film side of the region. Generally, phosphorus having a large diffusion coefficient is used for the low-concentration diffusion region, but in the present invention, the lateral diffusion of phosphorus in the field oxide film direction is suppressed, and the punch-through breakdown voltage does not decrease in this respect as well. Since the manufacturing method of the present invention uses only established techniques, it can be performed with high yield. If the insulating film around the field oxide film is the silicon oxide film and the silicon nitride film used in the selective oxidation method as in the third aspect, the number of steps can be reduced.
【図１】本発明の一実施例を示す要部断面図である。FIG. 1 is a sectional view of an essential part showing an embodiment of the present invention.
【図２】本発明の製造方法の一実施例を示す工程断面図
である。FIG. 2 is a process sectional view showing an embodiment of the manufacturing method of the present invention.
２ Ｐ型シリコン基板 ４ フィールド酸化膜 ６ 高濃度拡散領域 ６ａ 高濃度拡散領域のフィールド酸化膜側端部 ８ 低濃度拡散領域 １０ ゲート酸化膜 １２ ゲート電極 １４ ゲート電極側面の側壁スペーサ ２０ シリコン酸化膜 ２２ シリコン窒化膜 2 P-type silicon substrate 4 field oxide film 6 High concentration diffusion area 6a Field oxide film side end of high concentration diffusion region 8 Low concentration diffusion area 10 Gate oxide film 12 Gate electrode 14 Sidewall spacer on the side of the gate electrode 20 Silicon oxide film 22 Silicon nitride film
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 7342−4Ｍ Ｈ０１Ｌ 27/08 ３２１ Ｅ ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Office reference number FI technical display location 7342-4M H01L 27/08 321 E
Claims (3)
ＬＤＤ構造のＭＯＳトランジスタが形成されており、フ
ィールド酸化膜の周辺部がエッチングされておらず、Ｍ
ＯＳトランジスタの拡散領域のフィールド酸化膜側の端
部には低濃度拡散領域形成用の不純物が導入されていな
い半導体装置。1. A MOS transistor having an LDD structure is formed in an active region surrounded by a field oxide film, and a peripheral portion of the field oxide film is not etched.
A semiconductor device in which an impurity for forming a low-concentration diffusion region is not introduced into an end portion on the field oxide film side of a diffusion region of an OS transistor.
型ＭＯＳトランジスタの製造方法。 （Ａ）基板の素子分離領域にフィールド酸化膜を形成す
る工程、 （Ｂ）フィールド酸化膜で囲まれた活性領域にゲート酸
化膜を形成し、その上にゲート電極を形成する工程、 （Ｃ）素子分離領域の周辺部にフィールド酸化膜とは異
なる第１の絶縁膜を存在させた状態でその第１の絶縁膜
とゲート電極をマスクとして基板に低濃度拡散領域形成
用の不純物を導入する工程、 （Ｄ）次に全面に第２の絶縁膜を堆積し、エッチバック
を施すことによりゲート電極の側面に第２の絶縁膜によ
る側壁スペーサを形成する工程、 （Ｅ）前記第１の絶縁膜を除去した後、ゲート電極側面
の前記側壁スペーサとフィールド酸化膜とをマスクとし
て基板に高濃度拡散領域形成用の不純物を導入する工
程。2. An LDD including the following steps (A) to (E):
Type MOS transistor manufacturing method. (A) a step of forming a field oxide film in the element isolation region of the substrate, (B) a step of forming a gate oxide film in the active region surrounded by the field oxide film, and forming a gate electrode thereon (C) A step of introducing an impurity for forming a low-concentration diffusion region into a substrate using the first insulating film and a gate electrode as a mask while a first insulating film different from a field oxide film is present in the periphery of the element isolation region. (D) Next, a step of depositing a second insulating film on the entire surface and performing etching back to form sidewall spacers of the second insulating film on the side surfaces of the gate electrode, (E) the first insulating film And removing impurities for forming a high-concentration diffusion region into the substrate by using the side wall spacer on the side surface of the gate electrode and the field oxide film as a mask.
選択酸化法により形成する際に用いられたシリコン酸化
膜とシリコン窒化膜の２層膜を、素子分離領域の周辺部
に残存させたものである請求項２に記載の製造方法。3. The first insulating film is a two-layer film of a silicon oxide film and a silicon nitride film used when a field oxide film is formed by a selective oxidation method, and is left in a peripheral portion of an element isolation region. The manufacturing method according to claim 2, which is a thing.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3209860A JPH0536984A (en) | 1991-07-26 | 1991-07-26 | Ldd-type semiconductor device and manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3209860A JPH0536984A (en) | 1991-07-26 | 1991-07-26 | Ldd-type semiconductor device and manufacturing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0536984A true JPH0536984A (en) | 1993-02-12 |
Family
ID=16579827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3209860A Pending JPH0536984A (en) | 1991-07-26 | 1991-07-26 | Ldd-type semiconductor device and manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0536984A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6966064B1 (en) | 1997-06-06 | 2005-11-15 | Thomson Licensing | System and method for processing audio-only programs in a television receiver |
-
1991
- 1991-07-26 JP JP3209860A patent/JPH0536984A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6966064B1 (en) | 1997-06-06 | 2005-11-15 | Thomson Licensing | System and method for processing audio-only programs in a television receiver |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2605008B2 (en) | Method for manufacturing semiconductor device | |
| EP0356202B1 (en) | Mosfet and fabrication method | |
| US5342796A (en) | Method for controlling gate size for semiconduction process | |
| JP2953897B2 (en) | Method for manufacturing semiconductor device | |
| JP2715929B2 (en) | Semiconductor integrated circuit device | |
| JPH0648716B2 (en) | Manufacturing method of integrated circuit device | |
| JPH0557741B2 (en) | ||
| JP3355083B2 (en) | Method for manufacturing semiconductor device | |
| JP3417092B2 (en) | Method for manufacturing semiconductor device | |
| JPH0148661B2 (en) | ||
| JPH06333944A (en) | Semiconductor device | |
| KR930005508B1 (en) | Semiconductor device and manufacturing method of the same | |
| JPH0536984A (en) | Ldd-type semiconductor device and manufacturing method | |
| KR0170436B1 (en) | Method of manufacturing mosfet | |
| JP3088556B2 (en) | Semiconductor device manufacturing method | |
| JPH0521811A (en) | Semiconductor device and its manufacture | |
| JPH0888362A (en) | Semiconductor device and its manufacture | |
| JPH0637106A (en) | Manufacture of semiconductor device | |
| JP3467787B2 (en) | Method for manufacturing semiconductor device | |
| JP2001068560A (en) | Fabrication of semiconductor device and semiconductor device | |
| JP3380069B2 (en) | Method for manufacturing MOS semiconductor device | |
| JPH0630389B2 (en) | Semiconductor element | |
| JPH0846055A (en) | Manufacture of semiconductor integrated circuit | |
| JP3848782B2 (en) | Manufacturing method of semiconductor device | |
| JP3363675B2 (en) | Method for manufacturing semiconductor device |