JPH0536708A - Heterojunction bipolar transistor - Google Patents
Heterojunction bipolar transistorInfo
- Publication number
- JPH0536708A JPH0536708A JP18653891A JP18653891A JPH0536708A JP H0536708 A JPH0536708 A JP H0536708A JP 18653891 A JP18653891 A JP 18653891A JP 18653891 A JP18653891 A JP 18653891A JP H0536708 A JPH0536708 A JP H0536708A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- bipolar transistor
- heterojunction bipolar
- type
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明はＮｐｎ型のヘテロ接合バ
イポーラトランジスタに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an Npn type heterojunction bipolar transistor.
【０００２】[0002]
【従来の技術】ＩＩＩ−Ｖ化合物半導体、特にＧａＡｓ
系の半導体におけるエピタキシャル成長技術の進歩に伴
い、従来は作製できなかったヘテロ接合を有する半導体
素子が実現されている。その例が高電子移動度トランジ
スタ（ＨＥＭＴ）であり、また本発明に係るヘテロ接合
バイポーラトランジスタ（ＨＢＴ）などである。2. Description of the Related Art III-V compound semiconductors, especially GaAs
Along with the progress of epitaxial growth technology for semiconductors in the related art, semiconductor elements having a heterojunction that cannot be conventionally manufactured have been realized. Examples are the high electron mobility transistor (HEMT), and the heterojunction bipolar transistor (HBT) according to the present invention.
【０００３】特に、ヘテロ接合バイポーラトランジスタ
では、半絶縁性基板上に禁制帯幅の異なる材料系を成長
することで素子を作製するため、設計の自由度が大き
く、それにより、より高速動作が可能な素子の実現が期
待される。一般にはエミッタ層に少なくともベース層よ
り禁制帯幅の大きな半導体を用いることで、エミッタ層
・ベース層のヘテロ接合部においてベース層中の多数の
キャリアがエミッタ層中へ流れ込むことを阻止する。そ
の阻止能力が増大した分だけベース層中の多数のキャリ
アを増すことにより、ベース層が低抵抗化され、高性能
化が実現されている。In particular, in the case of a heterojunction bipolar transistor, since an element is produced by growing a material system having different forbidden band widths on a semi-insulating substrate, there is a large degree of freedom in design, which enables higher speed operation. Realization of various devices is expected. In general, a semiconductor having a band gap larger than that of the base layer is used for the emitter layer to prevent a large number of carriers in the base layer from flowing into the emitter layer at the heterojunction of the emitter layer and the base layer. By increasing the number of carriers in the base layer by an amount corresponding to the increase in the blocking ability, the resistance of the base layer is lowered and higher performance is realized.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、従来よ
り主に検討されてきたＡｌＧａＡｓ／ＧａＡｓ系ヘテロ
接合バイポーラトランジスタでは、良好な安定性が得ら
れないと言った重要な問題点があった。その理由として
は、第一にＡｌＧａＡｓをエミッタ層用のヘテロ材料と
して用いている点が一般に言われている。ＡｌＧａＡｓ
がＡｌを含んでいることにより、この材料系に特有の、
不純物が大きく関与するＤＸセンターの形成が問題とし
て考えられる。この問題は、特にＡｌX Ｇａ1-X Ａｓの
Ａｌ組成を０．２以上とすることで効果が顕著に表れる
ことから、Ａｌ組成を下げることで解決が可能である。
しかし、反面、電流増幅率の低下を避けるためにベース
層の不純物密度を低減せねばならず、この問題の解決は
難しかった。また、特にＡｌＧａＡｓでは、材料系にＡ
ｌを含むことに起因する酸化の問題が挙げられており、
この問題もＡｌＧａＡｓ／ＧａＡｓヘテロ接合バイポー
ラトランジスタの安定性に厳しい制限を与えていた。However, the AlGaAs / GaAs heterojunction bipolar transistor, which has been mainly studied in the past, has an important problem that good stability cannot be obtained. It is generally said that the reason is that first, AlGaAs is used as a hetero material for the emitter layer. AlGaAs
Contains Al, which is characteristic of this material system,
The formation of DX centers in which impurities are largely involved is considered as a problem. This problem can be solved by lowering the Al composition, because the effect is particularly remarkable when the Al composition of Al x Ga 1 -x As is 0.2 or more.
However, on the other hand, the impurity density of the base layer must be reduced in order to avoid a decrease in the current amplification factor, which makes it difficult to solve this problem. Also, especially for AlGaAs, the material system is A
The problem of oxidation due to the inclusion of 1 is mentioned,
This problem also severely limits the stability of the AlGaAs / GaAs heterojunction bipolar transistor.
【０００５】第二点目の理由としては、ＧａＡｓ及びＡ
ｌＧａＡｓの表面状態に起因する不安定性の問題が挙げ
られる。例えばＧａＡｓでは、絶縁物との間での良好な
界面形成が難しい。この問題は、ヘテロ接合バイポーラ
トランジスタを作製する際に、エッチングで除去してメ
サ形成を行うときに特に重要となる。メサ形成を行わず
に、例えば外部ベース部の形成を不純物拡散等により行
う手法があり、この手法ならばエミッタ・ベース（コレ
クタアップ型ではコレクタ・ベース）側面が露出するこ
と無くヘテロ接合バイポーラトランジスタの作製が行え
る。しかし、本質的な特性上の問題として、外部ベース
抵抗の増大、エミッタ・ベース側面間（コレクタアップ
型ではコレクタ・外部ベース間）でのリーク電流の増大
は依然として問題として残されていた。The second reason is that GaAs and A
There is a problem of instability due to the surface state of 1GaAs. For example, in GaAs, it is difficult to form a good interface with an insulator. This problem becomes particularly important when forming a heterojunction bipolar transistor and removing it by etching to form a mesa. There is a method of forming an external base portion by impurity diffusion or the like without forming a mesa. In this method, a side surface of an emitter / base (collector / base in a collector-up type) side surface of a heterojunction bipolar transistor is not exposed. Can be manufactured. However, as essential characteristic problems, an increase in external base resistance and an increase in leakage current between the side surfaces of the emitter and the base (between the collector and external base in the collector-up type) still remain problems.
【０００６】本発明は、かかる従来技術の問題点を本質
的に解決するためになされたもので、安定性に特に優れ
たヘテロ接合バイポーラトランジスタ提供することを目
的とする。The present invention has been made in order to essentially solve the problems of the prior art, and an object thereof is to provide a heterojunction bipolar transistor having particularly excellent stability.
【０００７】[0007]
【課題を解決するための手段】本発明に係るヘテロ接合
バイポーラトランジスタは、ｐ型のベース層がｎ型のコ
レクタ層とｎ型のエミッタ層とに挟まれたヘテロ接合構
造体を有する、コレクタアップ型、もしくはエミッタア
ップ型のＮｐｎ型ヘテロ接合バイポーラトランジスタに
おいて、エミッタ層はＧａＩｎＰにより形成され、かつ
ベース層中には内部電界を生じさせるグレーディングが
形成されていることを特徴とする。A heterojunction bipolar transistor according to the present invention has a collector-up structure having a heterojunction structure in which a p-type base layer is sandwiched between an n-type collector layer and an n-type emitter layer. Type or emitter-up type Npn-type heterojunction bipolar transistor is characterized in that the emitter layer is made of GaInP and a grading for generating an internal electric field is formed in the base layer.
【０００８】[0008]
【作用】本発明によれば、エミッタ層としてＧａＩｎＰ
を用いることで、ＤＸセンタ濃度を低減させると共にプ
ロセス途中の表面酸化の防止を図っている。また、ベー
ス層にクレーディングを設けることでエミッタサイズ効
果を抑制して注入キャリアの周辺再結合を防止してい
る。According to the present invention, GaInP is used as the emitter layer.
Is used to reduce the DX center concentration and prevent surface oxidation during the process. Further, by providing the cladding in the base layer, the emitter size effect is suppressed and the peripheral recombination of the injected carriers is prevented.
【０００９】[0009]
【実施例】実施例の具体的な説明に先立ち、本発明のヘ
テロ接合バイポーラトランジスタの特徴を概説する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Prior to the detailed description of the embodiments, the features of the heterojunction bipolar transistor of the present invention will be outlined.
【００１０】本発明では、前途の第１の問題点を解決す
るための手段として、従来ではエミッタ層としてＡｌＧ
ａＡｓ層を用いてきた点をＧａＩｎＰ層に変えることで
安定性を確保する。第一の論文「ジャパニーズ ジャー
ナル オブ アプライド フィジックス」の第２５巻
ｐ．Ｌ１２７、１９８６年版（Ｊｐｎ．Ｊ．Ａｐｐｌ．
Ｐｈｙｓ．，ｖｏｌ．２５，ｐ．１２７（１９８６））
に示されているように、ＨＥＭＴにＧａＩｎＰを使用す
ることにより、ＤＸセンタ濃度が小となることが示され
ている。同様に、横型デバイスと縦型デバイスの差はあ
るが、ヘテロ接合バイポーラトランジスタに於いてＧａ
ＩｎＰをエミッタ層に用いることで、ＤＸセンタ濃度が
小となり、特性の安定化、及び再結合中心の減少による
特性向上が図れる。また、ＧａＩｎＰでは、特に酸化し
やすいＡｌを結晶中の材料として含まないため、例えば
メサ型デバイスを考えるとプロセス途中、及び長期保存
後の表面酸化によるデバイス劣化が問題視されるが、Ａ
ｌを含む材料系に比べて安定性が期待できる。In the present invention, as a means for solving the first problem mentioned above, AlG was used as the emitter layer in the past.
The stability is secured by changing the point where the aAs layer has been used to the GaInP layer. Volume 25 of the first paper, "Japanese Journal of Applied Physics," p. L127, 1986 version (Jpn. J. Appl.
Phys. , Vol. 25, p. 127 (1986))
It has been shown that the DX center concentration is reduced by using GaInP for HEMT as shown in FIG. Similarly, although there is a difference between a lateral device and a vertical device, in a heterojunction bipolar transistor, Ga
By using InP for the emitter layer, the DX center concentration is reduced, and the characteristics can be stabilized and the characteristics can be improved by reducing the recombination centers. In addition, since GaInP does not contain Al, which is particularly apt to be oxidized, as a material in the crystal, device deterioration due to surface oxidation during the process and after long-term storage is regarded as a problem, for example, when considering a mesa type device.
Stability can be expected as compared to a material system containing l.
【００１１】第二の問題点を解決するための手段として
は、理想的なヘテロ接合バイポーラトランジスタの動作
状態を妨げる周辺の影響を取除くことが大切となる。周
辺再結合の低減の一つの手段としては、ベース中に内部
電界を設けることにより電流増幅率のエミッタサイズ効
果が抑制できることが第２の論文「ジャパニーズ ジャ
ーナル オブ アプライド フィジックス」の第２４巻
ｐ．１３６８、１９８５年版（Ｊｐｎ．Ｊ．Ａｐｐｌ．
Ｐｈｙｓ．，ｖｏｌ．２４，ｐ．１３６８（１９８
５））に記載されている。このようにベース層中に内部
電界を設けることで、ベース層中に入ってきた電子の外
部ベース方向への拡がりを抑制することが可能となり、
しいてはヘテロ接合バイポーラトランジスタの安定性を
格段に向上させることができる。As a means for solving the second problem, it is important to remove the influence of the surroundings which hinders the operating state of an ideal heterojunction bipolar transistor. As one means of reducing the peripheral recombination, it is possible to suppress the emitter size effect of the current amplification factor by providing an internal electric field in the base, in the second paper “Japanese Journal of Applied Physics”, Volume 24, p. 1368, 1985 edition (Jpn. J. Appl.
Phys. , Vol. 24, p. 1368 (198
5)). By providing the internal electric field in the base layer in this way, it becomes possible to suppress the spread of electrons entering the base layer toward the external base,
As a result, the stability of the heterojunction bipolar transistor can be remarkably improved.
【００１２】以上、列挙した効果により、本発明を実現
するなら、ヘテロ接合バイポーラトランジスタの充分な
安定化が図れる。以下、本発明の実施例を図面を参照し
ながら具体的に示す。With the above effects, the heterojunction bipolar transistor can be sufficiently stabilized when the present invention is realized. Hereinafter, embodiments of the present invention will be specifically described with reference to the drawings.
【００１３】図１に本発明を実現した際のヘテロ接合バ
イポーラトランジスタの断面構造図を示す。FIG. 1 shows a cross-sectional structure diagram of a heterojunction bipolar transistor when the present invention is realized.
【００１４】半絶縁性のＧａＡｓ基板１上には、高濃度
ｎ+ 型ＧａＡｓからなるサブコレクタ層２、ｎ型ＧａＡ
ｓからなるコレクタ層３、炭素ドープのグレーデッドベ
ース層４、ｎ型ＧａＩｎＰからなるエミッタ層５および
高濃度のエミッタキャップ層６が積層されている。そし
て、サブコレクタ層２にはコレクタ電極７１、グレーテ
ッドベース層４の外部ベース部にはベース電極７２、エ
ミッタキャップ層６にはエミッタ電極７３が設けられて
いる。On a semi-insulating GaAs substrate 1, a sub-collector layer 2 made of high-concentration n + -type GaAs and an n-type GaA are formed.
A collector layer 3 made of s, a carbon-doped graded base layer 4, an emitter layer 5 made of n-type GaInP, and a high-concentration emitter cap layer 6 are stacked. A collector electrode 71 is provided on the sub-collector layer 2, a base electrode 72 is provided on the external base portion of the graded base layer 4, and an emitter electrode 73 is provided on the emitter cap layer 6.
【００１５】ベース層４近傍のエミッタ層５としては、
ＧａＩｎＡｓＰ傾斜接合層を用いることで、価電子帯の
正孔に対するポテンシャル障壁の増大が図れ、電流利得
の向上が期待される。また、グレーデッドベース層４中
のドーパントとしては、Ｂｅ（ベリリウム）よりもＺｎ
や（亜鉛）やＣ（炭素）を用いるほうが安定性向上の観
点より望ましい。As the emitter layer 5 near the base layer 4,
By using the GaInAsP graded junction layer, the potential barrier for holes in the valence band can be increased and the current gain can be expected to be improved. Further, as a dopant in the graded base layer 4, Zn is more preferable than Be (beryllium).
It is preferable to use or (zinc) or C (carbon) from the viewpoint of improving stability.
【００１６】ＧａＩｎＰ層をエミッタとして用いること
によるＤＸセンターの低減については第１の論文で明ら
かである。そこでここでは、ベース層４をグレーデッド
ベース構造にすることによるヘテロ接合バイポーラトラ
ンジスタの安定性向上について検討した。トランジスタ
に用いたエピタキシャル結晶構造を図２に示す。半絶縁
性基板にヘテロ接合バイポーラトランジスタの結晶構造
を形成した構造となっている。ここでのヘテロ接合バイ
ポーラトランジスタとしては、エミッタ・ベース界面に
成長中のベースドーパント拡散防止のためのスペーサ層
を１００オングストロームの厚さで設け、またベースド
ーパントとしてはＺｎを用いた。The reduction of DX center by using a GaInP layer as an emitter is clear in the first paper. Therefore, here, the stability improvement of the heterojunction bipolar transistor by making the base layer 4 a graded base structure was examined. The epitaxial crystal structure used for the transistor is shown in FIG. It has a structure in which a crystal structure of a heterojunction bipolar transistor is formed on a semi-insulating substrate. In the heterojunction bipolar transistor here, a spacer layer for preventing diffusion of the base dopant during growth was provided at the emitter / base interface to a thickness of 100 Å, and Zn was used as the base dopant.
【００１７】図３に、２４℃の環境で、ある値の初期電
流密度を持つバイアスを印加し、５０００秒保持した後
の均一ベース構造を持つヘテロ接合バイポーラトランジ
スタと、ＡｌＧａＡｓ（組成比０．１〜０）グレーデッ
ドベース構造を持つヘテロ接合バイポーラトランジスタ
の電流増幅率ｈFEの変化を示す。横軸は初期電流密度、
縦軸は測定前の電流増幅率ｈFED により規格化したバイ
アスストレス印加後の電流増幅率を示す。これにより、
均一ベース構造を持つヘテロ接合バイポーラトランジス
タは、初期電流密度として４×１０4 Ａ／ｃｍ2 程度を
流すバイアスストレスにより急激に劣化が始まる。それ
に対し、グレーデッドベース構造を有するヘテロ接合バ
イポーラトランジスタでは、初期電流密度として３×１
０5 Ａ／ｃｍ2 の大電流を流すバイアス印加を行っても
全く劣化は生じない。すなわち、グレーデッドベース構
造を持つヘテロ接合バイポーラトランジスタは、そうで
ないヘテロ接合バイポーラトランジスタに比べ安定性が
飛躍的に向上すると言える。FIG. 3 shows a heterojunction bipolar transistor having a uniform base structure after applying a bias having a certain initial current density in an environment of 24 ° C. and holding it for 5000 seconds, and AlGaAs (composition ratio 0.1 ~ 0) shows changes in current amplification factor h FE of a heterojunction bipolar transistor having a graded base structure. The horizontal axis is the initial current density,
The vertical axis represents the current amplification factor after application of bias stress, which is standardized by the current amplification factor h FED before measurement. This allows
Heterojunction bipolar transistors having a uniform base structure start to deteriorate rapidly due to a bias stress that causes an initial current density of about 4 × 10 4 A / cm 2 . On the other hand, the heterojunction bipolar transistor having the graded base structure has an initial current density of 3 × 1.
Degradation does not occur at all even if a bias is applied to pass a large current of 0 5 A / cm 2 . That is, it can be said that the heterojunction bipolar transistor having the graded base structure has drastically improved stability as compared with a heterojunction bipolar transistor which does not have such a structure.
【００１８】なお、実施例はエミッタアップ型のヘテロ
接合バイポーラトランジスタに関するものであるが、コ
レクタアップ型のヘテロ接合バイポーラトランジスタに
ついても同様である。すなわち、コレクタアップ型につ
いても、エミッタ層５をＧａＩｎＰとし、ベース層４を
グレーッデッドな構造とすればよい。Although the embodiment relates to the emitter-up type heterojunction bipolar transistor, the same applies to the collector-up type heterojunction bipolar transistor. That is, also in the collector-up type, the emitter layer 5 may be GaInP and the base layer 4 may be a graded structure.
【００１９】[0019]
【発明の効果】以上の通り、本発明のヘテロ接合バイポ
ーラトランジスタでは、エミッタ層としてＧａＩｎＰを
用いることで、ＤＸセンタ濃度を低減させると共にプロ
セス途中の表面酸化の防止を図っている。また、ベース
層にクレーディングを設けることでエミッタサイズ効果
を抑制して注入キャリアの周辺再結合を防止している。
このため、従来にはない高安定性を実現できる効果があ
る。As described above, in the heterojunction bipolar transistor of the present invention, by using GaInP as the emitter layer, the DX center concentration is reduced and the surface oxidation during the process is prevented. Further, by providing the cladding in the base layer, the emitter size effect is suppressed and the peripheral recombination of the injected carriers is prevented.
Therefore, there is an effect that it is possible to realize a high stability that has not been achieved in the past.
【図１】本発明を実現した際のヘテロ接合バイポーラト
ランジスタの構造図を示す。FIG. 1 shows a structural diagram of a heterojunction bipolar transistor when the present invention is realized.
【図２】安定性の試験に用いたヘテロ接合バイポーラト
ランジスタの結晶構造を示す。FIG. 2 shows a crystal structure of a heterojunction bipolar transistor used for the stability test.
【図３】２４℃の環境で、ある値の初期電流密度を持つ
バイアスを印加し５０００秒保持した後の均一ベース構
造を持つヘテロ接合バイポーラトランジスタと、グレー
デッドベース構造を持つヘテロ接合バイポーラトランジ
スタの電流増幅率ｈFEの変化を示す。FIG. 3 shows a heterojunction bipolar transistor having a uniform base structure and a heterojunction bipolar transistor having a graded base structure after applying a bias having a certain initial current density and keeping it for 5000 seconds in an environment of 24 ° C. The change of the current amplification factor h FE is shown.
【符号の説明】 １…ＧａＡｓ基板 ２…サブコレクタ層 ３…コレクタ層 ４…グレーテッドベース層 ５…エミッタ層 ６…エミッタキャップ層 ７１…コレクタ電極 ７２…ベース電極 ７３…エミッタ電極[Explanation of symbols] 1 ... GaAs substrate 2 ... Sub-collector layer 3 ... Collector layer 4 ... Graded base layer 5 ... Emitter layer 6 ... Emitter cap layer 71 ... Collector electrode 72 ... Base electrode 73 ... Emitter electrode
Claims (3)
型のエミッタ層とに挟まれたヘテロ接合構造体を有し、 前記エミッタ層はＧａＩｎＰにより形成され、 かつ前記ベース層中には内部電界を生じさせるグレーデ
ィングが形成されていることを特徴とするＮｐｎ型のヘ
テロ接合バイポーラトランジスタ。1. A p-type base layer comprises an n-type collector layer and an n-type collector layer.
Type emitter layer, the emitter layer is formed of GaInP, and a grading for generating an internal electric field is formed in the base layer. Type heterojunction bipolar transistor.
ブエミッタ層を挟んで基板上に積層されているヘテロ接
合バイポーラトランジスタ。2. A heterojunction bipolar transistor in which the heterojunction structure according to claim 1 is stacked on a substrate with a sub-emitter layer interposed therebetween.
ブコレクタ層を挟んで基板上に積層されているヘテロ接
合バイポーラトランジスタ。3. A heterojunction bipolar transistor in which the heterojunction structure according to claim 1 is laminated on a substrate with a subcollector layer interposed therebetween.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18653891A JPH0536708A (en) | 1991-07-25 | 1991-07-25 | Heterojunction bipolar transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18653891A JPH0536708A (en) | 1991-07-25 | 1991-07-25 | Heterojunction bipolar transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0536708A true JPH0536708A (en) | 1993-02-12 |
Family
ID=16190252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18653891A Pending JPH0536708A (en) | 1991-07-25 | 1991-07-25 | Heterojunction bipolar transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0536708A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5344812A (en) * | 1992-08-26 | 1994-09-06 | Fmc Corporation | Herbicidal 2-[(4-heterocyclic-phenoxymethyl)phenoxy]-alkanoates |
-
1991
- 1991-07-25 JP JP18653891A patent/JPH0536708A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5344812A (en) * | 1992-08-26 | 1994-09-06 | Fmc Corporation | Herbicidal 2-[(4-heterocyclic-phenoxymethyl)phenoxy]-alkanoates |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4959702A (en) | Si-GaP-Si heterojunction bipolar transistor (HBT) on Si substrate | |
| US6756615B2 (en) | Heterojunction bipolar transistor and its manufacturing method | |
| EP0619613B1 (en) | A heterojunction bipolar transistor | |
| JP2801624B2 (en) | Heterojunction bipolar transistor | |
| US5371389A (en) | Heterojunction bipolar transistor with base layer having graded bandgap | |
| Liu et al. | Near-ideal IV characteristics of GaInP/GaAs heterojunction bipolar transistors | |
| TWI695504B (en) | Heterojunction bipolar transistor | |
| US4821082A (en) | Heterojunction bipolar transistor with substantially aligned energy levels | |
| KR20040012518A (en) | Semiconductor device | |
| JPH0770743B2 (en) | Resonant tunneling barrier structure device | |
| US5814843A (en) | Heterojunction bipolar transistor having a graded-composition base region | |
| US6049099A (en) | Cadmium sulfide layers for indium phosphide-based heterojunction bipolar transistors | |
| JP3447438B2 (en) | Field effect transistor | |
| JPWO2004061971A1 (en) | P-type nitride semiconductor structure and bipolar transistor | |
| JPH0536708A (en) | Heterojunction bipolar transistor | |
| JPH03124033A (en) | Heterojunction bipolar transistor | |
| JP3629247B2 (en) | Double heterojunction bipolar transistor | |
| JPS63200567A (en) | Hetero junction bipolar transistor and manufacture thereof | |
| JPH0548079A (en) | Heterojunction bipolar transistor | |
| JP4347919B2 (en) | Semiconductor device | |
| JPH04233233A (en) | Heterojunction bipolar transistor | |
| JP2621854B2 (en) | High mobility transistor | |
| JPH11121461A (en) | Hetero junction bipolar transistor | |
| JP3255973B2 (en) | Semiconductor device | |
| JPH0738393B2 (en) | Semiconductor device |