JPH0536619A - Semiconductor surface treatment method and equipment - Google Patents

Abstract

PURPOSE:To manufacture semiconductor excellent in characteristics in a short processing time, so as to have superior uniformity over a large area, by ionizing inert gas together with dopant particles evaporated by a vacuum evaporation method, and accelerating these ion seeds with electric field, to make them collide against the semiconductor surface. CONSTITUTION:In a semiconductor surface treatment chamber 101 whose inside pressure is reduced, a dopant source contained in a crucible 110 is heated with a filament 111 for heating, and evaporated. At the same time, high frequency electric power is applied, and inert gas plasma is generated between an anode and a cathode. The evaporated dopant source is ionized, and dopant ion seeds and inert ion seeds are mixedly present in the ionized plasma. These ion seeds are accelerated in the direction of a cathode 105 by a self bias voltage generated on the cathode 105, and collide against the semiconductor surface of a substrate 106 to be processed. At this time, the concentration ratio of the dopant ion seeds to the inert gas ion seeds is adjusted by adjusting the high frequency electric power or the like.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、半導体表面処理方法及
び装置に関し、特に太陽電池や液晶ディスプレーのアク
ティブマトリクス回路等の大面積半導体デバイスの製造
工程においてその表面を処理する方法及び装置に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor surface treatment method and apparatus, and more particularly to a method and apparatus for treating the surface of a large area semiconductor device such as an active matrix circuit of a solar cell or a liquid crystal display.

【０００２】[0002]

【従来の技術】最近の半導体デバイス技術の流れとし
て、半導体メモリやイメージセンサーに代表される微細
化、集積化の方向と共に、太陽電池や液晶ディスプレー
のアクティブマトリクス回路に代表される大面積化の方
向がある。大面積半導体デバイスにおいては、単位面積
あたりの製造コストを極力下げる必要がある。そのため
半導体材料として単結晶シリコンウェハーと共に、ガラ
ス、金属、セラミックス等の廉価な基板上に堆積された
アモルファスや多結晶の半導体薄膜が用いられ始めてい
る。しかしデバイスの製造コストを下げるためには、他
の各製造プロセスについても低コスト化が要求される。
また製造されたデバイスは３０ｃｍ角あるいはそれ以上
の大面積にわたって特性が均一でなくてはならない。す
なわち大面積デバイスにはそれにふさわしいプロセス技
術が開発されなくてはならない。2. Description of the Related Art Recent trends in semiconductor device technology include a trend toward miniaturization and integration as typified by semiconductor memories and image sensors, as well as an increase in area as typified by active matrix circuits for solar cells and liquid crystal displays. There is. In a large area semiconductor device, it is necessary to reduce the manufacturing cost per unit area as much as possible. Therefore, as a semiconductor material, an amorphous or polycrystalline semiconductor thin film deposited on a low-priced substrate such as glass, metal or ceramics is being used together with a single crystal silicon wafer. However, in order to reduce the manufacturing cost of the device, cost reduction is also required for each of the other manufacturing processes.
In addition, the manufactured device must have uniform characteristics over a large area of 30 cm square or more. In other words, for large area devices, appropriate process technology must be developed.

【０００３】各製造プロセスの中でも大面積化の観点か
ら最も重要な技術としてドーピング技術が挙げられる。Among the various manufacturing processes, the doping technique is the most important technique from the viewpoint of increasing the area.

【０００４】半導体のドーピング技術として最も一般的
に用いられてきたのは熱拡散法である。熱拡散法は半導
体表面に塗布または堆積した膜の中に含まれるドーパン
ト原子を通常１０００℃以上の高温で半導体中に拡散し
ドーパントとして活性化する技術である。この方法は比
較的容易に大面積デバイスに適用できるが、高温を用い
るため薄膜半導体を用いるに際し使用可能な基板に制約
を受ける。また処理に長時間（通常数時間程度）を要し
製造のスループットが良くない。The most commonly used semiconductor doping technique is the thermal diffusion method. The thermal diffusion method is a technique in which dopant atoms contained in a film coated or deposited on the surface of a semiconductor are diffused into the semiconductor at a high temperature of usually 1000 ° C. or higher and activated as a dopant. Although this method can be applied to a large-area device relatively easily, the use of a high temperature limits the usable substrate when using a thin film semiconductor. Further, the processing requires a long time (usually about several hours), and the manufacturing throughput is not good.

【０００５】また他の一般的なドーピング技術としてイ
オンインプランテーション法がある。この方法では真空
中でイオン化したドーパント原子イオンのビームから、
質量分析の手段により不純物を取り除いた後、電界で加
速して半導体中に打ち込み、通常８００℃以上の温度で
数時間程度アニールしてドーパントを活性化する方法で
ある。この方法ではドーパントの制御がし易いが、大面
積にわたりビームを走査する必要がありやはり製造のス
ループットが良くない。また装置が大がかりになりやは
りコスト面で不利となる。Another general doping technique is an ion implantation method. In this method, from a beam of dopant atom ions ionized in a vacuum,
After removing impurities by means of mass spectrometry, it is accelerated by an electric field, implanted into a semiconductor, and annealed at a temperature of 800 ° C. or higher for several hours to activate the dopant. In this method, although the dopant can be easily controlled, the beam must be scanned over a large area, and the manufacturing throughput is not good. In addition, the size of the device becomes large, which is also disadvantageous in terms of cost.

【０００６】一方、熱ＣＶＤやプラズマＣＶＤ等の方法
で気相から堆積する薄膜半導体の場合には、薄膜の堆積
時に気相中にドーパントを含むガスを混合して薄膜半導
体中にドーパント原子を導入する方法がある。この方法
では比較的大面積化も容易で、スループットも熱拡散法
やイオンインプランテーション法に比べるとよいが、形
成されたｎ型またはｐ型の半導体の特性は必ずしも十分
ではなく半導体デバイスへの応用には不十分なことが多
かった。よく知られた例としては、熱ＣＶＤにより多結
晶Ｓｉを堆積する際、原料のモノシラン（ＳｉＨ₄ ）に
フォスフィン（ＰＨ₃ ）を混合してｎ型にしようとする
と、特に高濃度ではＳｉの結晶粒が小さくなりｎ型Ｓｉ
としての特性が、熱拡散法やイオンインプラテーション
法でｎ型にする場合に比べて劣ったものとなる。またプ
ラズマＣＶＤ法でアモルファスシリコン（ａ−Ｓｉ）を
堆積する際、原料のＳｉＨ₄ にジボラン（Ｂ₂ Ｈ₆ ）を
混合してｐ型にしようとすると、光学的バンドギャップ
（Ｅｇ）が低下し、局在準位が増加してｐ型半導体とし
ての特性は劣ったものとなる。On the other hand, in the case of a thin film semiconductor which is deposited from the vapor phase by a method such as thermal CVD or plasma CVD, a gas containing a dopant is mixed into the vapor phase at the time of depositing the thin film to introduce dopant atoms into the thin film semiconductor. There is a way to do it. This method is relatively easy to increase the area, and the throughput is better than that of the thermal diffusion method or the ion implantation method, but the characteristics of the formed n-type or p-type semiconductor are not always sufficient, and the method is applied to semiconductor devices. Was often not enough. As a well-known example, when polycrystal Si is deposited by thermal CVD, if monosilane (SiH ₄ ) as a raw material is mixed with phosphine (PH ₃ ) to make it an n-type, a crystal of Si is produced particularly at a high concentration. N-type Si with smaller grains
Is inferior to the case where the n-type is formed by the thermal diffusion method or the ion implantation method. Further, when amorphous silicon (a-Si) is deposited by the plasma CVD method, if SiH ₄ as a raw material is mixed with diborane (B ₂ H ₆ ) to form a p-type, the optical band gap (Eg) decreases. As a result, the localized level increases and the characteristics as a p-type semiconductor deteriorate.

【０００７】その理由としては、ドーパントを含むガス
が気相中に混合されると、半導体を構成する主成分の元
素（Ｓｉ等）を含むガスの反応に影響を及ぼし、半導体
の堆積のプリカーサー（堆積反応の前駆体）を変化させ
るためと考えられる。The reason for this is that when a gas containing a dopant is mixed in the gas phase, it affects the reaction of the gas containing the element (Si, etc.) of the main constituent of the semiconductor, and the precursor ( It is thought to change the precursor of the deposition reaction).

【０００８】また堆積によりドーピングを行うと、一般
には基板上の特定の場所に選択的にｎ型やｐ型の半導体
領域を形成することができない。このため特に液晶ディ
スプレーへの応用においてはプロセスが複雑化する。こ
のような観点からいくつかの提案がなされている。When doping is performed by deposition, it is generally impossible to selectively form an n-type or p-type semiconductor region at a specific place on the substrate. This complicates the process especially in the application to liquid crystal displays. Several proposals have been made from such a viewpoint.

【０００９】M.B. SpitzerとS.N. Bunker はｐ型単結晶
Ｓｉに質量分析を行わずにリン（Ｐ）のイオンインプラ
ンテーションを行い、ｐｎ接合をもつ変換効率１５％の
太陽電池を作った（16th IEEE Photovoltaic Conf. San
Diego, 1982p.711-)。 H.Itoh等も同様な方法で反射防
止層無しで変換効率１０％の太陽電池を作った(Proc.3r
d PVSEC in Japan ('82) p.7-) 。質量分析を行わない
イオンインプラテーション法では、装置は比較的簡単と
なり製造のスループットも向上する。しかし太陽電池へ
の応用上十分なほどの大面積の処理は困難である。また
彼らの実験ではイオンを打ち込んだ後、５５０℃または
６００℃以上でアニーリングを行っており、製造のスル
ープットが低いばかりでなく、薄膜半導体への応用に対
して制約が多い。MB Spitzer and SN Bunker performed ion implantation of phosphorus (P) on p-type single crystal Si without mass spectrometry to produce a solar cell having a pn junction and a conversion efficiency of 15% (16th IEEE Photovoltaic). Conf. San
Diego, 1982 p.711-). H.Itoh et al. Also produced a solar cell with a conversion efficiency of 10% without the antireflection layer by the same method (Proc.3r
d PVSEC in Japan ('82) p.7-). In the ion implantation method without mass spectrometry, the device is relatively simple and the manufacturing throughput is improved. However, it is difficult to process a large area enough for application to solar cells. Further, in their experiments, after implanting ions, annealing is performed at 550 ° C. or 600 ° C. or higher, which not only has low manufacturing throughput but also has many restrictions on application to thin film semiconductors.

【００１０】また、S.D. Westbrook等は、硼素（Ｂ）を
含むガスをグロー放電で分解し、さらに電界を印加する
ことにより硼素イオンを加速し、ｎ型単結晶Ｓｉに打ち
込んだ後、５５０℃以上でアニールを行って、変換効率
１９％もの太陽電池を作っている(Appl. Phys. Lett. V
ol. 50 ('87) p.469-)。一方、吉田、瀬恒、平尾は同様
の装置を用いてリンのａ−Ｓｉへのドーピングを行い薄
膜トランジスター（ＴＦＴ）を作っている（IEEE Elec.
Device Lett. Vol. 9 (1988) p.90-)。これらの方法で
は大面積化がし易く、製造のスループットも比較的良
い。また後者において示されているように、半導体面の
特定の場所に選択的にｐ型またはｎ型の領域を形成する
ことができる。しかし質量分析を行わないためドーパン
トイオン以外に各種の不必要なイオンも高速で打ち込ま
れることとなる。したがって十分な温度でアニールする
ことが困難なａ−Ｓｉの場合には特にイオンによるダメ
ージが取り除きにくく、ａ−Ｓｉ太陽電池への応用に当
たっての障害になっていた。またイオン以外の中性のド
ーパント原子については制御ができず、これらのドーパ
ント原子が装置の各部に拡散し易い。特にａ−Ｓｉ太陽
電池では通常ｐｉｎ接合を用いており、少なくともｎ
型、ｉ型、ｐ型の３層から、さらに複数のｐｉｎ接合を
積層したタンデム型ａ−Ｓｉセルでは６層、９層からな
る。これらのドーパントは隣接する導電型の異なる半導
体層（特にｉ層）に混入するとデバイスの特性に悪影響
を与え易い。中でもａ−Ｓｉ太陽電池の量産を目的とし
て長尺の帯状基板に連続堆積を行うロールトゥロール装
置では、隣接する成膜室へのドーパントの拡散が起こり
易い。In SD Westbrook et al., A gas containing boron (B) is decomposed by glow discharge, and an electric field is further applied to accelerate boron ions and implant them into n-type single crystal Si. Is annealed to produce solar cells with a conversion efficiency of 19% (Appl. Phys. Lett. V
ol. 50 ('87) p.469-). On the other hand, Yoshida, Setoshine, and Hirao use the same device to dope phosphorus into a-Si to make a thin film transistor (TFT) (IEEE Elec.
Device Lett. Vol. 9 (1988) p.90-). With these methods, it is easy to increase the area and the manufacturing throughput is relatively good. Further, as shown in the latter, p-type or n-type regions can be selectively formed at specific locations on the semiconductor surface. However, since mass spectrometry is not performed, various unnecessary ions other than the dopant ions are also implanted at high speed. Therefore, in the case of a-Si, which is difficult to anneal at a sufficient temperature, it is difficult to remove the damage due to the ions, which has been an obstacle to the application to a-Si solar cells. In addition, neutral dopant atoms other than ions cannot be controlled, and these dopant atoms easily diffuse into each part of the device. In particular, a-Si solar cells usually use a pin junction, and at least n
The tandem type a-Si cell in which a plurality of pin junctions are further laminated is composed of 6 layers and 9 layers. When these dopants are mixed in the adjacent semiconductor layers having different conductivity types (especially i layer), the characteristics of the device are likely to be adversely affected. Above all, in a roll-to-roll apparatus that continuously deposits on a long strip-shaped substrate for the purpose of mass production of an a-Si solar cell, diffusion of a dopant into an adjacent film forming chamber is likely to occur.

【００１１】このように高性能なａ−Ｓｉ太陽電池を量
産するためには、大面積へのドーピング技術をさらに改
善する必要があった。また結晶半導体太陽電池や、液晶
ディスプレーの場合にも製造のスループットのよいドー
ピング技術の開発が望まれていた。In order to mass-produce such a high-performance a-Si solar cell, it was necessary to further improve the doping technique for a large area. Further, in the case of a crystalline semiconductor solar cell or a liquid crystal display, it has been desired to develop a doping technique with high production throughput.

【００１２】[0012]

【発明が解決しようとする課題】本発明は、このような
現状に鑑みなされたものであって、半導体デバイスの製
造において、ドーパントの不要な拡散が少ない簡単な装
置で、特性の優れたｐ型またはｎ型の半導体を、大面積
にわたり均一性よく、短い処理時間で製造する方法及び
この方法を実施するための装置を提供し、特に高性能な
太陽電池や液晶ディスプレーのような大面積の半導体デ
バイスの低コストでの製造を可能とし、これらのデバイ
スの普及に寄与することを目的とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and is a p-type device having excellent characteristics with a simple device in which unnecessary diffusion of a dopant is small in the manufacture of semiconductor devices. Also provided are a method for manufacturing an n-type semiconductor over a large area with good uniformity and a short processing time, and an apparatus for carrying out this method. Particularly, a large area semiconductor such as a high-performance solar cell or a liquid crystal display is provided. The purpose is to enable low-cost manufacturing of devices and contribute to the spread of these devices.

【００１３】[0013]

【課題を解決するための手段】本発明者らは、従来の半
導体表面処理方法及び装置における前述の諸問題を克服
して、上述の本発明の目的を達成すべく鋭意研究を重ね
たところ、真空蒸着法を応用すれば大面積処理が容易に
可能であり、かつ処理装置及び原材料費が廉価になる知
見を得た。Means for Solving the Problems The inventors of the present invention have conducted extensive studies to overcome the above-mentioned problems in the conventional semiconductor surface treatment method and apparatus and achieve the above-mentioned object of the present invention. By applying the vacuum deposition method, it has been found that large area processing can be easily performed, and the processing equipment and raw material costs are low.

【００１４】さらに本発明者らは、前記真空蒸着法によ
り蒸発したドーパント粒子とともに不活性ガスをイオン
化し、これらのイオン種を電界により加速して半導体表
面に衝突させることにより、加速された不活性ガスイオ
ン種により半導体表面をスパッタエッチしてドーパント
イオン種による膜堆積を防ぐとともに、表面エネルギー
を高めて加速されたドーパントイオン種による表面打ち
込み及び拡散を促進でき半導体表面の効果的なドーピン
グができる知見を得た。Further, the inventors of the present invention ionize the inert gas together with the dopant particles evaporated by the vacuum vapor deposition method, accelerate these ion species by the electric field and collide with the semiconductor surface, thereby accelerating the inert gas. The knowledge that the semiconductor surface is sputter-etched by gas ion species to prevent the film deposition by the dopant ion species, and the surface energy is increased to accelerate the surface implantation and diffusion by the accelerated dopant ion species, thereby effectively doping the semiconductor surface. Got

【００１５】本発明は、上述の本発明者らが得た知見及
び本発明者が確認した事実に基づいて完成するに至った
ものである。The present invention has been completed based on the findings obtained by the present inventors and the facts confirmed by the present inventors.

【００１６】即ち、本発明により提供される半導体表面
処理方法は、減圧にされた半導体表面処理室内に於い
て、ドーパンド元素を含む蒸発源を熱エネルギーにより
蒸発することにより粒子化し、該粒子化した蒸発源を不
活性ガスプラズマにさらすことにより一部または全部を
イオン化してドーパントイオン種と不活性ガスイオン種
との共存状態を形成し、ドーパントイオン種及び不活性
ガスイオン種を電界で加速し半導体表面に衝突させるこ
とにより、加速された不活性ガスイオン種により半導体
表面をスパッタエッチしてドーパントイオン種による膜
堆積を防ぐとともに表面エネルギーを高め、加速された
ドーパントイオン種による表面打ち込み及び拡散を促進
させ不純物のドーピングを行うことを特徴としている。That is, in the semiconductor surface treatment method provided by the present invention, particles are formed by evaporating an evaporation source containing a dopant element with heat energy in a semiconductor surface treatment chamber under reduced pressure to form the particles. By exposing the evaporation source to an inert gas plasma, a part or all of it is ionized to form a coexisting state of the dopant ion species and the inert gas ion species, and the dopant ion species and the inert gas ion species are accelerated by the electric field. By colliding with the semiconductor surface, the accelerated inert gas ion species sputter-etch the semiconductor surface to prevent film deposition by the dopant ion species and increase the surface energy, thereby promoting surface implantation and diffusion by the accelerated dopant ion species. It is characterized by accelerating and doping impurities.

【００１７】また、本発明により提供される半導体表面
処理装置は、半導体表面を処理するための処理室と、該
処理室内に設けられた半導体表面を有する被処理基体
と、前記処理室を減圧状態に保持するための排気手段
と、前記処理室内に設置されたドーパント元素を含む蒸
発源と、該蒸発源を加熱蒸発するための蒸発源加熱手段
と、前記処理室内に不活性ガスを導入するための不活性
ガス導入手段と、不活性ガスプラズマを形成しかつ蒸発
源から蒸発した粒子をイオン化してドーパントイオン種
及び不活性ガスイオン種を形成するためのプラズマ誘起
手段と、ドーパントイオン種及び不活性ガスイオン種を
加速し半導体表面に衝突させるためのイオン種加速手段
とを有することを特徴としている。The semiconductor surface processing apparatus provided by the present invention is a processing chamber for processing a semiconductor surface, a substrate to be processed having a semiconductor surface provided in the processing chamber, and the processing chamber in a depressurized state. An evacuation means for holding the evaporation source, an evaporation source containing a dopant element installed in the processing chamber, an evaporation source heating means for heating and evaporating the evaporation source, and for introducing an inert gas into the processing chamber. Means for introducing an inert gas, plasma induction means for forming an inert gas plasma and ionizing the particles evaporated from the evaporation source to form a dopant ion species and an inert gas ion species, a dopant ion species and an inert gas And an ion species accelerating means for accelerating the active gas ion species to collide with the semiconductor surface.

【００１８】なお、本発明により提供される上記方法及
び装置においては、半導体表面を有する被処理基体は、
その表面に半導体を有する基体であれば何でもよい。例
えばシリコン、ゲルマニウム、ガリウム砒素等の単結晶
半導体基板、多結晶半導体基板、または非晶質シリコ
ン、多結晶シリコン等の半導体層を形成した絶縁性基
板、導電性基板等が挙げられる。被処理基体の形状は、
限定されるものではないが、例えばウェハー状、角型、
帯状、長尺状等が挙げられる。In the above method and apparatus provided by the present invention, the substrate to be processed having a semiconductor surface is
Any substrate may be used as long as it has a semiconductor on its surface. For example, a single crystal semiconductor substrate of silicon, germanium, gallium arsenide, or the like, a polycrystalline semiconductor substrate, an insulating substrate on which a semiconductor layer of amorphous silicon or polycrystalline silicon is formed, a conductive substrate, or the like can be given. The shape of the substrate to be processed is
For example, but not limited to, a wafer shape, a square shape,
Examples include a strip shape and a long shape.

【００１９】本発明により提供されるドーパント元素を
含む蒸発源としては、被処理基体の半導体表面の導電率
を変更できるドーパント元素を含むものであり、元素単
体または化合物であってもよく、例えばシリコン半導体
に対しては硼素、リン、アルミニウム、アンチモン等が
挙げられる。The evaporation source containing a dopant element provided by the present invention includes a dopant element capable of changing the conductivity of the semiconductor surface of the substrate to be treated, and may be a single element or a compound such as silicon. Examples of semiconductors include boron, phosphorus, aluminum and antimony.

【００２０】本発明により提供される蒸発源に熱エネル
ギーを与え加熱蒸発するための蒸発源加熱手段として
は、蒸発源を真空中で加熱できるものであり、例えばフ
ィラメント、ボート等による抵抗加熱、電子ビームによ
る加熱等が挙げられる。The evaporation source heating means for applying heat energy to the evaporation source to heat and evaporate the evaporation source provided by the present invention can heat the evaporation source in a vacuum, for example, resistance heating by a filament, a boat or the like, electron Examples include heating with a beam.

【００２１】本発明により提供される不活性ガスとして
は、半導体表面と反応しない不活性なガスであれば何で
もよく、例えばＡｒ，Ｈｅ等が挙げられる。The inert gas provided by the present invention may be any inert gas that does not react with the semiconductor surface, and examples thereof include Ar and He.

【００２２】本発明により提供される前記ドーパントイ
オン種と不活性ガスイオン種との共存状態を形成するプ
ラズマ誘起手段としては、直流電圧、交流電圧、容量結
合型または誘導結合型ＲＦ、マイクロ波等を印加するこ
とが挙げられる。As the plasma inducing means for forming the coexistence state of the dopant ion species and the inert gas ion species provided by the present invention, DC voltage, AC voltage, capacitive coupling or inductive coupling RF, microwave, etc. Is applied.

【００２３】本発明により提供される前記イオン種加速
手段としては、プラズマ誘起手段により形成されたイオ
ン種を電界により加速し、半導体表面に衝突させること
ができるものなら何でもよく、例えばグリッドにより被
処理基体との間に電位差を形成するもの、単に被処理基
体にマイナスの電位を与えてプラズマとの間に電位差を
形成するもの、放電電極に形成される自己バイアスを利
用するもの等が挙げられる。The ionic species accelerating means provided by the present invention may be any one capable of accelerating the ionic species formed by the plasma inducing means by an electric field and colliding them with the semiconductor surface. Examples thereof include those that form a potential difference with the substrate, those that simply apply a negative potential to the substrate to be treated to form a potential difference with the plasma, and those that utilize the self-bias formed in the discharge electrode.

【００２４】[0024]

【作用】以下本発明を、図面の実施態様により更に詳し
く説明するが、本発明はこれにより何等限定されるもの
ではない。The present invention will be described in more detail below with reference to the embodiments of the drawings, but the present invention is not limited thereto.

【００２５】図１は本発明の半導体表面処理方法を実施
するのに好適な本発明の半導体表面処理装置の実施態様
を示す概略構成図である。FIG. 1 is a schematic configuration diagram showing an embodiment of a semiconductor surface treatment apparatus of the present invention suitable for carrying out the semiconductor surface treatment method of the present invention.

【００２６】半導体処理装置１０１は接地された処理室
１０２を有しており、処理室１０２内において、被処理
基体としての被処理基板１０６は陰極１０５に固定さ
れ、陰極１０５は絶縁物１０４にて処理室１０２と電気
的に絶縁され、また不要な放電を抑制するシールド電極
１１４にてシールドされている。陰極１０５には、高周
波電源１０３が接続され、高周波電力が投入される。ま
た、処理室１０２内には、陰極１０５と対向して陽極１
０９があり、この陽極１０９はシールド電極１１４と同
電位となっている。これら高周波電源１０３、絶縁物１
０４、陰極１０５、陽極１０９及びシールド電極１１４
によりプラズマ誘起手段及びイオン種加速手段が構成さ
れる。陽極１０９の中心には穴が設けられており、この
穴に蒸発源を仕込むためのアルミナ製の坩堝１１０が設
けられている。坩堝１１０には加熱用フィラメント１１
１が巻かれており、加熱用フィラメント１１１は、蒸発
源加熱用電源１１３に接続されている。これら坩堝１１
０、加熱用フィラメント１１１及び蒸発源加熱用電源１
１３により蒸発源加熱手段が構成される。また、処理室
１０２内へ不活性ガスを導入するために、不活性ガス導
入手段として不活性ガス導入管１０７が設けられてお
り、バルブ１０８により流量調整される。処理室１０２
は、排気口１１２より排気手段である不図示の排気ポン
プによって真空排気することができる。The semiconductor processing apparatus 101 has a grounded processing chamber 102. In the processing chamber 102, a substrate 106 to be processed as a substrate to be processed is fixed to a cathode 105, and a cathode 105 is an insulator 104. It is electrically insulated from the processing chamber 102 and is shielded by a shield electrode 114 that suppresses unnecessary discharge. A high frequency power supply 103 is connected to the cathode 105, and high frequency power is supplied. In the processing chamber 102, the anode 1 faces the cathode 105.
09, and the anode 109 has the same potential as the shield electrode 114. These high-frequency power source 103, insulator 1
04, cathode 105, anode 109 and shield electrode 114
A plasma induction means and an ion species acceleration means are constituted by this. A hole is provided in the center of the anode 109, and an alumina crucible 110 for charging an evaporation source is provided in the hole. The heating filament 11 is provided in the crucible 110.
1 is wound, and the heating filament 111 is connected to the evaporation source heating power source 113. These crucibles 11
0, heating filament 111 and evaporation source heating power source 1
An evaporation source heating means is constituted by 13. Further, in order to introduce the inert gas into the processing chamber 102, an inert gas introducing pipe 107 is provided as an inert gas introducing means, and the flow rate is adjusted by the valve 108. Processing room 102
Can be vacuum-exhausted from the exhaust port 112 by an exhaust pump (not shown) which is an exhaust unit.

【００２７】同図に示される装置においては、坩堝１１
０内に仕込まれたドーパント源は、加熱用フィラメント
１１１によって加熱され蒸発する。これと同時に高周波
電力の投入により、陽極−陰極間に不活性ガスプラズマ
が生起される。蒸発したドーパント源は、イオン化され
プラズマ内にはドーパントイオン種と不活性ガスイオン
種が混在する。これらのイオン種は陰極１０５に生成す
る自己バイアスにより、陰極１０５方向へ加速され、被
処理基板１０６の半導体表面に衝突する。このとき、高
周波パワー、処理室内の圧力及び蒸発速度の調整によ
り、ドーパントイオン種と不活性ガスイオン種の濃度比
の調整ができる。この濃度比により例えば、不活性ガス
イオン種が支配的な場合には、半導体表面のスパッタエ
ッチが進行し、また、ドーパントイオン種が支配的な場
合にはイオンプレーティングと同様に、ドーパント源の
膜堆積が進行する。ところがちょうどこれらの中間にお
いては、膜堆積もスパッタエッチも起こらない領域が存
在する。この領域においては、高エネルギーで衝突した
ドーパントイオン種は半導体表面に打ち込まれる。一
方、低エネルギーで衝突したドーパントイオン種はいっ
たんは表面に付着するが、すぐに不活性ガスイオン種の
衝撃でスパッタエッチされてしまう。即ち、この領域に
おいては膜堆積及び半導体表面のスパッタエッチは生じ
ずに、ドーパントイオン種による半導体表面へのイオン
打ち込みのみが進行することになる。更に、表面をたた
く不活性ガスイオン種により半導体表面は常に活性な状
態となっているので、イオンの打ち込み及び半導体内部
への拡散を促進させる。なお、この装置では、高周波電
源１０３、絶縁物１０４、陰極１０５、陽極１０９及び
シールド電極１１４がプラズマ誘起手段及びイオン種加
速手段を兼ねており、イオン種加速手段として図２に示
し後述するイオン種加速用電源２２９及びイオン種加速
用グリッド２２６のようなものは不要である。In the apparatus shown in the figure, the crucible 11
The dopant source charged in 0 is heated and evaporated by the heating filament 111. At the same time, by inputting high frequency power, an inert gas plasma is generated between the anode and the cathode. The evaporated dopant source is ionized and the dopant ion species and the inert gas ion species are mixed in the plasma. These ion species are accelerated in the direction of the cathode 105 by the self-bias generated in the cathode 105 and collide with the semiconductor surface of the substrate 106 to be processed. At this time, the concentration ratio of the dopant ion species and the inert gas ion species can be adjusted by adjusting the high frequency power, the pressure in the processing chamber, and the evaporation rate. With this concentration ratio, for example, when the inert gas ion species are dominant, the sputter etching of the semiconductor surface proceeds, and when the dopant ion species are dominant, similar to the ion plating, the dopant source Film deposition proceeds. However, just in between, there is a region where neither film deposition nor sputter etching occurs. In this region, the high-energy bombarded dopant ion species are implanted in the semiconductor surface. On the other hand, the dopant ion species that collide with low energy once adhere to the surface, but are immediately sputter-etched by the impact of the inert gas ion species. That is, in this region, film deposition and sputter etching of the semiconductor surface do not occur, but only ion implantation into the semiconductor surface by the dopant ion species proceeds. Furthermore, since the semiconductor surface is always in an active state by the inert gas ion species that strikes the surface, ion implantation and diffusion into the semiconductor are promoted. In this device, the high-frequency power source 103, the insulator 104, the cathode 105, the anode 109, and the shield electrode 114 also serve as the plasma inducing means and the ion species accelerating means, and the ion species accelerating means shown in FIG. The acceleration power supply 229 and the ion species acceleration grid 226 are unnecessary.

【００２８】[0028]

【実施例】以下に、本発明の半導体表面処理方法及び装
置の実施例を述べて本発明をさらに説明するが、本発明
はこれにより何等限定されるものではない。EXAMPLES The present invention will be further described below with reference to examples of the semiconductor surface treatment method and apparatus of the present invention, but the present invention is not limited thereto.

【００２９】実施例１ 本実施例においては、図３の断面模式図に示す層構成の
ｐｉｎ型ａ−Ｓｉ光起電力素子３０８を図１に示す装置
を用いて作製した。この光起電力素子３０８は、基板３
０１上に下部電極３０２、ｎ型半導体層３０３、ｉ型半
導体層３０４、ｐ型半導体層３０５、透明電極３０６及
び集電電極３０７をこの順に堆積形成した光起電力素子
である。なお、本実施例の光起電力素子３０８では透明
電極３０６の側より光の入射が行われることを前提とし
ている。Example 1 In this example, a pin-type a-Si photovoltaic element 308 having a layer structure shown in the schematic sectional view of FIG. 3 was produced using the apparatus shown in FIG. This photovoltaic element 308 is a substrate 3
01, a lower electrode 302, an n-type semiconductor layer 303, an i-type semiconductor layer 304, a p-type semiconductor layer 305, a transparent electrode 306, and a collector electrode 307 are deposited and formed in this order. The photovoltaic element 308 of this embodiment is premised on that light is incident from the transparent electrode 306 side.

【００３０】まず、ステンレス製角型基板（５ｃｍ×５
ｃｍ）を市販のスパッタ装置（アルバック社製、ＳＢＨ
−２２０６ＤＥ）にセットし、Ａｇ（９９．９９％）を
ターゲットとして用いて０．３μｍのＡｇ薄膜を、また
連続してＺｎＯ（９９．９％）をターゲットとして用い
て１．５μｍのＺｎＯ薄膜をスパッタ蒸着し、下部電極
３０２を形成した。First, a stainless square substrate (5 cm × 5 cm)
cm) is a commercially available sputtering device (SBH manufactured by ULVAC, Inc.)
-2206DE), using Ag (99.99%) as a target, a 0.3 μm Ag thin film, and continuously using ZnO (99.9%) as a target, a 1.5 μm ZnO thin film. The lower electrode 302 was formed by sputter deposition.

【００３１】引き続き、この下部電極３０２の形成され
た基板を市販のプラズマＣＶＤ装置（アルバック社製、
ＣＨＪ−３０３０）にセットした。排気ポンプにて、反
応容器の排気管を介して、荒引き、高真空引き操作を行
った。このとき、基板の表面温度は２５０℃となるよ
う、温度制御機構により制御した。Subsequently, the substrate on which the lower electrode 302 is formed is put on a commercially available plasma CVD apparatus (manufactured by ULVAC, Inc.,
CHJ-3030). Rough evacuation and high vacuum evacuation were performed with an exhaust pump through the exhaust pipe of the reaction vessel. At this time, the surface temperature of the substrate was controlled by the temperature control mechanism so as to be 250 ° C.

【００３２】十分に排気が行われた時点で、ガス導入管
より、ＳｉＨ₄ ３００ｓｃｃｍ，ＳｉＦ₄ ４ｓｃｃｍ，
ＰＨ₃ ／Ｈ₂ （１％Ｈ₂ 希釈）５５ｓｃｃｍ，Ｈ₂ ４０
ｓｃｃｍを導入し、スロットルバルブの開度を調整し
て、反応容器の内圧を１Ｔｏｒｒに保持し、圧力が安定
したところで、直ちに高周波電源より２００Ｗの電力を
投入した。プラズマは５分間持続させた。これにより、
ｎ⁺ 半導体層３０３としてのｎ⁺ ａ−Ｓｉ：Ｈ：Ｆ膜が
下部電極３０２上に形成された。At the time when the gas was sufficiently exhausted, SiH ₄ 300 sccm, SiF _{4 4} sccm,
PH ₃ / H ₂ (diluted 1% H ₂ ) 55 sccm, H ₂ 40
Sccm was introduced, the opening of the throttle valve was adjusted, the internal pressure of the reaction vessel was maintained at 1 Torr, and when the pressure became stable, 200 W of electric power was immediately supplied from the high frequency power source. The plasma lasted for 5 minutes. This allows
An n ⁺ a-Si: H: F film as the n ⁺ semiconductor layer 303 was formed on the lower electrode 302.

【００３３】再び排気した後に、今度はガス導入管より
ＳｉＨ₄ ３００ｓｃｃｍ，ＳｉＦ₄４ｓｃｃｍ，Ｈ₂ ４
０ｓｃｃｍを導入し、スロットルバルブの開度を調整し
て、反応容器の内圧を１Ｔｏｒｒに保持し、圧力が安定
したところで、直ちに高周波電源より１５０Ｗの電力を
投入した。プラズマは４０分間持続させた。これにより
ｉ型半導体層３０４としてのａ−Ｓｉ：Ｈ：Ｆ膜がｎ型
半導体層３０３上に形成された。After evacuation again, this time, SiH ₄ 300 sccm, SiF _{4 4} sccm, H ₂ 4 was introduced from the gas introduction pipe.
0 sccm was introduced, the opening of the throttle valve was adjusted, the internal pressure of the reaction vessel was maintained at 1 Torr, and when the pressure became stable, power of 150 W was immediately supplied from the high frequency power source. The plasma lasted for 40 minutes. Thereby, the a-Si: H: F film as the i-type semiconductor layer 304 was formed on the n-type semiconductor layer 303.

【００３４】次に基板３０１をプラズマＣＶＤ装置より
取り出し、図１に示す半導体表面処理装置１０１にセッ
トした。また坩堝１１０には粒状硼素（９９％）を仕込
んだ。Next, the substrate 301 was taken out from the plasma CVD apparatus and set in the semiconductor surface treatment apparatus 101 shown in FIG. Further, the crucible 110 was charged with granular boron (99%).

【００３５】まず排気口１１２より１０^-5Ｔｏｒｒ以下
に真空排気した後に、不活性ガス導入管１０７からバル
ブ１０８にて流量調整しながらＡｒガスを導入し、圧力
約１０ｍＴｏｒｒとした。加熱用フィラメント１１１に
電流を流し、硼素の蒸発を開始すると同時に高周波電源
１０３より高周波電力３００Ｗ投入し放電を生起させ
た。３分後に放電を止め、処理室１０２を大気リークし
た後に基板３０１を取り出した。First, after evacuation to 10 ^-5 Torr or less from the exhaust port 112, Ar gas was introduced from the inert gas introducing pipe 107 while adjusting the flow rate with the valve 108, and the pressure was set to about 10 mTorr. An electric current was passed through the heating filament 111 to start the evaporation of boron, and at the same time, a high frequency power of 300 W was applied from the high frequency power supply 103 to cause a discharge. After 3 minutes, the discharge was stopped, the processing chamber 102 was leaked to the atmosphere, and then the substrate 301 was taken out.

【００３６】次に真空蒸着により透明電極３０６（ＩＴ
Ｏ（Ｉｎ₂Ｏ₃＋ＳｎＯ₂ ））を形成し、さらに集電電極
３０７（Ａｌ）をマスク蒸着して光起電力素子３０８を
完成した。Next, the transparent electrode 306 (IT
O (In ₂ O ₃ + SnO ₂ )) was formed, and the collector electrode 307 (Al) was mask-deposited to complete the photovoltaic element 308.

【００３７】作製した光起電力素子３０８について、エ
アマス（以降ＡＭと記す）１．５（１００ｍＷ／ｃｍ
² ）光照射下にて特性評価を行ったところ、光電変換効
率（η）で９．３％が得られた。また、ＡＭ１．５（１
００ｍＷ／ｃｍ² ）光の５００時間連続照射後の光電変
換効率の初期値に対する変化率を測定したところ２０％
以内に納まった。Regarding the manufactured photovoltaic element 308, air mass (hereinafter referred to as AM) 1.5 (100 mW / cm
² ) When the characteristics were evaluated under light irradiation, a photoelectric conversion efficiency (η) of 9.3% was obtained. Also, AM1.5 (1
The rate of change of the photoelectric conversion efficiency with respect to the initial value after continuous irradiation with light of 00 mW / cm ² ) for 500 hours was 20%.
It was settled within.

【００３８】実施例２ 本実施例においては、図４の断面模式図に示す層構成の
ａ−Ｓｉ／ａ−Ｓｉタンデム型光起電力素子４１３を図
２に示すロールトゥロール装置２４２を用いて作製し
た。Example 2 In this example, an a-Si / a-Si tandem photovoltaic element 413 having a layer structure shown in the schematic cross-sectional view of FIG. 4 was used by using a roll-to-roll apparatus 242 shown in FIG. It was made.

【００３９】この光起電力素子４１３は、基板４０１上
に下部電極４０２、第１のセル４１１を構成するｎ型半
導体層４０３、ｉ型半導体層４０４、ｐ型半導体層４０
５、さらに第２のセル４１２を構成するｎ型半導体層４
０６、ｉ型半導体層４０７、ｐ型半導体層４０８、さら
に透明電極４０９及び集電電極４１０をこの順に堆積形
成した光起電力素子である。なお、本実施例の光起電力
素子４１３では透明電極４０９の側より光の入射が行わ
れることを前提としている。This photovoltaic element 413 has a lower electrode 402 on a substrate 401, an n-type semiconductor layer 403, an i-type semiconductor layer 404, and a p-type semiconductor layer 40 which form a first cell 411.
5, and the n-type semiconductor layer 4 constituting the second cell 412
06, an i-type semiconductor layer 407, a p-type semiconductor layer 408, a transparent electrode 409, and a collector electrode 410 are deposited in this order to form a photovoltaic element. The photovoltaic element 413 of this embodiment is premised on that light is incident from the transparent electrode 409 side.

【００４０】図２のロールトゥロール装置２４２は、ス
テンレス鋼製の帯状基板２０４に連続的に光起電力素子
を形成するものである。同図の装置は、基板送り出し室
２０３、第１のｎ型チャンバー２１３、第１のｉ型チャ
ンバー２２２、第１のｐ型チャンバー２２７、第２のｎ
型チャンバー（不図示）、第２のｉ型チャンバー（不図
示）、第２のｐ型チャンバー（不図示）、及び基板巻取
り室２３９がこの順に配置されている。第２のｎ型チャ
ンバー、第２のｉ型チャンバー、第２のｐ型チャンバー
は、それぞれ第１のｎ型チャンバー２１３、第１のｉ型
チャンバー２２２、第１のｐ型チャンバー２２７と全く
同じ構成である。各チャンバー間はガスゲート２０７，
２１５，２４３，２３６（他不図示）により隔離され、
チャンバー間の不純物の混入を防止している。また、こ
のロールトゥロール装置２４２では、帯状基板２０４に
自由に電圧を加えることができないため、プラズマ誘起
手段としてプラズマ誘起用コイル２３１を有し、イオン
加速手段としてイオン種加速用電源２２９及びイオン種
加速用グリッド２２６を有している。The roll-to-roll device 242 shown in FIG. 2 continuously forms a photovoltaic element on a stainless steel strip substrate 204. The apparatus shown in the figure includes a substrate delivery chamber 203, a first n-type chamber 213, a first i-type chamber 222, a first p-type chamber 227, and a second n-type chamber.
A mold chamber (not shown), a second i-type chamber (not shown), a second p-type chamber (not shown), and a substrate winding chamber 239 are arranged in this order. The second n-type chamber, the second i-type chamber, and the second p-type chamber have exactly the same configurations as the first n-type chamber 213, the first i-type chamber 222, and the first p-type chamber 227, respectively. Is. Gas gate 207 between each chamber,
Separated by 215, 243, 236 (other not shown),
It prevents the mixing of impurities between the chambers. Further, in this roll-to-roll device 242, since it is not possible to freely apply a voltage to the strip substrate 204, the roll-to-roll device 242 has a plasma induction coil 231 as plasma induction means, and an ion species acceleration power source 229 and ion species as ion acceleration means. It has an acceleration grid 226.

【００４１】同図においてまず基板送り出し室２０３
は、帯状基板２０４がセットされる室であり、成膜中は
この室からガイドローラー２０５を介して反応室へ基板
が連続的に搬出される。また排気口２０２及びバルブ２
０１を介して真空排気される。基板巻取り室２３９は、
成膜された帯状基板２３８が巻取られる室であり、成膜
中はこの室へガイドローラ２３７を介して反応室から基
板が連続的に搬入される。また排気口２４０及びバルブ
２４１を介して真空排気される。In the figure, first, the substrate delivery chamber 203
Is a chamber in which the band-shaped substrate 204 is set, and during film formation, the substrate is continuously carried out to the reaction chamber via the guide roller 205. Also, the exhaust port 202 and the valve 2
It is evacuated via 01. The substrate winding chamber 239 is
This is a chamber in which the film-formed strip-shaped substrate 238 is wound up, and the substrate is continuously carried into the chamber from the reaction chamber via the guide roller 237 during film formation. Further, vacuum exhaust is performed through the exhaust port 240 and the valve 241.

【００４２】ｎ型チャンバー２１３及びｉ型チャンバー
２２２は、プラズマＣＶＤチャンバーであり、それぞれ
ｎ型半導体層及びｉ型半導体層を堆積する。各チャンバ
ー２１３，２２２内で基板は基板加熱ヒータ２１４，２
２３により加熱され所定の基板温度に制御される。原料
ガスは原料ガス供給管２１０，２１８より供給され、シ
ールド板２１２，２２１により流れが整えられ、陰極２
１１，２２０と基板間に生起されたプラズマにより分解
され基板上に半導体膜が形成され、さらに排気口２０
９，２１９より排気される。The n-type chamber 213 and the i-type chamber 222 are plasma CVD chambers for depositing an n-type semiconductor layer and an i-type semiconductor layer, respectively. In each of the chambers 213 and 222, the substrates are heated by the substrate heaters 214 and 2
It is heated by 23 and controlled to a predetermined substrate temperature. The raw material gas is supplied from the raw material gas supply pipes 210 and 218, and the flow is adjusted by the shield plates 212 and 221.
The semiconductor film is formed on the substrate by being decomposed by the plasma generated between the substrate 11 and 220 and the exhaust port 20.
Exhausted from 9,219.

【００４３】ｐ型チャンバー２２７は本発明の方法を用
いた本発明の半導体処理装置の実施態様である。基板は
基板加熱ヒータ２２８により所定温度に制御される。チ
ャンバー内は排気口２４４より真空排気される。硼素等
のｐ型ドーパントは坩堝２３２に仕込まれ、蒸発源加熱
電源２３３により加熱され蒸発する。またＡｒガスは、
ガスゲート２４３，２３６より流入する。蒸発した粒子
は高周波電源２３０に接続されたプラズマ誘起用コイル
２３１により誘起された不活性ガスプラズマによりイオ
ン化される。これらのイオン種は、イオン種加速用電源
２２９に接続された加速用グリッド２２６により加速さ
れ、基板に衝突し、ｉ型半導体層表面に硼素が打ち込ま
れ、ｐ型層が形成される。The p-type chamber 227 is an embodiment of the semiconductor processing apparatus of the present invention using the method of the present invention. The substrate is controlled to a predetermined temperature by the substrate heater 228. The inside of the chamber is evacuated from the exhaust port 244. A p-type dopant such as boron is charged in the crucible 232 and heated by the evaporation source heating power source 233 to evaporate. Ar gas is
It flows in from the gas gates 243 and 236. The evaporated particles are ionized by the inert gas plasma induced by the plasma induction coil 231 connected to the high frequency power supply 230. These ionic species are accelerated by the accelerating grid 226 connected to the ionic species accelerating power source 229, collide with the substrate, and are implanted with boron on the surface of the i-type semiconductor layer to form a p-type layer.

【００４４】ガスゲート２０７，２１５，２４３，２３
６（他不図示）には、チャンバー間のガスを隔離するた
めにＡｒ、水素等の掃引ガスがガス導入口２０６，２０
８，２１６，２１７，２２４，２２５，２３５，２３４
（他不図示）より導入される。Gas gates 207, 215, 243, 23
In FIG. 6 (other not shown), a sweep gas such as Ar or hydrogen is used to isolate the gas between the chambers.
8, 216, 217, 224, 225, 235, 234
(Other not shown).

【００４５】このようなロールトゥロール装置２４２を
用いて光起電力素子４１３を作製した。A photovoltaic element 413 was produced by using such a roll-to-roll device 242.

【００４６】まず、ステンレス鋼製帯状基板を連続スパ
ッタ装置（不図示）にセットし、Ａｌ−Ｓｉ（５％Ｓ
ｉ）をターゲットとして用いて０．２μｍのＡｌ−Ｓｉ
薄膜を、また連続してＳｎＯ₂ （９９．９９％）をター
ゲットとして用いて０．１μｍのＳｎＯ₂ 薄膜をスパッ
タ蒸着し、下部電極４０２を形成した。First, a stainless steel strip-shaped substrate was set in a continuous sputtering device (not shown), and Al--Si (5% S
0.2 μm Al-Si using i) as the target
The lower electrode 402 was formed by sputter-depositing the thin film and 0.1 μm SnO ₂ thin film continuously using SnO ₂ (99.99%) as a target.

【００４７】引き続き、この下部電極４０２の形成され
た帯状基板を図２で示したロールトゥロール装置２４２
にセットした。その後、排気ポンプ（不図示）にて、各
チャンバーの排気管を介して真空引き操作を行った。こ
のとき、基板の表面温度は２５０℃となるよう、温度制
御機構により制御した。Subsequently, the strip-shaped substrate having the lower electrode 402 formed thereon is shown in FIG.
Set to. After that, an evacuation pump (not shown) evacuated through the exhaust pipe of each chamber. At this time, the surface temperature of the substrate was controlled by the temperature control mechanism so as to be 250 ° C.

【００４８】十分に排気が行われた時点で、ガス導入管
２１０，２１８より、ｎ型チャンバーにはＳｉＨ₄ ／Ｐ
Ｈ₃ ／Ｈ₂ を、ｉ型チャンバーにはＳｉＨ₄ ／ＳｉＦ₄
／Ｈ ₂ を、ガスゲートにはＡｒガスを導入し、ｎ型及び
ｉ型チャンバーの内圧を１００ｍＴｏｒｒにまたｐ型チ
ャンバーの圧力は５０ｍＴｏｒｒに保持した。When the gas is sufficiently exhausted, the gas introduction pipe
From 210 and 218, SiH is used for the n-type chamber._Four / P
H₃ / H₂ In the i-type chamber is SiH_Four / SiF_Four 
/ H ₂ By introducing Ar gas into the gas gate,
The internal pressure of the i-type chamber was set to 100 mTorr and the p-type
The chamber pressure was maintained at 50 mTorr.

【００４９】圧力が安定したところで、各高周波電源よ
り電力を投入し、各々のチャンバー内でプラズマを生起
させ、また蒸発源加熱用電源２３３、イオン種加速用電
源２２９も投入して、放電等が安定したところで帯状基
板を搬送スピード２０ｃｍ／ｍｉｎで図中左側から右側
方向へ搬送させ、連続して、ｎ，ｉ，ｐ／ｎ，ｉ，ｐ型
半導体層を積層形成した。 帯状基板の全長にわたって
半導体層を積層形成した後、冷却後取り出し、さらに、
連続モジュール化装置（不図示）にて３５ｃｍ×７０ｃ
ｍの太陽電池モジュールを連続作製した。When the pressure is stable, power is supplied from each high-frequency power source to generate plasma in each chamber, and a power source 233 for heating the evaporation source and a power source 229 for accelerating the ion species are also turned on to cause discharge or the like. When stable, the strip-shaped substrate was conveyed from the left side to the right side in the drawing at a conveying speed of 20 cm / min, and n, i, p / n, i, p-type semiconductor layers were successively laminated. After stacking the semiconductor layers over the entire length of the strip-shaped substrate, the semiconductor substrate is cooled and then taken out.
35 cm x 70 c with a continuous modularization device (not shown)
m solar cell modules were continuously produced.

【００５０】作製した太陽電池モジュールについて、Ａ
Ｍ１．５（１００ｍＷ／ｃｍ² ）光照射下にて特性評価
を行ったところ、光電変換効率（η）で７．５％以上が
得られ、更にモジュール間の特性のバラツキは１０％以
内に納まっていた。Regarding the manufactured solar cell module, A
When the characteristics were evaluated under M1.5 (100 mW / cm ² ) light irradiation, the photoelectric conversion efficiency (η) was 7.5% or more, and the variation in characteristics between modules was within 10%. Was there.

【００５１】また、ＡＭ１．５（１００ｍＷ／ｃｍ² ）
光の５００時間連続照射後の光電変換効率の初期値に対
する変化率を測定したところ１５％以内に納まった。AM1.5 (100 mW / cm ² )
The rate of change of the photoelectric conversion efficiency with respect to the initial value after continuous irradiation with light for 500 hours was measured and found to be within 15%.

【００５２】これらのモジュールを接続して１ｋＷの電
力供給システムを作製することができた。A power supply system of 1 kW could be manufactured by connecting these modules.

【００５３】実施例３ 本実施例においては、実施例２と同様に図４の断面模式
図に示す層構成のａ−Ｓｉ／ａ−Ｓｉタンデム型光起電
力素子を図２に示すロールトゥロール装置２４２を一部
改造した装置（不図示）を用いて作製した。図２の装置
と異なるのは第２のｎ型チャンバーに第１または第２の
ｐ型チャンバーと全く同じ本発明の半導体表面処理装置
を用いたことである。第１及び第２のｐ型チャンバーに
は蒸発源として粒状の硼素（９９％）を、また第２のｎ
型チャンバーには粒状のリン（９９％）を仕込んだ。Example 3 In this example, the roll-to-roll type a-Si / a-Si tandem photovoltaic device having the layer structure shown in the schematic sectional view of FIG. The device 242 was manufactured by using a partially modified device (not shown). The difference from the apparatus of FIG. 2 is that the semiconductor surface treatment apparatus of the present invention, which is the same as the first or second p-type chamber, is used for the second n-type chamber. Granular boron (99%) was used as the evaporation source in the first and second p-type chambers, and the second n-type chamber was used.
The mold chamber was charged with granular phosphorus (99%).

【００５４】このようなロールトゥロール装置を用いて
光起電力素子４１３を作製した。A photovoltaic element 413 was produced using such a roll-to-roll apparatus.

【００５５】まず、実施例２と同様にステンレス鋼製帯
状基板を連続スパッタ装置にセットし、Ａｌ−Ｓｉ（５
％Ｓｉ）をターゲットとして用いて０．５μｍのＡｌ−
Ｓｉ薄膜を、また連続してＺｎＯ（９９．９９％）をタ
ーゲットとして用いて０．５μｍのＺｎＯ薄膜をスパッ
タ蒸着し、下部電極４０２を形成した。First, as in Example 2, the stainless steel strip-shaped substrate was set in the continuous sputtering apparatus, and Al--Si (5
% Si) as a target and 0.5 μm of Al-
A lower electrode 402 was formed by continuously depositing a Si thin film and a ZnO thin film of 0.5 μm by sputtering using ZnO (99.99%) as a target.

【００５６】引き続き、この下部電極４０２の形成され
た帯状基板を本実施例のロールトゥロール装置にセット
した。その後、排気ポンプにて、各チャンバーの排気管
を介して真空引き操作を行った。このとき、基板の表面
温度は２５０℃となるよう、温度制御機構により制御し
た。Subsequently, the strip substrate on which the lower electrode 402 was formed was set in the roll-to-roll apparatus of this embodiment. After that, a vacuum pumping operation was performed with an exhaust pump through the exhaust pipe of each chamber. At this time, the surface temperature of the substrate was controlled by the temperature control mechanism so as to be 250 ° C.

【００５７】十分に排気が行われた時点で、ガス導入管
より、第１のｎ型チャンバーにはＳｉＨ₄ ／ＰＨ₃ ／Ｈ
₂ を、第１及び第２のｉ型チャンバーにはＳｉＨ₄ ／Ｓ
ｉＦ ₄ ／Ｈ₂ を、ガスゲートにはＡｒガスを導入し、ス
ロットルバルブの開度を調整して、第１のｎ型及び第
１、第２のｉ型チャンバーの内圧を１００ｍＴｏｒｒ
に、また第２のｎ型チャンバー及び第１、第２のｐ型チ
ャンバーの圧力は５０ｍＴｏｒｒに保持した。When the gas is sufficiently exhausted, the gas introduction pipe
The first n-type chamber has SiH_Four / PH₃ / H
₂ SiH for the first and second i-type chambers_Four / S
iF _Four / H₂ Introduce Ar gas into the gas gate
Adjust the opening of the rottle valve to adjust the first n-type and
The internal pressure of the first and second i-type chambers is 100 mTorr
The second n-type chamber and the first and second p-type chambers.
The chamber pressure was maintained at 50 mTorr.

【００５８】圧力が安定したところで、各高周波電源よ
り電力を投入し各々のチャンバー内でプラズマを生起さ
せ、また蒸発源加熱装置の電源も投入して、放電が安定
したところで帯状基板を搬送スピード２０ｃｍ／ｍｉｎ
で搬送させ、連続して、ｎ，ｉ，ｐ／ｎ，ｉ，ｐ型半導
体層を積層形成した。When the pressure is stable, power is supplied from each high-frequency power source to generate plasma in each chamber, and the power source of the evaporation source heating device is also turned on. When the discharge is stable, the belt-shaped substrate is transported at a speed of 20 cm. / Min
Then, the n, i, p / n, i, p-type semiconductor layers were successively laminated.

【００５９】帯状基板の全長にわたって半導体層を積層
形成した後、冷却後取り出し、さらに、連続モジュール
化装置にて３０ｃｍ×１２０ｃｍの太陽電池モジュール
を連続作製した。After the semiconductor layers were laminated and formed over the entire length of the belt-shaped substrate, they were cooled and taken out, and further, a solar cell module of 30 cm × 120 cm was continuously produced by a continuous modularizing device.

【００６０】作製した太陽電池モジュールについて、Ａ
Ｍ１．５（１００ｍＷ／ｃｍ² ）光照射下にて特性評価
を行ったところ、光電変換効率（η）で７．７％以上が
得られ、さらにモジュール間の特性のバラツキは１０％
以内に納まっていた。Regarding the manufactured solar cell module, A
When the characteristics were evaluated under M1.5 (100 mW / cm ² ) light irradiation, the photoelectric conversion efficiency (η) was 7.7% or more, and the variation in characteristics between modules was 10%.
It was within.

【００６１】また、ＡＭ１．５（１００ｍＷ／ｃｍ² ）
光の５００時間連続照射後の光電変換効率の初期値に対
する変化率を測定したところ１５％以内に納まった。AM1.5 (100 mW / cm ² )
The rate of change of the photoelectric conversion efficiency with respect to the initial value after continuous irradiation with light for 500 hours was measured and found to be within 15%.

【００６２】実施例４ 本実施例においては、図５の断面模式図に示す層構成の
ａ−ＳｉＣ／ａ−Ｓｉ／ａ−ＳｉＧｅトリプル型光起電
力素子を図２に示すロールトゥロール装置２４２を一部
改造した装置（不図示）を用いて作製した。本実施例で
用いた装置は、実施例２で用いた装置にさらに第３のｎ
型、ｉ型及びｐ型チャンバーを追加したものであり、第
１から第３のｐ型チャンバーのみが本発明の半導体表面
処理チャンバー、他のチャンバーはプラズマＣＶＤチャ
ンバーである。Example 4 In this example, a roll-to-roll apparatus 242 shown in FIG. 2 was used as an a-SiC / a-Si / a-SiGe triple photovoltaic element having a layer structure shown in the schematic sectional view of FIG. Was manufactured by using an apparatus (not shown) which was partially modified. The apparatus used in this example is the same as the apparatus used in Example 2 except that the third n
Type, i-type and p-type chambers are added, only the first to third p-type chambers are semiconductor surface treatment chambers of the present invention, and the other chambers are plasma CVD chambers.

【００６３】このようなロールトゥロール装置を用いて
図５に示す光起電力素子５１７を作製した。A photovoltaic element 517 shown in FIG. 5 was produced using such a roll-to-roll apparatus.

【００６４】この光起電力素子５１７は、基板５０１上
に下部電極５０２、第１のセル５１４を構成するｎ型半
導体層５０３、ｉ型半導体層５０４、ｐ型半導体層５０
５、さらに第２のセル５１５を構成するｎ型半導体層５
０６、ｉ型半導体層５０７、ｐ型半導体層５０８、さら
に第３のセル５１６を構成するｎ型半導体層５０９、ｉ
型半導体層５１０、ｐ型半導体層５１１、さらに透明電
極５１２及び集電電極５１３をこの順に堆積形成した光
起電力素子である。なお、本実施例の光起電力素子５１
７では透明電極５１２の側より光の入射が行われること
を前提としている。This photovoltaic element 517 has a lower electrode 502 on a substrate 501, an n-type semiconductor layer 503, an i-type semiconductor layer 504, and a p-type semiconductor layer 50 which form a first cell 514.
5, and the n-type semiconductor layer 5 that constitutes the second cell 515.
06, the i-type semiconductor layer 507, the p-type semiconductor layer 508, and the n-type semiconductor layer 509, i that configures the third cell 516.
In this photovoltaic device, a type semiconductor layer 510, a p-type semiconductor layer 511, a transparent electrode 512, and a current collecting electrode 513 are deposited in this order. In addition, the photovoltaic element 51 of the present embodiment.
7 assumes that light is incident from the transparent electrode 512 side.

【００６５】まず、実施例２と同様にステンレス鋼製帯
状基板を連続スパッタ装置にセットし、Ａｌ（９９．９
９％）をターゲットとして用いて０．３μｍのＡｌ薄膜
を、また連続してＺｎＯ（９９．９％）をターゲットと
して用いて０．３μｍのＺｎＯ薄膜をスパッタ蒸着し、
下部電極５０２を形成した。First, as in Example 2, the stainless steel strip-shaped substrate was set in the continuous sputtering apparatus, and Al (99.9) was set.
9%) as a target, and a 0.3 μm Al thin film is continuously sputter-deposited, and ZnO (99.9%) is used as a target, and a 0.3 μm ZnO thin film is sputter-deposited.
The lower electrode 502 was formed.

【００６６】引き続き、該下部電極５０２の形成された
帯状基板をロールトゥロール装置にセットした。その
後、排気ポンプにて、各チャンバーの排気管を介して真
空引き操作を行った。このとき、基板の表面温度は２５
０℃となるよう、温度制御機構により制御した。Subsequently, the strip substrate on which the lower electrode 502 was formed was set in a roll-to-roll device. After that, a vacuum pumping operation was performed with an exhaust pump through the exhaust pipe of each chamber. At this time, the surface temperature of the substrate is 25
The temperature was controlled by a temperature control mechanism so that the temperature became 0 ° C.

【００６７】十分に排気が行われた時点で、ガス導入管
より、各ｎ型チャンバーにはＳｉＨ ₄ ／ＰＨ₃ ／Ｈ₂
を、第１のｉ型チャンバーにはＳｉＨ₄ ／ＧｅＨ₄ ／Ｈ
₂ を、第２のｉ型チャンバーにはＳｉＨ₄ ／ＳｉＦ₄ ／
Ｈ₂ を、第３のｉ型チャンバーにはＳｉＨ₄ ／ＣＨ₄／
Ｈ₂ を、また、ガスゲートにはＡｒガスを導入し、スロ
ットルバルブの開度を調整して、各ｎ型及び各ｉ型チャ
ンバーの内圧を１００ｍＴｏｒｒにまた各ｐ型チャンバ
ーの圧力は５０ｍＴｏｒｒに保持した。When the gas is sufficiently exhausted, the gas introduction pipe
Therefore, in each n-type chamber SiH _Four / PH₃ / H₂ 
SiH in the first i-type chamber_Four / GeH_Four / H
₂ SiH in the second i-type chamber_Four / SiF_Four /
H₂ SiH in the third i-type chamber_Four / CH_Four/
H₂ In addition, Ar gas was introduced into the gas gate to
Adjust the opening of the shuttle valve to adjust each n-type and i-type cha
The internal pressure of the chamber is 100 mTorr and each p-type chamber
Pressure was maintained at 50 mTorr.

【００６８】圧力が安定したところで、各高周波電源よ
り電力を投入し各々のチャンバー内でプラズマを生起さ
せ、また蒸発源加熱装置の電源の投入して、放電等が安
定したところで帯状基板を搬送スピード３０ｃｍ／ｍｉ
ｎで搬送させ、連続して、ｎ，ｉ，ｐ／ｎ，ｉ，ｐ型半
導体層を積層形成した。When the pressure is stable, power is applied from each high-frequency power source to generate plasma in each chamber, and the power source of the evaporation source heating device is turned on to stabilize the discharge of the strip-shaped substrate when the discharge is stable. 30 cm / mi
The n, i, p / n, i, and p-type semiconductor layers were successively formed by stacking the n-type semiconductor layers.

【００６９】帯状基板の全長にわたって半導体層を積層
形成した後、冷却後取り出し、さらに、連続モジュール
化装置にて３０ｃｍ×１２０ｃｍの太陽電池モジュール
を連続作製した。After the semiconductor layers were laminated and formed over the entire length of the strip-shaped substrate, they were cooled and taken out, and further, a solar cell module of 30 cm × 120 cm was continuously produced by a continuous modularizing device.

【００７０】作製した太陽電池モジュールについて、Ａ
Ｍ１．５（１００ｍＷ／ｃｍ² ）光照射下にて特性評価
を行ったところ、光電変換効率（η）で９．５％以上が
得られ、さらにモジュール間の特性のバラツキは７％以
内に納まっていた。Regarding the manufactured solar cell module, A
When the characteristics were evaluated under M1.5 (100 mW / cm ² ) light irradiation, the photoelectric conversion efficiency (η) was 9.5% or more, and the variation in characteristics between modules was within 7%. Was there.

【００７１】また、ＡＭ１．５（１００ｍＷ／ｃｍ² ）
光の５００時間連続照射後の光電変換効率の初期値に対
する変化率を測定したところ８％以内に納まった。AM1.5 (100 mW / cm ² )
The rate of change of the photoelectric conversion efficiency with respect to the initial value after continuous irradiation with light for 500 hours was measured and found to be within 8%.

【００７２】これらのモジュールを接続して５ｋＷの電
力供給システムを作製することができた。A power supply system of 5 kW could be manufactured by connecting these modules.

【００７３】実施例５ 本実施例において図６に示すような構成の多結晶Ｓｉ太
陽電池６０１について説明する。Wacker社製の表面が研
磨された直径６インチのｎ型多結晶Ｓｉウェハー（比抵
抗２ｏｈｍ・ｃｍ）を基板として用意した。弗酸にて自
然酸化膜を除去した後、この基板を図１の半導体表面処
理装置に研磨面が表向きとなるようセットした。蒸発源
として純度９９．９％の粒状のＧａを坩堝１１０に仕込
んだ。ドーピング条件としては、Ａｒ流量２０ｓｃｃ
ｍ、圧力５ｍＴｏｒｒ、基板温度１００℃、放電電力は
５００Ｗとし、放電を１５０秒継続しｐ型領域６０２を
形成した。次いで蒸発源を純度９９．９％の粒状のＳｂ
に交換し、基板を裏返しにセットしなおした以外は同様
のドーピング条件でｎ⁺ 型領域６０３を形成した。この
ｎ⁺ 型領域６０３はいわゆるバックサーフェスフィール
ドを形成しキャリアの電極近傍での再結合を防ぎ、さら
にオーミック性を向上させるためのものである。次い
で、両面にＴｉ，Ｐｄ，Ａｇの積層からなる集電電極６
０４、下部電極６０５を電子ビーム蒸着法で形成した。
表面の電極は光の入射をあまり妨げないようマスクをか
けてグリッド状とした。電極を形成した後４００℃にて
２分間シンタリングを行った。次いで表面にＺｎＳとＭ
ｇＦ₂ を積層し反射防止層６０６とした。Example 5 In this example, a polycrystalline Si solar cell 601 having a structure as shown in FIG. 6 will be described. An n-type polycrystalline Si wafer (specific resistance: 2 ohm · cm) having a diameter of 6 inches manufactured by Wacker Co., Ltd. was prepared as a substrate. After removing the natural oxide film with hydrofluoric acid, the substrate was set in the semiconductor surface treatment apparatus shown in FIG. 1 so that the polished surface was face up. Granular Ga having a purity of 99.9% was charged into the crucible 110 as an evaporation source. The doping conditions are as follows: Ar flow rate 20 scc
m, pressure 5 mTorr, substrate temperature 100 ° C., discharge power was 500 W, and discharge was continued for 150 seconds to form a p-type region 602. Next, the evaporation source was made of granular Sb having a purity of 99.9%.
And the substrate was set upside down to form an n ⁺ type region 603 under the same doping conditions. The n ⁺ type region 603 is for forming a so-called back surface field to prevent recombination of carriers in the vicinity of the electrode and further improve ohmic property. Next, a collector electrode 6 composed of a stack of Ti, Pd, and Ag on both surfaces.
04, the lower electrode 605 was formed by the electron beam evaporation method.
The electrodes on the surface were masked so as not to hinder the incidence of light so much that they had a grid shape. After forming the electrodes, sintering was performed at 400 ° C. for 2 minutes. Then ZnS and M on the surface
An antireflection layer 606 was formed by laminating gF ₂ .

【００７４】この試料を２ｃｍ角に切って太陽電池特性
を評価したところ、光電変換効率（η）が１６．４５±
０．４５％と極めて優れた特性及び均一性が得られた。When this sample was cut into 2 cm square pieces and the solar cell characteristics were evaluated, the photoelectric conversion efficiency (η) was 16.45 ±
A very good characteristic and uniformity of 0.45% were obtained.

【００７５】実施例６ 本実施例は図７にその断面構造を示すａ−Ｓｉ薄膜トラ
ンジスター（ＴＦＴ）の例である。コーニング＃７０５
９ガラスを基板７０１としてこの上にＣｒを蒸着し、さ
らにフォトリソグラフィー工程にてゲート７０２を形成
した。次いで市販の容量結合型高周波グロー放電装置に
てＳｉＨ₄ とアンモニア（ＮＨ₃ ）を原料ガスとして厚
さ３０００Åのアモルファス窒化シリコン（ａ−Ｓｉ
Ｎ）膜７０３を堆積した。この上に同じ装置を用いて厚
さ２０００Åのｉ型ａ−Ｓｉ層７０４を堆積した。この
上に同じ装置で再び厚さ３０００Åのａ−ＳｉＮ層を堆
積しチャネル７０５を残してフォトリソグラフィー工程
にてエッチングした。この後試料をを図１に示す本発明
の半導体表面処理装置にセットし蒸発源として純度９９
％の粒状のＰを用い、ドーピング条件として、Ａｒ３０
ｓｃｃｍ、圧力２ｍＴｏｒｒ、基板温度８０℃、放電電
力８００Ｗとして放電を２００秒間継続しｎ⁺型領域７
０６を形成した。ここでチャネル７０５のａ−ＳｉＮは
絶縁体であるため表面にドーピングによる低抵抗領域が
できることはない。次いでこの上にＡｌを厚さ２０００
Å蒸着し、さらにチャネル７０５をフォトリソグラフィ
ー工程にてエッチングしソース７０７、ドレイン７０８
としてＴＦＴを形成した。なおここでチャネル長は１０
μｍである。Embodiment 6 This embodiment is an example of an a-Si thin film transistor (TFT) whose sectional structure is shown in FIG. Corning # 705
9 glass was used as a substrate 701, Cr was vapor-deposited thereon, and a gate 702 was formed by a photolithography process. Then, using a commercially available capacitively coupled high-frequency glow discharge device, using SiH ₄ and ammonia (NH ₃ ) as source gases, amorphous silicon nitride (a-Si) having a thickness of 3000 Å was used.
N) Film 703 was deposited. An i-type a-Si layer 704 having a thickness of 2000 Å was deposited on this using the same apparatus. An a-SiN layer having a thickness of 3000 Å was again deposited on the same with the same apparatus, and etching was performed by a photolithography process leaving a channel 705. After that, the sample was set in the semiconductor surface treatment apparatus of the present invention shown in FIG.
% Granular P and Ar30 as a doping condition.
Sc ⁺ , pressure 2 mTorr, substrate temperature 80 ℃, discharge power 800W, discharge continued for 200 seconds n ⁺ type region 7
06 was formed. Here, since a-SiN of the channel 705 is an insulator, a low resistance region cannot be formed on the surface by doping. Then Al is applied to a thickness of 2000
Å After vapor deposition, the channel 705 is etched by a photolithography process to form a source 707 and a drain 708.
As a result, a TFT was formed. Here, the channel length is 10
μm.

【００７６】このようにして製造されたＴＦＴのゲート
７０２、ソース７０７、ドレイン７０８に各々導線を固
着しトランジスタ特性を２０ｃｍ角の範囲にわたって評
価した。ドレイン電圧１５Ｖのとき、ゲート電圧１５Ｖ
と０ＶとのＯＮ／ＯＦＦ比は３×１０⁵ 倍±１０％と優
れたものであった。本発明の方法ではチャネル部がａ−
ＳｉＮで保護されエッチング等の処理を受けないためＯ
Ｎ／ＯＦＦ比が大きくかつ均一性も優れていると考えら
れる。したがって本発明の方法によるＴＦＴは大型の液
晶ディスプレーのアクティブマトリックス回路に用いる
のに最適なものである。Conductive wires were fixed to the gate 702, the source 707, and the drain 708 of the TFT thus manufactured, and the transistor characteristics were evaluated over a range of 20 cm square. When drain voltage is 15V, gate voltage is 15V
The ON / OFF ratio between 0 V and 0 V was 3 × 10 ⁵ times ± 10%, which was excellent. In the method of the present invention, the channel portion is a-
O as it is protected by SiN and is not treated by etching
It is considered that the N / OFF ratio is large and the uniformity is excellent. Therefore, the TFT according to the method of the present invention is suitable for use in an active matrix circuit of a large liquid crystal display.

【００７７】[0077]

【発明の効果】以上説明したように本発明による方法及
び装置は真空蒸着を応用したものであるため、半導体デ
バイスの製造において、特性の優れたｐ型またはｎ型の
半導体を大面積にわたり均一性よく、短い処理時間で製
造することができ、特に高性能な太陽電池や液晶ディス
プレーのような大面積の半導体デバイスを低コストでの
製造を可能とした。As described above, since the method and apparatus according to the present invention apply vacuum deposition, p-type or n-type semiconductors having excellent characteristics can be uniformly formed over a large area in the manufacture of semiconductor devices. Well, it can be manufactured in a short processing time, and in particular, a large area semiconductor device such as a high performance solar cell or a liquid crystal display can be manufactured at low cost.

【００７８】また、大面積化が容易なため量産性の高い
ロールトゥロール装置にも応用でき、大幅なスループッ
トアップ及び低コスト化が可能となった。Further, since it is easy to increase the area, it can be applied to a roll-to-roll apparatus having high mass productivity, and it is possible to significantly increase the throughput and reduce the cost.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の半導体表面処理方法を実施するのに好
適な本発明の半導体表面処理装置の実施態様を示す概略
構成図である。FIG. 1 is a schematic configuration diagram showing an embodiment of a semiconductor surface treatment apparatus of the present invention suitable for carrying out a semiconductor surface treatment method of the present invention.

【図２】本発明の半導体表面処理装置をロールトゥロー
ル装置に組み込んだ例を示す概略構成図である。FIG. 2 is a schematic configuration diagram showing an example in which the semiconductor surface treatment apparatus of the present invention is incorporated in a roll-to-roll apparatus.

【図３】本発明を用いて作製したｐｉｎ型ａ−Ｓｉ光起
電力素子を示す断面模式図である。FIG. 3 is a schematic sectional view showing a pin-type a-Si photovoltaic element manufactured by using the present invention.

【図４】本発明を用いて作製したａ−Ｓｉ／ａ−Ｓｉタ
ンデム型光起電力素子を示す断面模式図である。FIG. 4 is a schematic sectional view showing an a-Si / a-Si tandem photovoltaic element manufactured by using the present invention.

【図５】本発明を用いて作製したａ−Ｓｉ／ａ−Ｓｉ／
ａ−ＳｉＧｅトリプル型光起電力素子を示す断面模式図
である。FIG. 5: a-Si / a-Si / manufactured by using the present invention
It is a cross-sectional schematic diagram which shows an a-SiGe triple type photovoltaic element.

【図６】本発明を用いて作製した多結晶シリコン光起電
力素子を示す断面模式図である。FIG. 6 is a schematic sectional view showing a polycrystalline silicon photovoltaic element manufactured by using the present invention.

【図７】本発明を用いて作製したａ−ＳｉＴＦＴを示す
断面模式図である。FIG. 7 is a schematic sectional view showing an a-Si TFT manufactured by using the present invention.

【符号の説明】[Explanation of symbols]

１０１ 半導体表面処理装置 １０２ 処理室 １０３ 高周波電源 １０４ 絶縁物 １０５ 陰極 １０６ 被処理基板 １０７ 不活性ガス導入管 １０８ バルブ １０９ 陽極 １１０ 坩堝 １１１ 加熱用フィラメント １１２ 排気口 １１３ 蒸発源加熱用電源 １１４ シールド電極 101 Semiconductor surface treatment equipment 102 processing chamber 103 high frequency power supply 104 Insulator 105 cathode 106 substrate to be processed 107 Inert gas introduction pipe 108 valves 109 anode 110 crucible 111 Heating filament 112 exhaust port 113 Power source for evaporation source heating 114 shield electrode

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/784 31/04 7376−4Ｍ Ｈ０１Ｌ 31/04 Ｂ 7376−4Ｍ Ａ ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. ⁵ Identification code Internal reference number FI Technical indication location H01L 29/784 31/04 7376-4M H01L 31/04 B 7376-4MA

Claims (2)

【特許請求の範囲】[Claims] 【請求項１】 減圧にされた半導体表面処理室内に於い
て、ドーパンド元素を含む蒸発源を熱エネルギーにより
蒸発することにより粒子化し、該粒子化した蒸発源を不
活性ガスプラズマにさらすことにより一部または全部を
イオン化してドーパントイオン種と不活性ガスイオン種
との共存状態を形成し、ドーパントイオン種及び不活性
ガスイオン種を電界で加速し半導体表面に衝突させるこ
とにより、加速された不活性ガスイオン種により半導体
表面をスパッタエッチしてドーパントイオン種による膜
堆積を防ぐとともに表面エネルギーを高め、加速された
ドーパントイオン種による表面打ち込み及び拡散を促進
させ不純物のドーピングを行うことを特徴とする半導体
表面処理方法。1. A semiconductor surface treatment chamber under reduced pressure, wherein an evaporation source containing a dopant element is evaporated by thermal energy into particles, and the particles are exposed to an inert gas plasma. Part or all is ionized to form a coexisting state of the dopant ion species and the inert gas ion species, and the dopant ion species and the inert gas ion species are accelerated by an electric field and collided with the semiconductor surface, so that the accelerated ion The semiconductor surface is sputter-etched with an active gas ion species to prevent film deposition by the dopant ion species and to increase the surface energy, thereby facilitating the surface implantation and diffusion by the accelerated dopant ion species to perform impurity doping. Semiconductor surface treatment method. 【請求項２】 半導体表面を処理するための処理室と、 該処理室内に設けられた半導体表面を有する被処理基体
と、 前記処理室を減圧状態に保持するための排気手段と、 前記処理室内に設置されたドーパント元素を含む蒸発源
と、 該蒸発源を加熱蒸発するための蒸発源加熱手段と、 前記処理室内に不活性ガスを導入するための不活性ガス
導入手段と、 不活性ガスプラズマを形成しかつ蒸発源から蒸発した粒
子をイオン化してドーパントイオン種及び不活性ガスイ
オン種を形成するためのプラズマ誘起手段と、 ドーパントイオン種及び不活性ガスイオン種を加速し半
導体表面に衝突させるためのイオン種加速手段とを有す
ることを特徴とする半導体表面処理装置。2. A processing chamber for processing a semiconductor surface, a substrate to be processed having a semiconductor surface provided in the processing chamber, an exhaust unit for keeping the processing chamber under a reduced pressure, and the processing chamber. An evaporation source containing a dopant element installed in the chamber, an evaporation source heating means for heating and evaporating the evaporation source, an inert gas introducing means for introducing an inert gas into the processing chamber, and an inert gas plasma. Plasma-inducing means for ionizing particles evaporated from the evaporation source and forming dopant ion species and inert gas ion species, and accelerating the dopant ion species and inert gas ion species to collide with the semiconductor surface A semiconductor surface treatment apparatus, comprising: