JPH0535202A - 電気光学装置の画像表示方法および表示装置 - Google Patents
電気光学装置の画像表示方法および表示装置Info
- Publication number
- JPH0535202A JPH0535202A JP3209869A JP20986991A JPH0535202A JP H0535202 A JPH0535202 A JP H0535202A JP 3209869 A JP3209869 A JP 3209869A JP 20986991 A JP20986991 A JP 20986991A JP H0535202 A JPH0535202 A JP H0535202A
- Authority
- JP
- Japan
- Prior art keywords
- display device
- active matrix
- signal
- memory device
- digit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【目的】 電気光学装置の階調表示に関して、精密で素
子間のばらつきによる影響の少ない階調表示方式を提供
する。 【構成】 アクティブマトリクス型電気光学装置におい
て、外部から供給されるアナログの映像信号を二進法表
示によってデジタル化し、このデジタル信号を一時的に
蓄積し、適当な順番で、次段の回路に出力し、その信号
の出力タイミングをコントロールしてアクティブマトリ
クス型電気光学装置に出力することによって、画素に電
圧のかかる時間を任意にデジタル制御し、よって視覚的
な階調表示を得る表示方式。
子間のばらつきによる影響の少ない階調表示方式を提供
する。 【構成】 アクティブマトリクス型電気光学装置におい
て、外部から供給されるアナログの映像信号を二進法表
示によってデジタル化し、このデジタル信号を一時的に
蓄積し、適当な順番で、次段の回路に出力し、その信号
の出力タイミングをコントロールしてアクティブマトリ
クス型電気光学装置に出力することによって、画素に電
圧のかかる時間を任意にデジタル制御し、よって視覚的
な階調表示を得る表示方式。
Description
【0001】
【発明の利用分野】本発明は、駆動用スイッチング素子
として薄膜トランジスタ(以下TFTという)を使用し
た液晶電気光学装置における画像表示方法において、特
に中間的な色調や濃淡の表現を得るための階調表示方法
に関するものである。本発明は、特に、外部からいかな
るアナログ信号をもアクティブ素子に印加することな
く、階調表示をおこなう、いわゆる完全デジタル階調表
示に関するものである。
として薄膜トランジスタ(以下TFTという)を使用し
た液晶電気光学装置における画像表示方法において、特
に中間的な色調や濃淡の表現を得るための階調表示方法
に関するものである。本発明は、特に、外部からいかな
るアナログ信号をもアクティブ素子に印加することな
く、階調表示をおこなう、いわゆる完全デジタル階調表
示に関するものである。
【0002】
【従来の技術】液晶組成物はその物質特性から、分子軸
に対して水平方向と垂直方向に誘電率が異なるため、外
部の電界に対して水平方向に配列したり、垂直方向に配
列したりさせることが容易にできる。液晶電気光学装置
は、この誘電率の異方性を利用して、光の透過光量また
は散乱量を制御することでON/OFF、すなわち明暗
の表示をおこなっている。液晶材料としては、TN(ツ
インステッド・ネマティック)液晶、STN(スーパー
・ツインステッド・ネマティック)液晶、強誘電性液
晶、反強誘電性液晶、ポリマー液晶あるいは分散型液晶
とよばれる材料が知られている。液晶は外部電圧に対し
て、無限に短い時間に反応するのではなく、応答するま
でにある一定の時間がかかることが知られている。その
値はそれぞれの液晶材料に固有で、TN液晶の場合に
は、数10msec、STN液晶の場合には数100m
sec、強誘電性液晶の場合には数10μsec、分散
型あるいはポリマー液晶の場合には数10msecであ
る。
に対して水平方向と垂直方向に誘電率が異なるため、外
部の電界に対して水平方向に配列したり、垂直方向に配
列したりさせることが容易にできる。液晶電気光学装置
は、この誘電率の異方性を利用して、光の透過光量また
は散乱量を制御することでON/OFF、すなわち明暗
の表示をおこなっている。液晶材料としては、TN(ツ
インステッド・ネマティック)液晶、STN(スーパー
・ツインステッド・ネマティック)液晶、強誘電性液
晶、反強誘電性液晶、ポリマー液晶あるいは分散型液晶
とよばれる材料が知られている。液晶は外部電圧に対し
て、無限に短い時間に反応するのではなく、応答するま
でにある一定の時間がかかることが知られている。その
値はそれぞれの液晶材料に固有で、TN液晶の場合に
は、数10msec、STN液晶の場合には数100m
sec、強誘電性液晶の場合には数10μsec、分散
型あるいはポリマー液晶の場合には数10msecであ
る。
【0003】液晶を利用した電気光学装置のうちでもっ
とも優れた画質が得られるものは、アクティブマトリク
ス方式を用いたものであった。従来のアクティブマトリ
クス型の液晶電気光学装置では、アクティブ素子として
薄膜トランジスタ(TFT)を用い、TFTにはアモル
ファスまたは多結晶型の半導体を用い、1つの画素にP
型またはN型のいずれか一方のみのタイプのTFTを用
いたものであった。即ち、一般にはNチャネル型TFT
(NTFTという)を画素に直列に連結している。そし
て、マトリクスの信号線に信号電圧を流し、それぞれの
信号線の直交する箇所に設けられたTFTに双方から信
号が印加されるとTFTがON状態となることを利用し
て液晶画素のON/OFFを個別に制御するものであっ
た。このような方法によって画素の制御をおこなうこと
によって、コントラストの大きい液晶電気光学装置を実
現することができる。
とも優れた画質が得られるものは、アクティブマトリク
ス方式を用いたものであった。従来のアクティブマトリ
クス型の液晶電気光学装置では、アクティブ素子として
薄膜トランジスタ(TFT)を用い、TFTにはアモル
ファスまたは多結晶型の半導体を用い、1つの画素にP
型またはN型のいずれか一方のみのタイプのTFTを用
いたものであった。即ち、一般にはNチャネル型TFT
(NTFTという)を画素に直列に連結している。そし
て、マトリクスの信号線に信号電圧を流し、それぞれの
信号線の直交する箇所に設けられたTFTに双方から信
号が印加されるとTFTがON状態となることを利用し
て液晶画素のON/OFFを個別に制御するものであっ
た。このような方法によって画素の制御をおこなうこと
によって、コントラストの大きい液晶電気光学装置を実
現することができる。
【0004】
【発明が解決しようとする課題】しかしながら、このよ
うなアクティブマトリクス方式では、明暗や色調といっ
た、階調表示をおこなうことは極めて難しかった。従
来、階調表示は液晶の光透過性が、印加される電圧の大
きさによって変わることを利用する方式が検討されてい
た。これは、例えば、マトリクス中のTFTのソース・
ドレイン間に、適切な電圧を周辺回路から供給し、その
状態でゲイト電極に信号電圧を印加することによって、
液晶画素にその大きさの電圧をかけようとするものであ
った。
うなアクティブマトリクス方式では、明暗や色調といっ
た、階調表示をおこなうことは極めて難しかった。従
来、階調表示は液晶の光透過性が、印加される電圧の大
きさによって変わることを利用する方式が検討されてい
た。これは、例えば、マトリクス中のTFTのソース・
ドレイン間に、適切な電圧を周辺回路から供給し、その
状態でゲイト電極に信号電圧を印加することによって、
液晶画素にその大きさの電圧をかけようとするものであ
った。
【0005】しかしながら、このような方法では、例え
ば、TFTの不均質性やマトリクス配線の不均質性のた
めに、実際には液晶画素にかかる電圧は、各画素によっ
て、最低でも数%も異なってしまった。これに対し、例
えば、液晶の光透過度の電圧依存性は、極めて非線型性
が強く、ある特定の電圧で急激に光透過性が変化するた
め、たとえ数%の違いでも、光透過性が著しく異なって
しまうことがあった。そのため、実際には16階調を達
成することが限界であった。例えば、TN液晶材料にお
いては、ON状態からOFF状態へ光透過性が変化す
る、いわゆる遷移領域は、1.2Vの幅しかなく、16
階調を達成せんとする場合には、1.2Vという狭い電
圧幅を16分割した75mVという小さな電圧の制御が
できる必要があり、そのため、製造歩留りは著しく低く
なった。
ば、TFTの不均質性やマトリクス配線の不均質性のた
めに、実際には液晶画素にかかる電圧は、各画素によっ
て、最低でも数%も異なってしまった。これに対し、例
えば、液晶の光透過度の電圧依存性は、極めて非線型性
が強く、ある特定の電圧で急激に光透過性が変化するた
め、たとえ数%の違いでも、光透過性が著しく異なって
しまうことがあった。そのため、実際には16階調を達
成することが限界であった。例えば、TN液晶材料にお
いては、ON状態からOFF状態へ光透過性が変化す
る、いわゆる遷移領域は、1.2Vの幅しかなく、16
階調を達成せんとする場合には、1.2Vという狭い電
圧幅を16分割した75mVという小さな電圧の制御が
できる必要があり、そのため、製造歩留りは著しく低く
なった。
【0006】このように階調表示が困難であるというこ
とは、液晶ディスプレー装置が従来の一般的な表示装置
であるCRT(陰極線管)と競争してゆく上で極めて不
利であった。本発明は従来、困難であった階調表示を実
現させるための全く新しい方法を提案することを目的と
するものである。
とは、液晶ディスプレー装置が従来の一般的な表示装置
であるCRT(陰極線管)と競争してゆく上で極めて不
利であった。本発明は従来、困難であった階調表示を実
現させるための全く新しい方法を提案することを目的と
するものである。
【0007】
【問題を解決するための手段】さて、液晶にかける電圧
をアナログ的に制御することによって、その光透過性を
制御することが可能であることを先に述べたが、本発明
人らは、液晶に電圧のかかっている時間を制御すること
によって、視覚的に階調を得ることができることを見出
した。
をアナログ的に制御することによって、その光透過性を
制御することが可能であることを先に述べたが、本発明
人らは、液晶に電圧のかかっている時間を制御すること
によって、視覚的に階調を得ることができることを見出
した。
【0008】例えば、代表的な液晶材料であるTN(ツ
イステッド・ネマチック)液晶を用いた場合において、
いわゆるノーマリー・ブラック、すなわち、液晶画素に
電圧を印加しない状態で光透過性がない(黒い)状態と
なるように設計した画素において、図1に示されるよう
な波形電圧を画素に印加することによって、明るさを変
化させることが可能であることがわかった。すなわち、
図1の“1”、“2”、・・・“15”という順番で段
階的に明るくすることができる。すなわち、図1の例で
は16階調の表示が可能である。当然のことながら、ノ
ーマリー・ブラックの逆のモードである、ノーマリー・
ホワイト(電圧が印加されていない状態で光透過性を示
す)では、“1”が最も明るく、“15”が最も暗い。
イステッド・ネマチック)液晶を用いた場合において、
いわゆるノーマリー・ブラック、すなわち、液晶画素に
電圧を印加しない状態で光透過性がない(黒い)状態と
なるように設計した画素において、図1に示されるよう
な波形電圧を画素に印加することによって、明るさを変
化させることが可能であることがわかった。すなわち、
図1の“1”、“2”、・・・“15”という順番で段
階的に明るくすることができる。すなわち、図1の例で
は16階調の表示が可能である。当然のことながら、ノ
ーマリー・ブラックの逆のモードである、ノーマリー・
ホワイト(電圧が印加されていない状態で光透過性を示
す)では、“1”が最も明るく、“15”が最も暗い。
【0009】このとき、“1”では、1単位の長さのパ
ルスが印加される。また、“2”では、2単位の長さの
パルスが印加される。“3”では、1単位のパルスと2
単位のパルスが印加され、結果として3単位の長さのパ
ルスが印加される。“4”では、4単位の長さのパルス
が印加される。“5”では、1単位のパルスと4単位の
パルスが印加され、“6”では、2単位のパルスと4単
位のパルスが印加される。さらに、8単位の長さのパル
スを用意することによって、15単位の長さのパルスを
結果として得ることができる。
ルスが印加される。また、“2”では、2単位の長さの
パルスが印加される。“3”では、1単位のパルスと2
単位のパルスが印加され、結果として3単位の長さのパ
ルスが印加される。“4”では、4単位の長さのパルス
が印加される。“5”では、1単位のパルスと4単位の
パルスが印加され、“6”では、2単位のパルスと4単
位のパルスが印加される。さらに、8単位の長さのパル
スを用意することによって、15単位の長さのパルスを
結果として得ることができる。
【0010】すなわち、1単位、2単位、4単位、8単
位という4種類のパルスを適切に組み合わせることによ
って、24 =16階調の表示が可能となる。さらに、1
6単位、32単位、64単位、128単位というよう
に、多くのパルスを用意することによって、それぞれ、
32階調、64階調、128階調、256階調という高
度階調表示が可能となる。例えば、256階調表示を得
るには、8種類のパルスを用意すればよい。
位という4種類のパルスを適切に組み合わせることによ
って、24 =16階調の表示が可能となる。さらに、1
6単位、32単位、64単位、128単位というよう
に、多くのパルスを用意することによって、それぞれ、
32階調、64階調、128階調、256階調という高
度階調表示が可能となる。例えば、256階調表示を得
るには、8種類のパルスを用意すればよい。
【0011】また、図1の例では、画素に印加される電
圧の持続時間は、最初T1 、次が2T1 、その次が4T
1 というように等比数列的に増大するように配列した例
を示したが、これは、例えば、図3のように、最初にT
1 、次に8T1 、その次が2T1 、最後に4T1 として
もよい。このように配列せしめることにより、表示装置
にデータを伝送する装置の負担を減らすことができる。
圧の持続時間は、最初T1 、次が2T1 、その次が4T
1 というように等比数列的に増大するように配列した例
を示したが、これは、例えば、図3のように、最初にT
1 、次に8T1 、その次が2T1 、最後に4T1 として
もよい。このように配列せしめることにより、表示装置
にデータを伝送する装置の負担を減らすことができる。
【0012】本発明を実施せんとすれば、液晶材料とし
ては、TN液晶やSTN液晶、強誘電性液晶、反強誘電
性液晶、分散型(ポリマー)液晶が適してる。また、1
単位のパルス幅は、どの液晶材料を選択するかによって
微妙に異なるが、TN液晶材料の場合には、10nse
c以上100msec以下が適していることが明らかに
なった。
ては、TN液晶やSTN液晶、強誘電性液晶、反強誘電
性液晶、分散型(ポリマー)液晶が適してる。また、1
単位のパルス幅は、どの液晶材料を選択するかによって
微妙に異なるが、TN液晶材料の場合には、10nse
c以上100msec以下が適していることが明らかに
なった。
【0013】本発明を実施するには、例えば、図4に示
すような、薄膜トランジスタを使用したマトリクス回路
を組めばよい。図4に示した回路は従来のTFTを利用
したアクティブマトリクス型表示装置に用いられた回路
と同じである。このようなアクティブマトリクス型表示
装置の1つの画素の例を図5に示す。図において、領域
12は、例えばポリシリコンでできたNTFT(もしく
はPTFT)を示し、電極14はそのゲイト電極であ
る。そして、配線11はゲイト配線であり、これは、X
線として機能する。また、配線10はTFTのソースに
接続した配線で、Y線として機能する。また、配線15
は図4におけるキャパシタを形成するための配線であ
り、これは、画素電極13の下に絶縁物を介して設けら
れる。
すような、薄膜トランジスタを使用したマトリクス回路
を組めばよい。図4に示した回路は従来のTFTを利用
したアクティブマトリクス型表示装置に用いられた回路
と同じである。このようなアクティブマトリクス型表示
装置の1つの画素の例を図5に示す。図において、領域
12は、例えばポリシリコンでできたNTFT(もしく
はPTFT)を示し、電極14はそのゲイト電極であ
る。そして、配線11はゲイト配線であり、これは、X
線として機能する。また、配線10はTFTのソースに
接続した配線で、Y線として機能する。また、配線15
は図4におけるキャパシタを形成するための配線であ
り、これは、画素電極13の下に絶縁物を介して設けら
れる。
【0014】図4では画素のキャパシタと並列に人為的
にキャパシタが挿入されている。このとき挿入されたキ
ャパシタは、画素の自然放電によって、画素の電圧が低
下することを抑制する効果を有するとともに、ゲイト電
極とドレイン領域の間の寄生容量を介して、画素電極と
X線が容量結合し、X線の電位の変動によって、画素電
極の電位が変動することを抑制する効果も有する。
にキャパシタが挿入されている。このとき挿入されたキ
ャパシタは、画素の自然放電によって、画素の電圧が低
下することを抑制する効果を有するとともに、ゲイト電
極とドレイン領域の間の寄生容量を介して、画素電極と
X線が容量結合し、X線の電位の変動によって、画素電
極の電位が変動することを抑制する効果も有する。
【0015】特に後者に関しては、電位変動の大きさは
近似的には、ゲイトとソース、ドレイン間の寄生容量に
比例し、液晶画素の容量に反比例する。液晶ディスプレ
ー装置においては、画素の容量は比較的容易に制御でき
るのに対し、寄生容量のばらつきは大きくなりがちであ
り、したがって、液晶画素の容量が小さい場合(例え
ば、液晶単位画素の面積が小さい場合等)には、ゲイト
の寄生容量のばらつきが大きく影響し、各画素によって
濃淡が全くでたらめになってしまうことがある。特に本
発明のように、画素に印加され持続される電圧が一定の
ものとして階調表示をおこなおうとする場合には、重要
な問題である。したがあって、このように容量を付加し
て、見掛け上、液晶画素の容量を大きくし、ゲイトの寄
生容量の効果を抑え、液晶電位の変動を小さくすること
は重要である。
近似的には、ゲイトとソース、ドレイン間の寄生容量に
比例し、液晶画素の容量に反比例する。液晶ディスプレ
ー装置においては、画素の容量は比較的容易に制御でき
るのに対し、寄生容量のばらつきは大きくなりがちであ
り、したがって、液晶画素の容量が小さい場合(例え
ば、液晶単位画素の面積が小さい場合等)には、ゲイト
の寄生容量のばらつきが大きく影響し、各画素によって
濃淡が全くでたらめになってしまうことがある。特に本
発明のように、画素に印加され持続される電圧が一定の
ものとして階調表示をおこなおうとする場合には、重要
な問題である。したがあって、このように容量を付加し
て、見掛け上、液晶画素の容量を大きくし、ゲイトの寄
生容量の効果を抑え、液晶電位の変動を小さくすること
は重要である。
【0016】また、液晶セル等の画素に、例えばテトラ
フルオロエチレン、ポリビニリデンフルオライド等の有
機強誘電性材料を含有せしめることにより、画素の静電
容量を増大せしめ、よって画素の放電の時定数を増大せ
しめることによって、このような人為的なキャパシタを
もうけることなく、安定で再現性の優れた動作をさせる
こともできる。
フルオロエチレン、ポリビニリデンフルオライド等の有
機強誘電性材料を含有せしめることにより、画素の静電
容量を増大せしめ、よって画素の放電の時定数を増大せ
しめることによって、このような人為的なキャパシタを
もうけることなく、安定で再現性の優れた動作をさせる
こともできる。
【0017】しかしながら、このようにキャパシタを付
加することは、動作速度の低下につながることであるか
ら、過大な容量を付加することは望ましくない。したが
って、付加する容量の大きさは、ゲイトの寄生容量の1
0〜100倍、もしくは液晶画素本来の容量の数〜10
0倍程度、好ましくは10倍以下が適当である。
加することは、動作速度の低下につながることであるか
ら、過大な容量を付加することは望ましくない。したが
って、付加する容量の大きさは、ゲイトの寄生容量の1
0〜100倍、もしくは液晶画素本来の容量の数〜10
0倍程度、好ましくは10倍以下が適当である。
【0018】このような回路において、各薄膜トランジ
スタのゲイト電圧やソース・ドレイン間電圧をコントロ
ールすることによって、画素に印加される電圧のON/
OFFを制御することが可能である。この例では、マト
リクスは640×480ドットであるが、煩雑さをさけ
るため、n行m列近傍のみを示した。これとおなじもの
を上下左右に展開すれば、完全なものが得られる。この
回路を用いた動作例を図2に示す。
スタのゲイト電圧やソース・ドレイン間電圧をコントロ
ールすることによって、画素に印加される電圧のON/
OFFを制御することが可能である。この例では、マト
リクスは640×480ドットであるが、煩雑さをさけ
るため、n行m列近傍のみを示した。これとおなじもの
を上下左右に展開すれば、完全なものが得られる。この
回路を用いた動作例を図2に示す。
【0019】信号線X1,X2,..Xn,Xn+1,..X480 (以
下、X線と総称する)は、各TFTのゲイト電極に接続
されている。そして、図2に示すように、順番に矩形パ
ルス信号が印加されてゆく。一方、信号線Y1,Y2,..Y
m,Ym+1,..Y640 (以下、Y線と総称する)は、各TF
Tのソース(あるいはドレイン電極)に接続されている
が、これには、やはり、複数のパルスからなる信号が印
加されてゆく。このパルス列には、1単位の時間T1 中
に、640個の情報が含まれている。
下、X線と総称する)は、各TFTのゲイト電極に接続
されている。そして、図2に示すように、順番に矩形パ
ルス信号が印加されてゆく。一方、信号線Y1,Y2,..Y
m,Ym+1,..Y640 (以下、Y線と総称する)は、各TF
Tのソース(あるいはドレイン電極)に接続されている
が、これには、やはり、複数のパルスからなる信号が印
加されてゆく。このパルス列には、1単位の時間T1 中
に、640個の情報が含まれている。
【0020】以下では、4つの画素Zn,m 、Zn+1,m 、
Zn,m+1 、Zn+1,m+1 に注目するが、ゲイト電極とソー
ス電極の双方に信号が来ないかぎり、画素の電圧は変化
しないので、この4つの画素に関しては、信号線Xn,X
n+1 およびYm,Ym+1 に注目すればよい。
Zn,m+1 、Zn+1,m+1 に注目するが、ゲイト電極とソー
ス電極の双方に信号が来ないかぎり、画素の電圧は変化
しないので、この4つの画素に関しては、信号線Xn,X
n+1 およびYm,Ym+1 に注目すればよい。
【0021】図に示すように、矩形パルスがXn に印加
された場合を考える。今、4つの画素Zn,m 、
Zn,m+1 、Zn+1,m 、Zn+1,m+1 に注目しているとすれ
ば、Ym およびYm+1 のそのときの状態に注目すればよ
い。このとき、Ym には信号があり、Ym+1 には信号が
ないので、結局、画素Zn,m は電圧状態、Zn,m+1 は非
電圧状態になる。そして、Y線に加える電圧よりも早
く、X線のパルスを切ることにより、画素の電圧状態
は、画素のキャパシタによって維持されるので、画素Z
n,m は電圧状態を維持する。以後、次にXn に信号が印
加されるまで、基本的にはそれぞれの画素の状態が持続
する。
された場合を考える。今、4つの画素Zn,m 、
Zn,m+1 、Zn+1,m 、Zn+1,m+1 に注目しているとすれ
ば、Ym およびYm+1 のそのときの状態に注目すればよ
い。このとき、Ym には信号があり、Ym+1 には信号が
ないので、結局、画素Zn,m は電圧状態、Zn,m+1 は非
電圧状態になる。そして、Y線に加える電圧よりも早
く、X線のパルスを切ることにより、画素の電圧状態
は、画素のキャパシタによって維持されるので、画素Z
n,m は電圧状態を維持する。以後、次にXn に信号が印
加されるまで、基本的にはそれぞれの画素の状態が持続
する。
【0022】ついで、Xn+1 にパルスが印加される。図
に示されているように、そのときにはYm は非電圧状
態、Ym+1 は電圧状態であるため、画素Zn+1,m は非電
圧状態、画素Zn+1,m+1 は電圧状態となり、先に述べた
のと同様にそれぞれの状態を維持し続ける。
に示されているように、そのときにはYm は非電圧状
態、Ym+1 は電圧状態であるため、画素Zn+1,m は非電
圧状態、画素Zn+1,m+1 は電圧状態となり、先に述べた
のと同様にそれぞれの状態を維持し続ける。
【0023】次に、先にXn にパルスが印加されてか
ら、時間T1 後に信号線Xn に2回目のパルスが印加さ
れたときには、Ym およびYm+1 は、それぞれ、非電圧
状態、電圧状態であるので、画素Zn,m は非電圧状態
に、画素Zn,m+1 は電圧状態に、それぞれ、状態が変化
する。さらに、Xn+1 にパルスが印加される。図に示さ
れているように、そのときにはYm もYm+1 も電圧状態
であるため、画素Zn+1,m もZn+1,m+1 は電圧状態とな
る。このとき、画素Zn+1,m+1は電圧状態を継続するこ
とになる。
ら、時間T1 後に信号線Xn に2回目のパルスが印加さ
れたときには、Ym およびYm+1 は、それぞれ、非電圧
状態、電圧状態であるので、画素Zn,m は非電圧状態
に、画素Zn,m+1 は電圧状態に、それぞれ、状態が変化
する。さらに、Xn+1 にパルスが印加される。図に示さ
れているように、そのときにはYm もYm+1 も電圧状態
であるため、画素Zn+1,m もZn+1,m+1 は電圧状態とな
る。このとき、画素Zn+1,m+1は電圧状態を継続するこ
とになる。
【0024】その後、時間4T1 後に、3回目の信号が
Xn に印加される。そのときには、Ym もYm+1 も電圧
状態であるため、画素Zn,m は非電圧状態から電圧状態
に変化し、画素Zn,m+1 は電圧状態を継続することとな
る。さらに、Xn+1 にパルスが印加される。そのときに
はYm もYm+1も非電圧状態であるため、画素Zn+1,m
もZn+1,m+1 は非電圧状態となり、いずれも電圧状態が
終了する。
Xn に印加される。そのときには、Ym もYm+1 も電圧
状態であるため、画素Zn,m は非電圧状態から電圧状態
に変化し、画素Zn,m+1 は電圧状態を継続することとな
る。さらに、Xn+1 にパルスが印加される。そのときに
はYm もYm+1も非電圧状態であるため、画素Zn+1,m
もZn+1,m+1 は非電圧状態となり、いずれも電圧状態が
終了する。
【0025】その後、時間2T1 後に、4回目の信号が
Xn に印加される。そのときには、Ym もYm+1 も非電
圧状態であるため、画素Zn,m も画素Zn,m+1 も電圧状
態から非電圧状態へ変化する。さらに、Xn+1 にパルス
が印加されるが、やはりYm もYm+1 も非電圧状態であ
るため、画素Zn+1,m もZn+1,m+1 は非電圧状態のまま
である。
Xn に印加される。そのときには、Ym もYm+1 も非電
圧状態であるため、画素Zn,m も画素Zn,m+1 も電圧状
態から非電圧状態へ変化する。さらに、Xn+1 にパルス
が印加されるが、やはりYm もYm+1 も非電圧状態であ
るため、画素Zn+1,m もZn+1,m+1 は非電圧状態のまま
である。
【0026】このようにして、1周期が完了する。この
間、各X線には3個のパルスが印加され、各Y線には、
3×480=1440の情報信号が印加されている。ま
た、この1周期の時間は1T1 +2T1 +4T1 =7T
1 であり、T1 としては、例えば、10nsec〜10
msecが適当である。そして、各画素に注目してみれ
ば、画素Zn,m には時間T1 のパルスと2T1 のパルス
が印加され、視覚的には3T1 のパルスが印加されたも
のと同じ効果が得られる。すなわち、“3”の明るさが
得られる。同様に、画素Zn,m+1 、画素Zn+1,m 、Z
n+1,m+1 には、結局、“4”、“6”、“5”の明るさ
が得られる。
間、各X線には3個のパルスが印加され、各Y線には、
3×480=1440の情報信号が印加されている。ま
た、この1周期の時間は1T1 +2T1 +4T1 =7T
1 であり、T1 としては、例えば、10nsec〜10
msecが適当である。そして、各画素に注目してみれ
ば、画素Zn,m には時間T1 のパルスと2T1 のパルス
が印加され、視覚的には3T1 のパルスが印加されたも
のと同じ効果が得られる。すなわち、“3”の明るさが
得られる。同様に、画素Zn,m+1 、画素Zn+1,m 、Z
n+1,m+1 には、結局、“4”、“6”、“5”の明るさ
が得られる。
【0027】以上の例では、8階調の表示が可能である
が、さらに多くのパルス信号を加えることによって、よ
り高階調が可能である。例えば、1周期(1画面)中
に、さらに各X線に5回のパルスを加え、計8パルスと
し、各Y線には8×480=3840の情報信号を印加
することにより、256階調もの高階調表示を達成する
ことができる。
が、さらに多くのパルス信号を加えることによって、よ
り高階調が可能である。例えば、1周期(1画面)中
に、さらに各X線に5回のパルスを加え、計8パルスと
し、各Y線には8×480=3840の情報信号を印加
することにより、256階調もの高階調表示を達成する
ことができる。
【0028】図2の例では、X線に印加するパルスの間
隔を最初T1 、次に4T1 、その次に2T1 とした。こ
の方式は図3の例に近いものであり、このようにするこ
とによってデータ転送の動作を容易におこなえる。以下
では、データの転送も含めた周辺回路の構成を示し、本
発明の有利性を説明する。
隔を最初T1 、次に4T1 、その次に2T1 とした。こ
の方式は図3の例に近いものであり、このようにするこ
とによってデータ転送の動作を容易におこなえる。以下
では、データの転送も含めた周辺回路の構成を示し、本
発明の有利性を説明する。
【0029】図6は、本発明を実施するための表示装置
本体とその周辺回路の様子を示している。説明を簡単に
するために、画面のマトリクスサイズは8×8の小さな
ものとした。本発明の特徴とすることは、Y線のドライ
バーの外部にファースト・イン・ファースト・アウト・
メモリー装置(以下、FIFOという)を付加したこと
である。すなわち、このFIFOによって、Y線に供給
されるべきデータを一時ストックし、その後、Y線、す
なわち、表示装置に出力するというものである。また、
従来は、Y線に印加されるデータはアナログ信号であっ
たが、本発明では、デジタル信号である。逆に言えば、
信号をデジタル化することが可能であったから、FIF
Oを付加することができたともいえる。このように、F
IFOを付加することによって、信号の流れを平均化す
ることができ、よって、図6のシフトレジスター以前の
駆動回路の負担を軽減することができる。
本体とその周辺回路の様子を示している。説明を簡単に
するために、画面のマトリクスサイズは8×8の小さな
ものとした。本発明の特徴とすることは、Y線のドライ
バーの外部にファースト・イン・ファースト・アウト・
メモリー装置(以下、FIFOという)を付加したこと
である。すなわち、このFIFOによって、Y線に供給
されるべきデータを一時ストックし、その後、Y線、す
なわち、表示装置に出力するというものである。また、
従来は、Y線に印加されるデータはアナログ信号であっ
たが、本発明では、デジタル信号である。逆に言えば、
信号をデジタル化することが可能であったから、FIF
Oを付加することができたともいえる。このように、F
IFOを付加することによって、信号の流れを平均化す
ることができ、よって、図6のシフトレジスター以前の
駆動回路の負担を軽減することができる。
【0030】駆動回路の負担とは、以下のように説明で
きる。すなわち、図2のY線の信号に注目すると、最初
のT1 の間に、Y線には480個もの情報信号が印加さ
れる。しかしながら、次の4T1 の間にも、480個の
信号が印加されるが、時間が4倍になっているので、密
度は4分の1である。また、その次の2T1 の間の信号
の密度は最初のものの半分である。このように、信号の
密度にむらがある場合においては、最も、高密度な場合
をもとに回路を設計しなければならない。したがって、
シフトレジスターはTI の間に480個の信号を処理す
ることが求められる。
きる。すなわち、図2のY線の信号に注目すると、最初
のT1 の間に、Y線には480個もの情報信号が印加さ
れる。しかしながら、次の4T1 の間にも、480個の
信号が印加されるが、時間が4倍になっているので、密
度は4分の1である。また、その次の2T1 の間の信号
の密度は最初のものの半分である。このように、信号の
密度にむらがある場合においては、最も、高密度な場合
をもとに回路を設計しなければならない。したがって、
シフトレジスターはTI の間に480個の信号を処理す
ることが求められる。
【0031】しかしながら、最初のT1 と次の4T1 の
データを一緒にして、転送した場合には、5T1 の時間
に960個の信号であるから、T1 あたり192個のデ
ータを転送すればいいこととなる。そこで、FIFOを
設けて、データを一時ストックすることによってシフト
レジスターにかかる負担を軽減することができる。これ
は、例えて言うならば、ダムのようなものである。一定
の流量の水がダムに流れ込んでおり、ダムには、常に一
定量の水が蓄えられているので、下流の需要に合わせ
て、水を多量に放出したり、少しづつ放出したりする自
由度が得られる。
データを一緒にして、転送した場合には、5T1 の時間
に960個の信号であるから、T1 あたり192個のデ
ータを転送すればいいこととなる。そこで、FIFOを
設けて、データを一時ストックすることによってシフト
レジスターにかかる負担を軽減することができる。これ
は、例えて言うならば、ダムのようなものである。一定
の流量の水がダムに流れ込んでおり、ダムには、常に一
定量の水が蓄えられているので、下流の需要に合わせ
て、水を多量に放出したり、少しづつ放出したりする自
由度が得られる。
【0032】さらに、図6では、ロジック・シーケンサ
ーによって、X線、Y線のシフトレジスターおよびFI
FOのタイミングを細かく制御できるようにした。
ーによって、X線、Y線のシフトレジスターおよびFI
FOのタイミングを細かく制御できるようにした。
【0033】本発明の動作は、以下のように例示され
る。例えば、図7に示すように、通常のアナログ映像信
号として入力された信号は、ただちに二進法演算処理に
よってデジタル信号とされる。例えば、8ビット(8
桁)のデジタル信号とする。この例では、例えば、アナ
ログ信号の10は、00011001、20は、001
10011、100は11111111というように変
換される。8ビットとすることによって、28 =256
階調の表示が可能となる。同様に、64階調が必要な場
合には6ビット、16階調が必要な場合には4ビットの
信号に変換する。また、例えば、128階調表示の場合
には、7ビットの信号に変換される。
る。例えば、図7に示すように、通常のアナログ映像信
号として入力された信号は、ただちに二進法演算処理に
よってデジタル信号とされる。例えば、8ビット(8
桁)のデジタル信号とする。この例では、例えば、アナ
ログ信号の10は、00011001、20は、001
10011、100は11111111というように変
換される。8ビットとすることによって、28 =256
階調の表示が可能となる。同様に、64階調が必要な場
合には6ビット、16階調が必要な場合には4ビットの
信号に変換する。また、例えば、128階調表示の場合
には、7ビットの信号に変換される。
【0034】次に、このように変換された信号は、一時
的にメモリーに蓄積される。しかしながら、このときの
各データは8ビットのひとまとまりのデータとして蓄積
されるのではなく、8ビットの各桁別に、20 、21 、
22 、23 、24 、25、26 、27 の計8個に分配さ
れたデータ、すわなち、#0、#1、#2、#3、#
4、#5、#6、#7という平面的なデータとして、階
調表示用階調別メモリーに分配してストックされる。も
し、マトリクスの第1行第2列のデータを知りたかっ
た、#0〜#7 bitの各データのそれぞれ第1行第
2列を見ればよい。この場合には、#7から順に、0、
0、0、1、1、0、0、1というデータがストックさ
れている。したがって、階調データは00011001
であり、10進法でアナログ変換すれば、10という数
字になる。
的にメモリーに蓄積される。しかしながら、このときの
各データは8ビットのひとまとまりのデータとして蓄積
されるのではなく、8ビットの各桁別に、20 、21 、
22 、23 、24 、25、26 、27 の計8個に分配さ
れたデータ、すわなち、#0、#1、#2、#3、#
4、#5、#6、#7という平面的なデータとして、階
調表示用階調別メモリーに分配してストックされる。も
し、マトリクスの第1行第2列のデータを知りたかっ
た、#0〜#7 bitの各データのそれぞれ第1行第
2列を見ればよい。この場合には、#7から順に、0、
0、0、1、1、0、0、1というデータがストックさ
れている。したがって、階調データは00011001
であり、10進法でアナログ変換すれば、10という数
字になる。
【0035】このようにしてストックされたデータは、
次に、図8に示すように、#0 bitの第1行から順
に次段の装置に転送される。第8行まで、転送された
ら、今度は#7 bitの第1行から順に転送される。
次に、図8に示すように、#0 bitの第1行から順
に次段の装置に転送される。第8行まで、転送された
ら、今度は#7 bitの第1行から順に転送される。
【0036】#7 bitの転送が終了したら、図9に
示すように、以下、(#1、#6)、(#2、#5)、
(#3、#4)というように転送される。この転送の順
序は、この逆であってもよいし、また、(#0、#
7)、(#6、#1)、(#2、#5)、(#4、#
3)という順番であってもよい。いずれにしろ、これら
のデータの転送の組合せで、画像出力の密度が最も高く
なるのは、後に示すように#3と#4のデータの出力時
であるから、その他の組合せが、この組合せよりも低い
密度となるようなものであれば、特に問題はない。ま
た、例えば、128階調表示をおこなう場合には、先に
述べたように7ビットの信号(#0、#1、#2、#
3、#4、#5、#6)に変換されるのであるが、この
場合には、例えば、ダミーの信号として、映像情報を何
ら含まない#7を作り、見掛け上、8ビットの信号のよ
うにして、上記のような組合せを行えばよい。さらに、
ダミーを用いないで、#6、(#0、#5)、(#1、
#4)、(#2、#3)という組合せを作り、データを
転送してもよい。
示すように、以下、(#1、#6)、(#2、#5)、
(#3、#4)というように転送される。この転送の順
序は、この逆であってもよいし、また、(#0、#
7)、(#6、#1)、(#2、#5)、(#4、#
3)という順番であってもよい。いずれにしろ、これら
のデータの転送の組合せで、画像出力の密度が最も高く
なるのは、後に示すように#3と#4のデータの出力時
であるから、その他の組合せが、この組合せよりも低い
密度となるようなものであれば、特に問題はない。ま
た、例えば、128階調表示をおこなう場合には、先に
述べたように7ビットの信号(#0、#1、#2、#
3、#4、#5、#6)に変換されるのであるが、この
場合には、例えば、ダミーの信号として、映像情報を何
ら含まない#7を作り、見掛け上、8ビットの信号のよ
うにして、上記のような組合せを行えばよい。さらに、
ダミーを用いないで、#6、(#0、#5)、(#1、
#4)、(#2、#3)という組合せを作り、データを
転送してもよい。
【0037】8ビットの信号を転送する場合、例えば、
#0、#1、#2、・・・というように単純にデータを
転送したとすると、図1に示すような画像出力となり、
出力密度の高いデータと低いデータを組み合わせて、平
均化し、密度を低く保つという本発明の技術思想は実現
できない。もちろん、そのようなデータ転送をおこなっ
ても、後段での信号の処理が十分に高速でおこなえれば
何ら問題はない。
#0、#1、#2、・・・というように単純にデータを
転送したとすると、図1に示すような画像出力となり、
出力密度の高いデータと低いデータを組み合わせて、平
均化し、密度を低く保つという本発明の技術思想は実現
できない。もちろん、そのようなデータ転送をおこなっ
ても、後段での信号の処理が十分に高速でおこなえれば
何ら問題はない。
【0038】さて、このように転送されたデータはシフ
トレジスターによって、Y線の各列に分配され、FIF
Oに入力される。FIFOでは、先に入力されたデータ
が、順々に先に送られ、丁度、トコロテンが押し出され
るようにLCDドライバーにおくられ、各Y線に出力さ
れる。この様子は図10に示される。先に、トコロテン
式に押し出されると記述したが、その速度は一定ではな
い。図10の例では、#0 bitのデータが押し出さ
れた後、#7 bitのデータが押し出され、しばら
く、時間を置いてから、#1 bitのデータが押し出
される。その様子を図11に示す。
トレジスターによって、Y線の各列に分配され、FIF
Oに入力される。FIFOでは、先に入力されたデータ
が、順々に先に送られ、丁度、トコロテンが押し出され
るようにLCDドライバーにおくられ、各Y線に出力さ
れる。この様子は図10に示される。先に、トコロテン
式に押し出されると記述したが、その速度は一定ではな
い。図10の例では、#0 bitのデータが押し出さ
れた後、#7 bitのデータが押し出され、しばら
く、時間を置いてから、#1 bitのデータが押し出
される。その様子を図11に示す。
【0039】図11では、SL 0〜7で示されるX線
の信号と、DL 0〜7で示されるY線の信号、および
Y線へのデータの転送の様子が示されている。最初、#
0のデータがY線に出力されているときには、#7と#
1のデータがFIFOにストックされている。#0の出
力は時間Tで終了し、引続き#7が出力されるが、それ
も時間Tで終了する。そして、#7のデータは、時間1
27Tの間、画面マトリクス上に保持される。この#0
と#7が出力されている時間に#6とそれに続いて#2
のデータがシフトレジスターを経由してFIFOに入力
される。それに要する時間はそれぞれ12T、計24T
である。したがって、#1のデータが出力されたときに
は、#6のデータの12分の1が、FIFOに入力され
たに過ぎず、#7のデータが出力されたときでも#6の
データの入力の6分の1が完了したに過ぎない。これら
のデータの入力には#7のデータが画面上に表示されて
いて、LCDドライバーの動いていない時間が主として
使われる。このことから明らかなようにFIFOの前段
の回路(例えば、シフトレジスターや階調表示用各階調
別メモリー)は、LCDドライバーよりも低速で動作で
きるので、その負担は軽くて済む。
の信号と、DL 0〜7で示されるY線の信号、および
Y線へのデータの転送の様子が示されている。最初、#
0のデータがY線に出力されているときには、#7と#
1のデータがFIFOにストックされている。#0の出
力は時間Tで終了し、引続き#7が出力されるが、それ
も時間Tで終了する。そして、#7のデータは、時間1
27Tの間、画面マトリクス上に保持される。この#0
と#7が出力されている時間に#6とそれに続いて#2
のデータがシフトレジスターを経由してFIFOに入力
される。それに要する時間はそれぞれ12T、計24T
である。したがって、#1のデータが出力されたときに
は、#6のデータの12分の1が、FIFOに入力され
たに過ぎず、#7のデータが出力されたときでも#6の
データの入力の6分の1が完了したに過ぎない。これら
のデータの入力には#7のデータが画面上に表示されて
いて、LCDドライバーの動いていない時間が主として
使われる。このことから明らかなようにFIFOの前段
の回路(例えば、シフトレジスターや階調表示用各階調
別メモリー)は、LCDドライバーよりも低速で動作で
きるので、その負担は軽くて済む。
【0040】その後、#1のデータが出力され、データ
出力完了後、時間Tを置いて、#6のデータが出力され
る。そして、#1のデータが出力されたことによってF
IFOに空きができるので、次の#5と#3のデータが
入力される。この入力に要する時間は、#6と#2のデ
ータの入力に要したのと同じく、24Tである。
出力完了後、時間Tを置いて、#6のデータが出力され
る。そして、#1のデータが出力されたことによってF
IFOに空きができるので、次の#5と#3のデータが
入力される。この入力に要する時間は、#6と#2のデ
ータの入力に要したのと同じく、24Tである。
【0041】このようにして、#3および#4のデータ
がFIFOに入力され、LCDドライバーから出力され
て、1周期が完了し、これによって256階調表示の1
画面が形成される。以上のように、FIFOへのデータ
の入力時間は1ビット当り、12Tであったが、これ
は、#3および#4のデータの出力時間によって決定さ
れるものである。すなわち、図に示されているようにF
IFOにストックされていた#3のデータが時間Tで出
力されたあと、7Tの間保持され、続いて、#4のデー
タが時間Tで出力されたあと、15Tの間保持される。
この間、24Tの時間である。この時間は、他のいかな
る組合せのデータ保持時間よりも短い。したがって、こ
の間に、#7のデータと#1のデータをFIFOに入力
しなければならないので、FIFOへデータを転送する
速度の最大値は、1ビット当り、12Tと決定される。
もちろん、より短時間でデータを転送しても構わない。
がFIFOに入力され、LCDドライバーから出力され
て、1周期が完了し、これによって256階調表示の1
画面が形成される。以上のように、FIFOへのデータ
の入力時間は1ビット当り、12Tであったが、これ
は、#3および#4のデータの出力時間によって決定さ
れるものである。すなわち、図に示されているようにF
IFOにストックされていた#3のデータが時間Tで出
力されたあと、7Tの間保持され、続いて、#4のデー
タが時間Tで出力されたあと、15Tの間保持される。
この間、24Tの時間である。この時間は、他のいかな
る組合せのデータ保持時間よりも短い。したがって、こ
の間に、#7のデータと#1のデータをFIFOに入力
しなければならないので、FIFOへデータを転送する
速度の最大値は、1ビット当り、12Tと決定される。
もちろん、より短時間でデータを転送しても構わない。
【0042】以上の説明では、FIFOは24×8ビッ
トのものであったが、これは、表示装置のマトリクスの
規模によって、決定され、N×Mであったならば、3×
N×Mである。
トのものであったが、これは、表示装置のマトリクスの
規模によって、決定され、N×Mであったならば、3×
N×Mである。
【0043】以上の説明から明らかなように、高階調表
示では、時間分割を細かくおこなう必要があるので、ア
クティブ素子(TFT)やシフトレジスター、LCDド
ライバー、FIFO等の回路は、極めて高速のスイッチ
ングが必要とされる。例えば、256階調を実現するに
は、動画は、毎秒30枚以上繰り出される必要があるの
で、256T1 <30msec、すなわち、T1 <10
0μsecである。したがって、例えば、X線(ゲイト
電極に接続している)が480行の場合には、各Y線に
は100μsecの間に480個の信号が出力され、ま
た、各X線もその速度に追従してTFTを駆動する必要
があるので、結局、200nsec以下のパルスが印加
され、TFTもそのようなパルスに応答できることが必
要である。図2の例では、NMOSのTFTのみを用い
たが、動作速度を上げる目的で、CMOS回路を有する
回路を画素に接続してもよい。例えば、CMOSインバ
ータ回路、CMOS変形インバータ回路、CMOS変形
バッファー回路、あるいはCMOS変形トランスファー
ゲイト回路等を用いても構わない。
示では、時間分割を細かくおこなう必要があるので、ア
クティブ素子(TFT)やシフトレジスター、LCDド
ライバー、FIFO等の回路は、極めて高速のスイッチ
ングが必要とされる。例えば、256階調を実現するに
は、動画は、毎秒30枚以上繰り出される必要があるの
で、256T1 <30msec、すなわち、T1 <10
0μsecである。したがって、例えば、X線(ゲイト
電極に接続している)が480行の場合には、各Y線に
は100μsecの間に480個の信号が出力され、ま
た、各X線もその速度に追従してTFTを駆動する必要
があるので、結局、200nsec以下のパルスが印加
され、TFTもそのようなパルスに応答できることが必
要である。図2の例では、NMOSのTFTのみを用い
たが、動作速度を上げる目的で、CMOS回路を有する
回路を画素に接続してもよい。例えば、CMOSインバ
ータ回路、CMOS変形インバータ回路、CMOS変形
バッファー回路、あるいはCMOS変形トランスファー
ゲイト回路等を用いても構わない。
【0044】さらに、以上の説明では、1画面ごとに、
あるいは数画面ごとに周期的に液晶にかかる電圧の向き
を反転させ、液晶に直流電圧が長時間印加されることに
よって電気分解等による液晶の劣化を防止する、いわゆ
る交流化については、何ら記述しなかったが、本発明と
矛盾するものではないので、交流化をおこなって本発明
を実施しても構わないことは明らかである。
あるいは数画面ごとに周期的に液晶にかかる電圧の向き
を反転させ、液晶に直流電圧が長時間印加されることに
よって電気分解等による液晶の劣化を防止する、いわゆ
る交流化については、何ら記述しなかったが、本発明と
矛盾するものではないので、交流化をおこなって本発明
を実施しても構わないことは明らかである。
【0045】また、画素の対向電極に適切なバイアス電
圧を印加することによって、画素材料にかかる実質的な
電圧を変化させることは可能である。例えば、画素の対
向電極に、適切な電圧を印加することにより、画素材料
に印加される電圧の向きを、正負両方取りうるようにす
ることもできる。このような操作は、例えば、強誘電性
液晶においては必要である。
圧を印加することによって、画素材料にかかる実質的な
電圧を変化させることは可能である。例えば、画素の対
向電極に、適切な電圧を印加することにより、画素材料
に印加される電圧の向きを、正負両方取りうるようにす
ることもできる。このような操作は、例えば、強誘電性
液晶においては必要である。
【0046】また、以上の説明では、画面は1行づつ順
に走査されていったが、1行あるいは複数行おきに走査
する、いわゆる飛び越し走査法を採用することも可能で
あることは言うまでもない。
に走査されていったが、1行あるいは複数行おきに走査
する、いわゆる飛び越し走査法を採用することも可能で
あることは言うまでもない。
【0047】
【実施例】本発明を用いて、実際のモノクロ・テレビジ
ョン(NTSC)を駆動した場合の装置を図12および
図13、図15に、駆動信号の例を図14および図16
に示す。
ョン(NTSC)を駆動した場合の装置を図12および
図13、図15に、駆動信号の例を図14および図16
に示す。
【0048】図12は、テレビジョンの画面部分および
その周辺回路を示しており、画面のマトリクスの大きさ
は720×480である。したがって、FIFOは、7
20×480×3=1036800ビットであり、X線
のドライバーおよびシフトレジスターは480ドット、
Y線のドライバーおよびシフトレジスターは720ドッ
トである。さらに、Y線のデータシフトレジスターは1
6ビット×45のものを用いた。これらのタイミングは
LCD階調駆動シーケンス・コントローラによって制御
した。
その周辺回路を示しており、画面のマトリクスの大きさ
は720×480である。したがって、FIFOは、7
20×480×3=1036800ビットであり、X線
のドライバーおよびシフトレジスターは480ドット、
Y線のドライバーおよびシフトレジスターは720ドッ
トである。さらに、Y線のデータシフトレジスターは1
6ビット×45のものを用いた。これらのタイミングは
LCD階調駆動シーケンス・コントローラによって制御
した。
【0049】画面のマトリクスは、ポリシリコンTFT
を用いて、CMOS(相捕型電界効果素子)トランスフ
ァー・ゲイト回路を用いた。その4つの画素に関する回
路図を図15に示す。作製については通常の低温熱アニ
ール結晶化法を採用した。その詳細については省略す
る。このような回路を効率よく高速動作させるには、そ
の制御電極に接続されたX線には、図16に示すよう
に、極性が反転するパルス信号(以下、バイポーラ・パ
ルスという)を印加するとよい。このとき、バイポーラ
パルスの極性の順序やパルスの高さ、パルスの幅は素子
の特性に応じて、設計される。図16には、トランスフ
ァー・ゲイト回路の動作例を示したものであるが、基本
的には、バイポーラ・パルスを用いること以外は、通常
のNMOS型回路を用いる場合と同じである。
を用いて、CMOS(相捕型電界効果素子)トランスフ
ァー・ゲイト回路を用いた。その4つの画素に関する回
路図を図15に示す。作製については通常の低温熱アニ
ール結晶化法を採用した。その詳細については省略す
る。このような回路を効率よく高速動作させるには、そ
の制御電極に接続されたX線には、図16に示すよう
に、極性が反転するパルス信号(以下、バイポーラ・パ
ルスという)を印加するとよい。このとき、バイポーラ
パルスの極性の順序やパルスの高さ、パルスの幅は素子
の特性に応じて、設計される。図16には、トランスフ
ァー・ゲイト回路の動作例を示したものであるが、基本
的には、バイポーラ・パルスを用いること以外は、通常
のNMOS型回路を用いる場合と同じである。
【0050】図13は、テレビジョンの信号処理部分の
ブロック図を示す。通常のアナログ映像信号が、同期分
離されたのち、アナログ・デジタル・コンバータ(A/
D8bit)によって、8ビットのデジタル映像信号に
変換され、この信号は、階調表示用階調別データメモリ
ーとして機能する、720dot×480dot×8b
itのデュアルポートメモリーに一時蓄積された後、図
9のような順番で、次段のFIFO(マトリクスの周辺
のFIFOとは異なる)に送り出され、このFIFOか
らデータセットシフトレジスターを経由して図12のD
ata入力端子に出力される。これらの周辺回路につい
て、全てモノリシックICを用い、ドライバー出力端子
をX線およびY線に公知のTAB法によって接続した。
ブロック図を示す。通常のアナログ映像信号が、同期分
離されたのち、アナログ・デジタル・コンバータ(A/
D8bit)によって、8ビットのデジタル映像信号に
変換され、この信号は、階調表示用階調別データメモリ
ーとして機能する、720dot×480dot×8b
itのデュアルポートメモリーに一時蓄積された後、図
9のような順番で、次段のFIFO(マトリクスの周辺
のFIFOとは異なる)に送り出され、このFIFOか
らデータセットシフトレジスターを経由して図12のD
ata入力端子に出力される。これらの周辺回路につい
て、全てモノリシックICを用い、ドライバー出力端子
をX線およびY線に公知のTAB法によって接続した。
【0051】しかしながら、マトリクスの周辺回路、特
にドライバー、FIFO、シフトレジスターをマトリク
スと同時にポリシリコンで作製することも可能である。
その場合には、多数のX線、Y線の接続という工程が必
要でないので、製品の歩留りを向上せしめ、価格を低下
させることができる。
にドライバー、FIFO、シフトレジスターをマトリク
スと同時にポリシリコンで作製することも可能である。
その場合には、多数のX線、Y線の接続という工程が必
要でないので、製品の歩留りを向上せしめ、価格を低下
させることができる。
【0052】回路に加えられる信号は図14に示され
る。X線に加えられる信号のパルス幅は135nsec
とした。データのデータシフトレジスターへの転送には
16ビット・データ・バスを使用した為、1ビット当り
のデータ(720×480)の転送には21600クロ
ックのパルスを使用した。1ビットあたりのデータ転送
時間は780μsecとし、例えば、#6のデータと#
2のデータの間は、3μsecだけ信号を加えない状態
とした。そのためのデータの周波数は27.7MHzで
あった。以上のようにして、液晶装置で256階調のモ
ノクロ映像を得ることができた。
る。X線に加えられる信号のパルス幅は135nsec
とした。データのデータシフトレジスターへの転送には
16ビット・データ・バスを使用した為、1ビット当り
のデータ(720×480)の転送には21600クロ
ックのパルスを使用した。1ビットあたりのデータ転送
時間は780μsecとし、例えば、#6のデータと#
2のデータの間は、3μsecだけ信号を加えない状態
とした。そのためのデータの周波数は27.7MHzで
あった。以上のようにして、液晶装置で256階調のモ
ノクロ映像を得ることができた。
【0053】
【発明の効果】本発明では、従来のアナログ方式の階調
表示に対し、デジタル方式の階調表示を行うことを特徴
としている。その効果として、例えば640×400ド
ットの画素数を有する液晶電気光学装置を想定したばあ
い、合計256,000個のTFTすべての特性をばら
つき無く作製することは、非常に困難を有し、現実的に
は量産性、歩留りを考慮すると、16階調表示が限界と
考えられているのに対し、本発明のように、全くアナロ
グ的な信号を加えることなく純粋にデジタル制御のみで
階調表示することにより、256階調表示以上の階調表
示が可能となった。完全なデジタル表示であるので、T
FTの特性ばらつきによる階調の曖昧さは全くなくな
り、したがって、TFTのばらつきが少々あっても、極
めて均質な階調表示が可能であった。したがって、従来
はばらつきの少ないTFTを得るために極めて歩留りが
悪かったのに対し、本発明によって、TFTの特性のば
らつきがさほど問題とされなくなったため、TFTの歩
留りは向上し、作製コストも著しく抑えることができ
た。
表示に対し、デジタル方式の階調表示を行うことを特徴
としている。その効果として、例えば640×400ド
ットの画素数を有する液晶電気光学装置を想定したばあ
い、合計256,000個のTFTすべての特性をばら
つき無く作製することは、非常に困難を有し、現実的に
は量産性、歩留りを考慮すると、16階調表示が限界と
考えられているのに対し、本発明のように、全くアナロ
グ的な信号を加えることなく純粋にデジタル制御のみで
階調表示することにより、256階調表示以上の階調表
示が可能となった。完全なデジタル表示であるので、T
FTの特性ばらつきによる階調の曖昧さは全くなくな
り、したがって、TFTのばらつきが少々あっても、極
めて均質な階調表示が可能であった。したがって、従来
はばらつきの少ないTFTを得るために極めて歩留りが
悪かったのに対し、本発明によって、TFTの特性のば
らつきがさほど問題とされなくなったため、TFTの歩
留りは向上し、作製コストも著しく抑えることができ
た。
【0054】例えば640×400ドットの256,0
00組のTFTを300mm角に作成した液晶電気光学
装置に対し通常のアナログ的な階調表示を行った場合、
TFTの特性ばらつきが約±10%存在するために、1
6階調表示が限界であった。しかしながら、本発明によ
るデジタル階調表示をおこなった場合、TFT素子の特
性ばらつきの影響を受けにくいために、256階調表示
まで可能になりカラー表示ではなんと16,777,2
16色の多彩であり微妙な色彩の表示が実現できてい
る。テレビ映像の様なソフトを映す場合、例えば同一色
からなる『岩』でもその微細な窪み等から微妙に色合い
が異なる。自然の色彩に近い表示を行おうとした場合、
16階調では困難を要する。本発明による階調表示によ
って、これらの微細な色調の変化を付けることが可能に
なった。
00組のTFTを300mm角に作成した液晶電気光学
装置に対し通常のアナログ的な階調表示を行った場合、
TFTの特性ばらつきが約±10%存在するために、1
6階調表示が限界であった。しかしながら、本発明によ
るデジタル階調表示をおこなった場合、TFT素子の特
性ばらつきの影響を受けにくいために、256階調表示
まで可能になりカラー表示ではなんと16,777,2
16色の多彩であり微妙な色彩の表示が実現できてい
る。テレビ映像の様なソフトを映す場合、例えば同一色
からなる『岩』でもその微細な窪み等から微妙に色合い
が異なる。自然の色彩に近い表示を行おうとした場合、
16階調では困難を要する。本発明による階調表示によ
って、これらの微細な色調の変化を付けることが可能に
なった。
【0055】本発明の実施例では、シリコンを用いたT
FTを中心に説明を加えたが、ゲルマニウムを用いたT
FTも同様に使用できる。とくに、単結晶ゲルマニウム
の電子移動度は3600cm2 /Vs、ホール移動度は
1800cm2 /Vsと、単結晶シリコンの値(電子移
動度で1350cm2 /Vs、ホール移動度で480c
m2 /Vs)の特性を上回っているため、高速動作が要
求される本発明を実行する上で極めて優れた材料であ
る。また、ゲルマニウムは非晶質状態から結晶状態へ遷
移する温度がシリコンに比べて低く、低温プロセスに向
いている。また、結晶成長の際の核発生率が小さく、し
たがって、一般に、多結晶成長させた場合には大きな結
晶が得られる。このようにゲルマニウムはシリコンと比
べても遜色のない特性を有している。
FTを中心に説明を加えたが、ゲルマニウムを用いたT
FTも同様に使用できる。とくに、単結晶ゲルマニウム
の電子移動度は3600cm2 /Vs、ホール移動度は
1800cm2 /Vsと、単結晶シリコンの値(電子移
動度で1350cm2 /Vs、ホール移動度で480c
m2 /Vs)の特性を上回っているため、高速動作が要
求される本発明を実行する上で極めて優れた材料であ
る。また、ゲルマニウムは非晶質状態から結晶状態へ遷
移する温度がシリコンに比べて低く、低温プロセスに向
いている。また、結晶成長の際の核発生率が小さく、し
たがって、一般に、多結晶成長させた場合には大きな結
晶が得られる。このようにゲルマニウムはシリコンと比
べても遜色のない特性を有している。
【0056】本発明の技術思想を説明するために、主と
して液晶を用いた電気光学装置、特に表示装置を例とし
て説明を加えたが、本発明の思想を適用するには、なに
も直視型の表示装置である必要はなく、いわゆるプロジ
ェクション型テレビやその他の光スイッチ、光シャッタ
ーであってもよい。さらに、電気光学材料も液晶に限ら
ず、電界、電圧等の電気的な影響を受けて光学的な特性
の変わるものであれば、本発明が適用できることは明ら
かであろう。さらに、液晶の動作形態についても、以上
の説明で用いた動作以外に、他のモードでの使用、例え
ば、ゲストホストモードでの使用であっても、本発明が
適用できることは明らかであろう。
して液晶を用いた電気光学装置、特に表示装置を例とし
て説明を加えたが、本発明の思想を適用するには、なに
も直視型の表示装置である必要はなく、いわゆるプロジ
ェクション型テレビやその他の光スイッチ、光シャッタ
ーであってもよい。さらに、電気光学材料も液晶に限ら
ず、電界、電圧等の電気的な影響を受けて光学的な特性
の変わるものであれば、本発明が適用できることは明ら
かであろう。さらに、液晶の動作形態についても、以上
の説明で用いた動作以外に、他のモードでの使用、例え
ば、ゲストホストモードでの使用であっても、本発明が
適用できることは明らかであろう。
【図1】 本発明による駆動波形の例を示す。
【図2】 本発明による駆動波形の例を示す。
【図3】 本発明による駆動波形の例を示す。
【図4】 本発明によるマトリクス構成の例を示す。
【図5】 本発明による素子の平面構造の例を示す。
【図6】 本発明による電気光学装置のブロック図を示
す。
す。
【図7】 本発明におけるアナログ映像データのデジタ
ル映像データへの変換法を示す。
ル映像データへの変換法を示す。
【図8】 本発明におけるデータの転送順序の例を示
す。
す。
【図9】 本発明におけるデータの転送順序の例を示
す。
す。
【図10】本発明におけるデータの転送方法の例を示
す。
す。
【図11】本発明における駆動信号の例を示す。
【図12】実施例における液晶表示装置のブロック図を
示す。
示す。
【図13】実施例における液晶表示装置のブロック図を
示す。
示す。
【図14】実施例における駆動信号の例を示す。
【図15】実施例におけるマトリクス構成の例を示す。
【図16】実施例における駆動信号の例を示す。
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所
H04N 5/66 A 7205−5C
102 B 7205−5C
Claims (8)
- 【請求項1】基板上にN本の信号線X1,X2,..Xn,..X
N と、それに直交するM本の信号線Y1,Y2,..Ym,..Y
M とによってマトリクス状に形成された配線と、各マト
リクスの交差点領域には、少なくとも1つのNチャネル
型薄膜トランジスタあるいは、Pチャネル型薄膜トラン
ジスタと、各信号線の交差点領域に設けられた画素Z
11, Z12,...Zmn,...ZMNとを有し、各薄膜トランジス
タの出力端子は各画素を構成する静電装置の電極の一方
に接続され、該薄膜トランジスターの制御電極は信号線
X1,X2,..Xn,..XNに、入力端子は信号線Y1,Y2,..
Ym,..YM に接続された電気光学装置において、任意の
信号線Xn に印加されるパルスにおいて、iを有限な自
然数とするとき、i番目と(i+1)番目のパルスの間
隔がT1 で、(i+1)番目のパルスと(i+2)番目
のパルスの間隔が2N T1 (T1 は定数、Nは整数)
で、それぞれ、表されるとき、(i+2)番目と(i+
3)番目のパルスの間隔は2T1 、(i+3)番目と
(i+4)番目のパルスの間隔は、2N-1 T1 でそれぞ
れ表されることを特徴とする電気光学装置の画像表示方
法 - 【請求項2】アクティブマトリクスを有する表示装置と
第1のアクティブマトリクス表示装置駆動回路と第1の
駆動回路に接続したファースト・イン・ファースト・ア
ウト・メモリー装置と、前記ファースト・イン・ファー
スト・アウト・メモリー装置に接続したシフト・ドライ
バーと、第2のアクティブマトリクス表示装置駆動回路
と第2の駆動回路に接続したシフト・ドライバーと、を
有することを特徴とする電気光学表示装置。 - 【請求項3】アクティブマトリクスを有する表示装置と
第1のアクティブマトリクス表示装置駆動回路と第1の
駆動回路に接続したファースト・イン・ファースト・ア
ウト・メモリー装置と、前記ファースト・イン・ファー
スト・アウト・メモリー装置に接続したシフト・ドライ
バーと、を有する電気光学表示装置において、Nを任意
の有限な自然数とするとき、N番目の画像信号を前記ア
クティブマトリクス表示装置に出力している時には、前
記ファースト・イン・ファースト・アウト・メモリー装
置には、(N+1)番目と(N+2)番目の映像信号が
記憶されていることを特徴とする画像表示方法。 - 【請求項4】アナログの映像信号を、二進法演算によっ
てk桁(kは偶数)のデジタル映像信号とする演算装置
と、アクティブマトリクスを有する表示装置と第1のア
クティブマトリクス表示装置駆動回路と第1の駆動回路
に接続したファースト・イン・ファースト・アウト・メ
モリー装置と、前記ファースト・イン・ファースト・ア
ウト・メモリー装置に接続したシフト・ドライバーと、
を有する電気光学表示装置において、デジタル信号の第
(k−2j+1)桁(jはj<k/2の整数)の画像信
号を前記アクティブマトリクス表示装置に出力している
時には、前記ファースト・イン・ファースト・アウト・
メモリー装置には、第(2j−1)桁の映像信号が記憶
されて、第(k−2j+2)桁の映像信号が、前記ファ
ースト・イン・ファースト・アウト・メモリー装置に転
送されていることを特徴とする画像表示方法。 - 【請求項5】アナログの映像信号を、二進法演算によっ
てk桁(kは偶数)のデジタル映像信号とする演算装置
と、アクティブマトリクスを有する表示装置と第1のア
クティブマトリクス表示装置駆動回路と第1の駆動回路
に接続したファースト・イン・ファースト・アウト・メ
モリー装置と、前記ファースト・イン・ファースト・ア
ウト・メモリー装置に接続したシフト・ドライバーと、
を有する電気光学表示装置において、デジタル信号の第
(k−2j)桁(jはj<k/2の整数)の画像信号を
前記アクティブマトリクス表示装置に出力している時に
は、前記ファースト・イン・ファースト・アウト・メモ
リー装置には、第(2j)桁の映像信号が記憶されて、
第(k−2j+1)桁の映像信号が、前記ファースト・
イン・ファースト・アウト・メモリー装置に転送されて
いることを特徴とする画像表示方法。 - 【請求項6】アナログの映像信号を、二進法演算によっ
てk桁(kは偶数)のデジタル映像信号とする演算装置
と、アクティブマトリクスを有する表示装置と第1のア
クティブマトリクス表示装置駆動回路と第1の駆動回路
に接続したファースト・イン・ファースト・アウト・メ
モリー装置と、前記ファースト・イン・ファースト・ア
ウト・メモリー装置に接続したシフト・ドライバーと、
を有する電気光学表示装置において、前記デジタル映像
信号のうち、第(k−2j+1)桁(jはj<k/2の
整数)の画像信号が前記ファースト・イン・ファースト
・アウト・メモリー装置に入力された後、第(2j−
1)桁の映像信号が前記ファースト・イン・ファースト
・アウト・メモリー装置に入力されることを特徴とする
画像表示方法。 - 【請求項7】アナログの映像信号を、二進法演算によっ
てk桁(kは偶数)のデジタル映像信号とする演算装置
と、アクティブマトリクスを有する表示装置と第1のア
クティブマトリクス表示装置駆動回路と第1の駆動回路
に接続したファースト・イン・ファースト・アウト・メ
モリー装置と、前記ファースト・イン・ファースト・ア
ウト・メモリー装置に接続したシフト・ドライバーと、
を有する電気光学表示装置において、前記デジタル映像
信号のうち、第(k−2j)桁(jはj<k/2の整
数)の画像信号が前記ファースト・イン・ファースト・
アウト・メモリー装置に入力された後、第(2j)桁の
映像信号が前記ファースト・イン・ファースト・アウト
・メモリー装置に入力されることを特徴とする画像表示
方法。 - 【請求項8】アナログの映像信号を、二進法演算によっ
てk桁(kは偶数)のデジタル映像信号とする演算装置
と、k桁の信号を各桁ごとに蓄積する記憶装置と、アク
ティブマトリクスを有する表示装置と、第1のアクティ
ブマトリクス表示装置駆動回路と第1の駆動回路に接続
したファースト・イン・ファースト・アウト・メモリー
装置と、前記ファースト・イン・ファースト・アウト・
メモリー装置に接続したシフト・ドライバーと、を有す
ることを特徴とする電気光学表示装置において、前記記
憶装置から前記シフト・ドライバーへデジタル映像信号
が送られることを特徴とする電気光学装置の画像表示方
法。
Priority Applications (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3209869A JPH0535202A (ja) | 1991-07-27 | 1991-07-27 | 電気光学装置の画像表示方法および表示装置 |
US07/897,669 US5414442A (en) | 1991-06-14 | 1992-06-12 | Electro-optical device and method of driving the same |
KR1019920010333A KR970007524B1 (ko) | 1991-06-14 | 1992-06-15 | 전기광학장치의 화상표시방법 및 표시장치 |
US08/387,234 US5784073A (en) | 1991-06-14 | 1995-02-13 | Electro-optical device and method of driving the same |
US08/566,897 US5956105A (en) | 1991-06-14 | 1995-12-04 | Electro-optical device and method of driving the same |
KR1019960009116A KR960011400B1 (ko) | 1991-06-14 | 1996-03-29 | 전기광학장치 |
US09/233,145 US6778231B1 (en) | 1991-06-14 | 1999-01-19 | Electro-optical display device |
US09/540,896 US6975296B1 (en) | 1991-06-14 | 2000-03-31 | Electro-optical device and method of driving the same |
US10/941,009 US7928946B2 (en) | 1991-06-14 | 2004-09-15 | Electro-optical device and method of driving the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3209869A JPH0535202A (ja) | 1991-07-27 | 1991-07-27 | 電気光学装置の画像表示方法および表示装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27541592A Division JP2799805B2 (ja) | 1992-09-18 | 1992-09-18 | 画像表示方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0535202A true JPH0535202A (ja) | 1993-02-12 |
Family
ID=16579986
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3209869A Pending JPH0535202A (ja) | 1991-06-14 | 1991-07-27 | 電気光学装置の画像表示方法および表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0535202A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5673061A (en) * | 1993-05-14 | 1997-09-30 | Sharp Kabushiki Kaisha | Driving circuit for display apparatus |
US5923312A (en) * | 1994-10-14 | 1999-07-13 | Sharp Kabushiki Kaisha | Driving circuit used in display apparatus and liquid crystal display apparatus using such driving circuit |
JPH11214700A (ja) * | 1998-01-23 | 1999-08-06 | Semiconductor Energy Lab Co Ltd | 半導体表示装置 |
WO2001057837A1 (fr) * | 2000-02-02 | 2001-08-09 | Seiko Epson Corporation | Procede destine a un dispositif de commande electro-optique, a un circuit de commande, dispositif electro-optique et appareil electronique |
US6989824B1 (en) | 1999-05-14 | 2006-01-24 | Seiko Epson Corporation | Driving method for driving electro-optical device, driving circuit, electro-optical device, and electronic equipment |
US7173582B2 (en) | 2002-08-02 | 2007-02-06 | Nec Corporation | Current drive circuit and image display device |
US7315295B2 (en) | 2000-09-29 | 2008-01-01 | Seiko Epson Corporation | Driving method for electro-optical device, electro-optical device, and electronic apparatus |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6169036A (ja) * | 1984-08-18 | 1986-04-09 | Canon Inc | 表示装置 |
JPS61103199A (ja) * | 1984-10-26 | 1986-05-21 | 旭硝子株式会社 | 画像表示装置 |
JPS63169691A (ja) * | 1987-01-08 | 1988-07-13 | 松下電器産業株式会社 | 液晶駆動方法 |
-
1991
- 1991-07-27 JP JP3209869A patent/JPH0535202A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6169036A (ja) * | 1984-08-18 | 1986-04-09 | Canon Inc | 表示装置 |
JPS61103199A (ja) * | 1984-10-26 | 1986-05-21 | 旭硝子株式会社 | 画像表示装置 |
JPS63169691A (ja) * | 1987-01-08 | 1988-07-13 | 松下電器産業株式会社 | 液晶駆動方法 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5673061A (en) * | 1993-05-14 | 1997-09-30 | Sharp Kabushiki Kaisha | Driving circuit for display apparatus |
US5923312A (en) * | 1994-10-14 | 1999-07-13 | Sharp Kabushiki Kaisha | Driving circuit used in display apparatus and liquid crystal display apparatus using such driving circuit |
JPH11214700A (ja) * | 1998-01-23 | 1999-08-06 | Semiconductor Energy Lab Co Ltd | 半導体表示装置 |
US6989824B1 (en) | 1999-05-14 | 2006-01-24 | Seiko Epson Corporation | Driving method for driving electro-optical device, driving circuit, electro-optical device, and electronic equipment |
WO2001057837A1 (fr) * | 2000-02-02 | 2001-08-09 | Seiko Epson Corporation | Procede destine a un dispositif de commande electro-optique, a un circuit de commande, dispositif electro-optique et appareil electronique |
US6873319B2 (en) | 2000-02-02 | 2005-03-29 | Seiko Epson Corporation | Method for driving electrooptical device, driving circuit, and electrooptical device, and electronic apparatus |
US7315295B2 (en) | 2000-09-29 | 2008-01-01 | Seiko Epson Corporation | Driving method for electro-optical device, electro-optical device, and electronic apparatus |
US7173582B2 (en) | 2002-08-02 | 2007-02-06 | Nec Corporation | Current drive circuit and image display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0128723B1 (ko) | 액티브 매트릭스 전기광학장치 및 그것을 이용한 프로젝터 | |
US4709995A (en) | Ferroelectric display panel and driving method therefor to achieve gray scale | |
US9024856B2 (en) | Signal driving circuit of liquid crystal display device and driving method thereof | |
CN100485766C (zh) | 图像显示装置及其驱动方法 | |
US5784073A (en) | Electro-optical device and method of driving the same | |
EP0391655B1 (en) | A drive device for driving a matrix-type LCD apparatus | |
US7362299B2 (en) | Liquid crystal display device, driving circuit for the same and driving method for the same | |
US6756956B2 (en) | Liquid crystal display apparatus and liquid crystal display driving method | |
US5621426A (en) | Display apparatus and driving circuit for driving the same | |
JPH08227283A (ja) | 液晶表示装置、その駆動方法及び表示システム | |
WO2007026551A1 (ja) | 表示装置、表示方法、表示モニターおよびテレビジョン受像機 | |
JP2003173175A (ja) | 画像表示装置および表示駆動方法 | |
JP3309968B2 (ja) | 液晶表示装置およびその駆動方法 | |
JPH0876083A (ja) | 液晶駆動装置,その制御方法及び液晶表示装置 | |
KR100350645B1 (ko) | 플리커링을 줄이기 위한 액정 표시 장치 | |
JPH0535202A (ja) | 電気光学装置の画像表示方法および表示装置 | |
EP0624862B1 (en) | Driving circuit for display apparatus | |
JP2002169518A (ja) | 液晶表示装置 | |
KR100469351B1 (ko) | 액정표시장치의 구동방법 | |
JP2799805B2 (ja) | 画像表示方法 | |
US20190108804A1 (en) | Liquid crystal display device and method of controlling the same | |
JP3255992B2 (ja) | アクティブマトリクス型の表示装置の表示方法 | |
KR100861270B1 (ko) | 액정표시장치 및 그의 구동방법 | |
JPH02170784A (ja) | 液晶パネルを駆動するためのラインメモリ回路 | |
KR100469349B1 (ko) | 액정표시장치 및 이를 이용한 구동방법 |