JPH05347519A - 演算増幅器 - Google Patents
演算増幅器Info
- Publication number
- JPH05347519A JPH05347519A JP5029565A JP2956593A JPH05347519A JP H05347519 A JPH05347519 A JP H05347519A JP 5029565 A JP5029565 A JP 5029565A JP 2956593 A JP2956593 A JP 2956593A JP H05347519 A JPH05347519 A JP H05347519A
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- voltage level
- transistor
- signal
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/205—Substrate bias-voltage generators
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/265—Current mirrors using bipolar transistors only
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/267—Current mirrors using both bipolar and field-effect technology
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 電荷ポンプ内の負電圧レベルのリプルから演
算増幅器を分離して，線形性，低ひずみ，高出力電流を
犠牲にすることなくゼロボルト出力するように演算増幅
器を電荷ポンプと単一デバイスに組み合わせできるよう
にする。 【構成】 演算増幅器１２と負電圧レベル−ＶＣＣを生
成する電荷ポンプとは，単一集積回路デバイス内に組み
合わせられる。演算増幅器１２内で，バイアス発生器３
６はこの負電圧レベルから分離され，中性電圧レベル３
１に接続され，かつ演算増幅器１２に対する電流を供給
し，入力段３８は２つの入力信号を受信する入力１６，
１８を有しかつ入力段内の平衡信号経路を通して入力信
号を維持し演算増幅器１２の利得の大分部を生成し，変
換回路要素４０はこれらの入力信号を単一差分信号に変
換し，入力信号から雑音を除去し，出力段４２はこの単
一差分信号を処理して演算増幅器１２の外へ転送する。
算増幅器を分離して，線形性，低ひずみ，高出力電流を
犠牲にすることなくゼロボルト出力するように演算増幅
器を電荷ポンプと単一デバイスに組み合わせできるよう
にする。 【構成】 演算増幅器１２と負電圧レベル−ＶＣＣを生
成する電荷ポンプとは，単一集積回路デバイス内に組み
合わせられる。演算増幅器１２内で，バイアス発生器３
６はこの負電圧レベルから分離され，中性電圧レベル３
１に接続され，かつ演算増幅器１２に対する電流を供給
し，入力段３８は２つの入力信号を受信する入力１６，
１８を有しかつ入力段内の平衡信号経路を通して入力信
号を維持し演算増幅器１２の利得の大分部を生成し，変
換回路要素４０はこれらの入力信号を単一差分信号に変
換し，入力信号から雑音を除去し，出力段４２はこの単
一差分信号を処理して演算増幅器１２の外へ転送する。
Description
【０００１】
【産業上の利用分野】本発明はは，一般に集積回路デバ
イス，特に単一デバイス内に電荷ポンプと結合された単
一供給演算増幅器に関する。
イス，特に単一デバイス内に電荷ポンプと結合された単
一供給演算増幅器に関する。
【０００２】
【従来の技術】演算増幅器及び電荷ポンプは，先行技術
において周知である。演算増幅器は，広く種々な線形及
びディジタル機能を遂行する。電荷ポンプは，正電圧レ
ベルから負電圧レベルを生成するために使用される。し
たがって，１つの通例の技術は，電荷ポンプを演算増幅
器と組み合わせて使用して，これによって使用者に単一
供給信号のみを用意させる。この組合わせを通して，そ
の単一供給信号は，その電荷ポンプを経由して変換され
ると，その演算増幅器に正及び負電圧両供給を施す。し
かしながら，この電荷ポンプと演算増幅器は別々のパッ
ケージ内に収容され，したがって，具体化に当たりその
使用者にこれらを互いに結合させる必要を生じさせる。
において周知である。演算増幅器は，広く種々な線形及
びディジタル機能を遂行する。電荷ポンプは，正電圧レ
ベルから負電圧レベルを生成するために使用される。し
たがって，１つの通例の技術は，電荷ポンプを演算増幅
器と組み合わせて使用して，これによって使用者に単一
供給信号のみを用意させる。この組合わせを通して，そ
の単一供給信号は，その電荷ポンプを経由して変換され
ると，その演算増幅器に正及び負電圧両供給を施す。し
かしながら，この電荷ポンプと演算増幅器は別々のパッ
ケージ内に収容され，したがって，具体化に当たりその
使用者にこれらを互いに結合させる必要を生じさせる。
【０００３】上述に加えて，電荷ポンプを備える演算増
幅器を具体化するとき，その電荷ポンプ内に生成する負
電圧レベルに固有のリプル作用から問題が起こる。この
リプル作用は，その電荷ポンプ内の発振器によって生成
され，その負電圧レベル上に電圧スパイクを出現させ
る。先行技術の演算増幅器は，そのリプル作用を回避す
る限定された能力しか有さない。したがって，そのリプ
ル作用は，しばしば，その演算増幅器の回路要素内へ導
入されて，その回路の動作能力を劣化させる。
幅器を具体化するとき，その電荷ポンプ内に生成する負
電圧レベルに固有のリプル作用から問題が起こる。この
リプル作用は，その電荷ポンプ内の発振器によって生成
され，その負電圧レベル上に電圧スパイクを出現させ
る。先行技術の演算増幅器は，そのリプル作用を回避す
る限定された能力しか有さない。したがって，そのリプ
ル作用は，しばしば，その演算増幅器の回路要素内へ導
入されて，その回路の動作能力を劣化させる。
【０００４】演算増幅器の使用者によってしばしば要求
される他の目標は，その出力は既知参照電圧であるから
にはゼロボルト出力を生成することである。しかしなが
ら，先行技術の単一供給演算増幅器は，ゼロボルトの１
つから２つのダイオード電圧内で出力を生成できるに過
ぎない。多くの技術がその演算増幅器のゼロボルト出力
を生成するために使用されてきているが，しかしこれら
の技術はしばしば他の回路特性を劣化する。例えば，双
極性回路要素を使用することによって，ゼロボルト出力
がその演算増幅器の出力で線形性及び低ひずみを犠牲に
することによって得られる。その結果の高ひずみ及び非
線形性は，具体化システムを通して不正確性を起こすお
それがある。他の例として，ＣＭＯＳ技術はゼロボルト
出力を生成することができるが，しかしその演算増幅器
からの高出力電流及び低出力インピーダンスを犠牲にす
る。これらの犠牲が多くの場合好ましくないのは，多く
の用途は高容量性負荷を駆動するために高出力電流を必
要とするからである。したがって，先行技術の単一供給
演算増幅器は，他の回路特性に影響することなくゼロボ
ルト出力を生成することができない。
される他の目標は，その出力は既知参照電圧であるから
にはゼロボルト出力を生成することである。しかしなが
ら，先行技術の単一供給演算増幅器は，ゼロボルトの１
つから２つのダイオード電圧内で出力を生成できるに過
ぎない。多くの技術がその演算増幅器のゼロボルト出力
を生成するために使用されてきているが，しかしこれら
の技術はしばしば他の回路特性を劣化する。例えば，双
極性回路要素を使用することによって，ゼロボルト出力
がその演算増幅器の出力で線形性及び低ひずみを犠牲に
することによって得られる。その結果の高ひずみ及び非
線形性は，具体化システムを通して不正確性を起こすお
それがある。他の例として，ＣＭＯＳ技術はゼロボルト
出力を生成することができるが，しかしその演算増幅器
からの高出力電流及び低出力インピーダンスを犠牲にす
る。これらの犠牲が多くの場合好ましくないのは，多く
の用途は高容量性負荷を駆動するために高出力電流を必
要とするからである。したがって，先行技術の単一供給
演算増幅器は，他の回路特性に影響することなくゼロボ
ルト出力を生成することができない。
【０００５】
【発明が解決しようとする課題】上述した所から，線形
性，低ひずみ・高出力電流，又は低出力インピーダンス
を犠牲にすることなくゼロボルト出力を生成することの
できる演算増幅器に対する要求が起こっていることが認
められる。なおまた，電荷ポンプと演算増幅器を単一デ
バイスに組み合わせかつその電荷ポンプ内に生じる負電
圧レベルのリプル作用をその演算増幅器から分離するこ
との要求も起こっている。
性，低ひずみ・高出力電流，又は低出力インピーダンス
を犠牲にすることなくゼロボルト出力を生成することの
できる演算増幅器に対する要求が起こっていることが認
められる。なおまた，電荷ポンプと演算増幅器を単一デ
バイスに組み合わせかつその電荷ポンプ内に生じる負電
圧レベルのリプル作用をその演算増幅器から分離するこ
との要求も起こっている。
【０００６】本発明によれば，先行技術の演算増幅器及
び電荷ポンプに関連した欠点及び問題を実質的に除去又
は低減する演算増幅器及び単一電荷ポンプ／演算増幅器
デバイスが提供される。
び電荷ポンプに関連した欠点及び問題を実質的に除去又
は低減する演算増幅器及び単一電荷ポンプ／演算増幅器
デバイスが提供される。
【０００７】
【課題を解決するための手段】この演算増幅器はバイア
ス発生器を含み，このバイアス発生器はこれを負電圧レ
ベルから分離するために中性電圧レベルに結合さる。こ
のバイアス発生器は，この演算増幅器にとって適当な電
流レベルを生成する。この演算増幅器は，２つの入力信
号を受信する２つの入力を有する。これらの入力信号
は，このバイアス発生器に結合された入力段の平衡信号
経路内へ入る。これら２つの入力信号は，出力段に入る
前に単一差分信号に変換される。この出力段は，この変
換差分信号を処理してこれを出力信号としてこの演算増
幅器の外へ転送する。
ス発生器を含み，このバイアス発生器はこれを負電圧レ
ベルから分離するために中性電圧レベルに結合さる。こ
のバイアス発生器は，この演算増幅器にとって適当な電
流レベルを生成する。この演算増幅器は，２つの入力信
号を受信する２つの入力を有する。これらの入力信号
は，このバイアス発生器に結合された入力段の平衡信号
経路内へ入る。これら２つの入力信号は，出力段に入る
前に単一差分信号に変換される。この出力段は，この変
換差分信号を処理してこれを出力信号としてこの演算増
幅器の外へ転送する。
【０００８】単一電荷ポンプ／演算増幅器デバイスは，
第１電圧レベル及び第２中性電圧レベルを受信すること
のできる集積回路デバイスである。この集積回路は，演
算増幅器及び電荷ポンプを含む。この電荷ポンプは，第
１電圧レベルに応答して第３電圧レベルを生成する。こ
の演算増幅器は，第３電圧レベルから分離されたバイア
ス発生器を有する。
第１電圧レベル及び第２中性電圧レベルを受信すること
のできる集積回路デバイスである。この集積回路は，演
算増幅器及び電荷ポンプを含む。この電荷ポンプは，第
１電圧レベルに応答して第３電圧レベルを生成する。こ
の演算増幅器は，第３電圧レベルから分離されたバイア
ス発生器を有する。
【０００９】本発明は，先行技術内の他の演算増幅器及
び電荷ポンプに優る数々の技術的利点を提供する。１つ
の技術的利点は，線形性又は低ひずみを犠牲にすること
なく，この演算増幅器からゼロ電圧レベル出力を得るこ
とである。他の技術的利点は，高出力電流又は低出力イ
ンピーダンスを犠牲にすることなくその演算増幅器から
ゼロ電圧レベルを得ることにある。なお他の技術的利点
は，その電荷ポンプによって生成された負電圧レベルに
固有のリプル作用からのその演算増幅器の分離にある。
更に他の技術的利点は，パッケーシ内に演算増幅器及び
電荷ポンプを配置して，その使用者に単一チップデバイ
スに対して単一電源電圧のみを用意すればよいように
し，また必要とされる空間及び接続ハードウエアを減少
させることにある。
び電荷ポンプに優る数々の技術的利点を提供する。１つ
の技術的利点は，線形性又は低ひずみを犠牲にすること
なく，この演算増幅器からゼロ電圧レベル出力を得るこ
とである。他の技術的利点は，高出力電流又は低出力イ
ンピーダンスを犠牲にすることなくその演算増幅器から
ゼロ電圧レベルを得ることにある。なお他の技術的利点
は，その電荷ポンプによって生成された負電圧レベルに
固有のリプル作用からのその演算増幅器の分離にある。
更に他の技術的利点は，パッケーシ内に演算増幅器及び
電荷ポンプを配置して，その使用者に単一チップデバイ
スに対して単一電源電圧のみを用意すればよいように
し，また必要とされる空間及び接続ハードウエアを減少
させることにある。
【００１０】
【実施例】本発明及びその利点の一層完全な理解のため
に，いまから，付図との関連において次の説明を行う。
これらの付図において，同様の参照符号は同様の部品を
示す。
に，いまから，付図との関連において次の説明を行う。
これらの付図において，同様の参照符号は同様の部品を
示す。
【００１１】図１を参照すると，本発明による単一電荷
ポンプ／演算増幅器デバイス１０のブロック線図が示さ
れている。デバイス１０は，演算増幅器１２及び電荷ポ
ンプ１４を含む。デバイス１０は，また，外部信号結合
用に種々の外部ピン接続（大文字で示されている）を含
む。演算増幅器１２は，入力信号＋ＶＩＮを受信する第
１入力１６及び入力信号−ＶＩＮを受信する第２入力１
８を有する。出力２０は，演算増幅器１２からの出力信
号ＶＯＵＴを生成する。単一供給信号入力２２は，演算
増幅器１２及び電荷ポンプ１４に正電圧レベル＋ＶＣＣ
を生成するように動作可能である。電荷ポンプ１４は，
第１外部コンデンサ２８をデバイス１０に接続するピン
２４及び２６を有する。ピン２４はコンデンサ２８のカ
ソードに接続され，ピン２６はコンデンサ２８のアノー
ドに接続される。電荷ポンプ１４は，典型的に接地され
る中性電圧レベル３１に接続されたピン３０，及び電荷
ポンプ１４によって生成される負電圧レベル−ＶＣＣを
生成するピン３２を有する。この負電圧レベルを演算増
幅器１２用電源として使用し，かつまたピン３２に接続
された他のデバイスにも使用することができる。第２外
部コンデンサ３４は，ピン３０と３２との間に接続さ
れ，かつ以下に詳細に説明されるように負電圧レベルを
生成するのに使用される。外部コンデンサ２８及び３４
は，好適には，１マイクロファラッド以上の比較的大き
い値を有する。
ポンプ／演算増幅器デバイス１０のブロック線図が示さ
れている。デバイス１０は，演算増幅器１２及び電荷ポ
ンプ１４を含む。デバイス１０は，また，外部信号結合
用に種々の外部ピン接続（大文字で示されている）を含
む。演算増幅器１２は，入力信号＋ＶＩＮを受信する第
１入力１６及び入力信号−ＶＩＮを受信する第２入力１
８を有する。出力２０は，演算増幅器１２からの出力信
号ＶＯＵＴを生成する。単一供給信号入力２２は，演算
増幅器１２及び電荷ポンプ１４に正電圧レベル＋ＶＣＣ
を生成するように動作可能である。電荷ポンプ１４は，
第１外部コンデンサ２８をデバイス１０に接続するピン
２４及び２６を有する。ピン２４はコンデンサ２８のカ
ソードに接続され，ピン２６はコンデンサ２８のアノー
ドに接続される。電荷ポンプ１４は，典型的に接地され
る中性電圧レベル３１に接続されたピン３０，及び電荷
ポンプ１４によって生成される負電圧レベル−ＶＣＣを
生成するピン３２を有する。この負電圧レベルを演算増
幅器１２用電源として使用し，かつまたピン３２に接続
された他のデバイスにも使用することができる。第２外
部コンデンサ３４は，ピン３０と３２との間に接続さ
れ，かつ以下に詳細に説明されるように負電圧レベルを
生成するのに使用される。外部コンデンサ２８及び３４
は，好適には，１マイクロファラッド以上の比較的大き
い値を有する。
【００１２】動作中，使用者は，単一正電圧レベル＋Ｖ
ＣＣ，すなわち，正供給信号をデバイス１０に供給し，
このデバイス自体が負電圧レベル−ＶＣＣを生成する。
特に，この正供給信号は，電荷ポンプ１４及び演算増幅
器１２に電力を供給する。電荷ポンプ１４は，負電圧レ
ベル−ＶＣＣを生成し，また更に演算増幅器１２を附勢
する。外部コンデンサ２８及び３４は，電荷ポンプ１４
によって使用されて負供給信号を生成する。演算増幅器
１２は，出力信号ＶＯＵＴを生成し，この出力信号は入
力信号＋ＶＩＮと−ＶＩＮに応じて正電圧レベルの直ぐ
下から負電圧レベルの直ぐ上まで旋回することができ
る。出力信号ＶＯＵＴは，典型的に，各電圧レベルで
０．２ボルト以内に達することができる。したがって，
正母線電圧レベル近くから負母線電圧レベル近くまでの
出力能力を備える単一供給演算増幅器が，提供される。
ＣＣ，すなわち，正供給信号をデバイス１０に供給し，
このデバイス自体が負電圧レベル−ＶＣＣを生成する。
特に，この正供給信号は，電荷ポンプ１４及び演算増幅
器１２に電力を供給する。電荷ポンプ１４は，負電圧レ
ベル−ＶＣＣを生成し，また更に演算増幅器１２を附勢
する。外部コンデンサ２８及び３４は，電荷ポンプ１４
によって使用されて負供給信号を生成する。演算増幅器
１２は，出力信号ＶＯＵＴを生成し，この出力信号は入
力信号＋ＶＩＮと−ＶＩＮに応じて正電圧レベルの直ぐ
下から負電圧レベルの直ぐ上まで旋回することができ
る。出力信号ＶＯＵＴは，典型的に，各電圧レベルで
０．２ボルト以内に達することができる。したがって，
正母線電圧レベル近くから負母線電圧レベル近くまでの
出力能力を備える単一供給演算増幅器が，提供される。
【００１３】図２は，演算増幅器１２のブロック線図で
ある。演算増幅器１２は，バイアス発生器３６を含み，
このバイアス発生器は正電圧レベル＋ＶＣＣと中性電圧
レベル３１との間で附勢される。これに比較して，先行
技術の演算増幅器は，典型的に，正電圧レベル＋ＶＣＣ
と負電圧レベル−ＶＣＣとの間に接続されるバイアス発
生器を有する。しかしながら，この接続は，このバイア
ス発生器を，電荷ポンプによっ生成される負電圧レベル
内に固有の好ましくないリプル作用に影響され易くす
る。
ある。演算増幅器１２は，バイアス発生器３６を含み，
このバイアス発生器は正電圧レベル＋ＶＣＣと中性電圧
レベル３１との間で附勢される。これに比較して，先行
技術の演算増幅器は，典型的に，正電圧レベル＋ＶＣＣ
と負電圧レベル−ＶＣＣとの間に接続されるバイアス発
生器を有する。しかしながら，この接続は，このバイア
ス発生器を，電荷ポンプによっ生成される負電圧レベル
内に固有の好ましくないリプル作用に影響され易くす
る。
【００１４】このリプル作用は，種々な仕方で生成され
る。第１に，演算増幅器の負供給信号からの電流はこの
演算増幅器に結合されて電荷ポンプ内の回路要素を放電
させる傾向ある。この放電は，この電荷ポンプにその負
出力レベルを連続的にリフレッシュさせ，これがまた交
流信号をこの直流電荷ポンプの負電圧レベルに重畳させ
る。第２に，この電荷ポンプ内の発振器によって発生さ
れる電圧スパイクが，その負電圧レベル上に出現する。
この電荷ポンプの負電圧レベルへのこれらのひずみは，
僅かしか減衰せずに途中通過してその演算増幅器へ達す
る傾向がある。本発明は，バイアス発生器３６を負電圧
レベルにではなく中性電圧レベル３１に接続することに
よって，バイアス発生器３６を負電圧レベルから分離す
る。このような分離は，負電圧レベルのリプル作用を回
避し，かつこれがその演算増幅器のバイアス回路要素内
に導入されるのを防止する。
る。第１に，演算増幅器の負供給信号からの電流はこの
演算増幅器に結合されて電荷ポンプ内の回路要素を放電
させる傾向ある。この放電は，この電荷ポンプにその負
出力レベルを連続的にリフレッシュさせ，これがまた交
流信号をこの直流電荷ポンプの負電圧レベルに重畳させ
る。第２に，この電荷ポンプ内の発振器によって発生さ
れる電圧スパイクが，その負電圧レベル上に出現する。
この電荷ポンプの負電圧レベルへのこれらのひずみは，
僅かしか減衰せずに途中通過してその演算増幅器へ達す
る傾向がある。本発明は，バイアス発生器３６を負電圧
レベルにではなく中性電圧レベル３１に接続することに
よって，バイアス発生器３６を負電圧レベルから分離す
る。このような分離は，負電圧レベルのリプル作用を回
避し，かつこれがその演算増幅器のバイアス回路要素内
に導入されるのを防止する。
【００１５】バイアス発生器３６は，入力段３８に対す
る直流電流及ひ電流バイアスを供給する。演算増幅器１
２の入力１６及び１８に受信された入力信号＋ＶＩＮ及
び−ＶＩＮは，入力段３８に入りかつ平衡信号経路内に
印加される。この平衡信号経路は，入力１６，１８から
出力２０に可能な限り近くまで平衡を維持して，その入
力信号内の雑音からの更に分離を行うのを助援する。入
力１６及び１８に受信する普通の雑音は，この平衡信号
経路内で低減又は除去される。演算増幅器１２の利得の
大部分は，この平衡信号経路を通して入力段３８におい
て生成される。
る直流電流及ひ電流バイアスを供給する。演算増幅器１
２の入力１６及び１８に受信された入力信号＋ＶＩＮ及
び−ＶＩＮは，入力段３８に入りかつ平衡信号経路内に
印加される。この平衡信号経路は，入力１６，１８から
出力２０に可能な限り近くまで平衡を維持して，その入
力信号内の雑音からの更に分離を行うのを助援する。入
力１６及び１８に受信する普通の雑音は，この平衡信号
経路内で低減又は除去される。演算増幅器１２の利得の
大部分は，この平衡信号経路を通して入力段３８におい
て生成される。
【００１６】入力段３８からの入力信号は，変換回路要
素４０に結合される。変換回路要素４０は，これらの入
力信号間の差を発生し，かつ単一差分信号を生成して，
これを出力段４２へ供給する。出力段４２は，変換回路
要素４０によって生成された単一差分信号を受信しかつ
これを処理して演算増幅器１２の外へ出力２０から転送
する。入力１６及び１８に受信された信号に応じて，出
力信号ＶＯＵＴは，その正電圧レベルと負電圧レベルと
の間の，ただしこの両レベルを含まない，所望のセロボ
ルト出力は含む，どなんな値をも持つことができる。
素４０に結合される。変換回路要素４０は，これらの入
力信号間の差を発生し，かつ単一差分信号を生成して，
これを出力段４２へ供給する。出力段４２は，変換回路
要素４０によって生成された単一差分信号を受信しかつ
これを処理して演算増幅器１２の外へ出力２０から転送
する。入力１６及び１８に受信された信号に応じて，出
力信号ＶＯＵＴは，その正電圧レベルと負電圧レベルと
の間の，ただしこの両レベルを含まない，所望のセロボ
ルト出力は含む，どなんな値をも持つことができる。
【００１７】図３は，バイアス発生器３６，入力段３
８，変換回路要素４０，及び出力段４２を特徴とする演
算増幅器１２の概略ブロック線図を示す。バイアス発生
器３６は，好適には，接合形ＦＥＴ４４及び４６；ＰＮ
Ｐトランジスタ４８，５０，５２，５４，５６，及び５
８；ＮＰＮトランシスタ６０，６２，６４，６６，６
８，７０，７２，７４，７６，及び７８；及び抵抗器８
０及び８２を含む。バイアス発生器３６に対する回路要
素は，ピン３０で中性電圧レベルに接続されて，この回
路をその負電圧レベルから分離し，これによってそのリ
ブル作用がバイアス発生器３６に入らないことを保証す
る。
８，変換回路要素４０，及び出力段４２を特徴とする演
算増幅器１２の概略ブロック線図を示す。バイアス発生
器３６は，好適には，接合形ＦＥＴ４４及び４６；ＰＮ
Ｐトランジスタ４８，５０，５２，５４，５６，及び５
８；ＮＰＮトランシスタ６０，６２，６４，６６，６
８，７０，７２，７４，７６，及び７８；及び抵抗器８
０及び８２を含む。バイアス発生器３６に対する回路要
素は，ピン３０で中性電圧レベルに接続されて，この回
路をその負電圧レベルから分離し，これによってそのリ
ブル作用がバイアス発生器３６に入らないことを保証す
る。
【００１８】入力段３８は，入力１６及び１８上に２つ
の入力信号を受信し，これらの信号は，好適には，２つ
の接合形ＦＥＴ８４及び８６，及び２つのコンデンサ８
８及び９０に，それぞれ，供給される。これらの入力に
おける接合形ＦＥＴの使用は，データ収集システムに典
型的に見られるセンサ，ホトダイオード，及び他の信号
源に直接にインタフェースするのに適した高インピーダ
ンス入力を提供する。バイアス発生器３６と関連してい
るトランジスタ９２は，ＦＥＴ８４及び８６に対するバ
イアス電流を供給する。これらの入力信号は，入力段３
８の平衡信号経路を通過する。クランピングトランジス
タ９４及び９６は，それらの平衡線路間の電圧制限を行
う。この平衡信号経路は，演算増幅器１２の利得の大部
分を生成する。その利得のほとんどは，トランジスタ９
８及び１００によって生成され，これらのトランジスタ
はトランジスタ１０２及び抵抗器１０４，１０６，及び
１０８に接続される。追加のクランピングトランジスタ
１１０及び１１２は，これらの平衡線路間の電圧を更に
制限するために使用される。抵抗器１１４及び１１６，
及びトランジスタ１１８，１２０，１２２は，この平衡
信号経路に対するバイアス電流を供給する。トランジス
タ１２４，１２６，１２８，及び１３０は，トランジス
タ１３８，１４０，及び１７０と結合されたとき，この
演算増幅器の利得の残りを生成する。トランジスタ１３
４と関連しているトランジスタ１３２は，これらの利得
トランジスタに対するバイアス電流を供給する。
の入力信号を受信し，これらの信号は，好適には，２つ
の接合形ＦＥＴ８４及び８６，及び２つのコンデンサ８
８及び９０に，それぞれ，供給される。これらの入力に
おける接合形ＦＥＴの使用は，データ収集システムに典
型的に見られるセンサ，ホトダイオード，及び他の信号
源に直接にインタフェースするのに適した高インピーダ
ンス入力を提供する。バイアス発生器３６と関連してい
るトランジスタ９２は，ＦＥＴ８４及び８６に対するバ
イアス電流を供給する。これらの入力信号は，入力段３
８の平衡信号経路を通過する。クランピングトランジス
タ９４及び９６は，それらの平衡線路間の電圧制限を行
う。この平衡信号経路は，演算増幅器１２の利得の大部
分を生成する。その利得のほとんどは，トランジスタ９
８及び１００によって生成され，これらのトランジスタ
はトランジスタ１０２及び抵抗器１０４，１０６，及び
１０８に接続される。追加のクランピングトランジスタ
１１０及び１１２は，これらの平衡線路間の電圧を更に
制限するために使用される。抵抗器１１４及び１１６，
及びトランジスタ１１８，１２０，１２２は，この平衡
信号経路に対するバイアス電流を供給する。トランジス
タ１２４，１２６，１２８，及び１３０は，トランジス
タ１３８，１４０，及び１７０と結合されたとき，この
演算増幅器の利得の残りを生成する。トランジスタ１３
４と関連しているトランジスタ１３２は，これらの利得
トランジスタに対するバイアス電流を供給する。
【００１９】２つの平衡信号が変換回路要素４０を通
る。変換回路要素４０は，好適には，ＮＰＮトランジス
タ１３６，１３８，及び１４０を含む。これらのトラン
ジスタは，２つの平衡信号を単一差分信号に変換する。
補償コンデンサ１４２，１４４，及び１４６は，この回
路の帯域幅を制限するために含まれる。これらのコンデ
ンサは，この演算増幅器の利得が生成される所のような
雑音に敏感であるこの回路の部分内と，単一差分信号変
換への平衡信号経路とに配置される。
る。変換回路要素４０は，好適には，ＮＰＮトランジス
タ１３６，１３８，及び１４０を含む。これらのトラン
ジスタは，２つの平衡信号を単一差分信号に変換する。
補償コンデンサ１４２，１４４，及び１４６は，この回
路の帯域幅を制限するために含まれる。これらのコンデ
ンサは，この演算増幅器の利得が生成される所のような
雑音に敏感であるこの回路の部分内と，単一差分信号変
換への平衡信号経路とに配置される。
【００２０】いったんこれら２つの平衡信号が単一差分
信号に変換されると，出力段４２は，この単一差分信号
を処理してこれを演算増幅器１２の外へ出力２０から転
送する。出力段４２は，トランジスタ１４８，１４９，
１６８，及び１５０を含み，これらのトランジスタは出
力トランジスタ１５２及び１５４をバイアスする。トラ
ンジスタ１５６及び１５８は，抵抗器１６０及び１６２
と共に出力２０上の電流制限を行い，かつ演算増幅器１
２内の短絡を防止する。抵抗器１６４及びコンデンサ１
６６は，この回路の帯域幅の更に制御を行う。トランジ
スタ１６８及び１４９は，出力段４２に対するバイアス
電流を供給する。
信号に変換されると，出力段４２は，この単一差分信号
を処理してこれを演算増幅器１２の外へ出力２０から転
送する。出力段４２は，トランジスタ１４８，１４９，
１６８，及び１５０を含み，これらのトランジスタは出
力トランジスタ１５２及び１５４をバイアスする。トラ
ンジスタ１５６及び１５８は，抵抗器１６０及び１６２
と共に出力２０上の電流制限を行い，かつ演算増幅器１
２内の短絡を防止する。抵抗器１６４及びコンデンサ１
６６は，この回路の帯域幅の更に制御を行う。トランジ
スタ１６８及び１４９は，出力段４２に対するバイアス
電流を供給する。
【００２１】注意しなくてはならないのは，本発明の好
適実施例においては，トランジスタ１５４は双極性ＰＮ
Ｐトランジスタであると云うことである。先行技術の単
一供給演算増幅器は，双極性ＰＮＰトランジスタを使用
してゼロボルト出力を生成することはできなかった。こ
の好適実施例に比較して，先行技術の演算増幅器は，中
性電圧レベルを近似するためにトランジスタ１５４に双
極性ＮＰＮトランジスタを使用する。このようなデバイ
スは，演算増幅器１２の利得曲線に非線形性を起こさせ
る。加えて，他の先行技術の演算増幅器は，ゼロボルト
出力に対してゼロ電流を提供するＣＭＯＳ型デバイスを
具体化する。本発明は，その回路特性に影響することな
くゼロボルト出力を生成する双極性ＰＮＰトランジスタ
を使用することができる。したがって，本発明の出力段
４２は，トランジスタ１５４に双極性ＰＮＰ形デバイス
を使用して，出力２０に優れた直線性かつ強い電流を提
供する。
適実施例においては，トランジスタ１５４は双極性ＰＮ
Ｐトランジスタであると云うことである。先行技術の単
一供給演算増幅器は，双極性ＰＮＰトランジスタを使用
してゼロボルト出力を生成することはできなかった。こ
の好適実施例に比較して，先行技術の演算増幅器は，中
性電圧レベルを近似するためにトランジスタ１５４に双
極性ＮＰＮトランジスタを使用する。このようなデバイ
スは，演算増幅器１２の利得曲線に非線形性を起こさせ
る。加えて，他の先行技術の演算増幅器は，ゼロボルト
出力に対してゼロ電流を提供するＣＭＯＳ型デバイスを
具体化する。本発明は，その回路特性に影響することな
くゼロボルト出力を生成する双極性ＰＮＰトランジスタ
を使用することができる。したがって，本発明の出力段
４２は，トランジスタ１５４に双極性ＰＮＰ形デバイス
を使用して，出力２０に優れた直線性かつ強い電流を提
供する。
【００２２】この回路中の残りのデバイスは，トランジ
スタ１７２，１７４，１７６，１７８，１８２，及び１
８４であって，これらは上述の回路要素に対して更に電
流バイアスを施す。リプル作用からの更に分離を行うた
めに演算増幅器１２内のトランジスタ及びコンデンサ
が，好適には，縦型ＰＮＰ技術を使用して製作される。
この技術において，そのデバイスは，これを半導体基板
から分離する半導体タンク内に製作される。負電圧レベ
ルはその基板内でリプルするので，この縦型ＰＮＰ技術
のタンクはそのデバイスをその基板から分離し，したが
って，その回路内の構成要素上のリプル作用を打ち消
す。この技術は，更に詳しくは本明細書に参考試料とし
て編入された米国特許第４，４３９，０９９号，１９９
０年７月３日シークリスト（Ｓｅａｃｒｉｓｔ）他に公
布された，発明の名称“分離縦型双極性及びＪＦＥＴト
ランジスタ製作プロセス（Ｐｒｏｃｅｓｓ ｆｏｒ Ｆ
ａｂ−ｒｉｃａｔｉｎｇ Ｉｓｏｌａｔｅｄ Ｖｅｒｔ
ｉｃａｌ Ｂｉｐｏｌａｒ ａｎｄ ＪＥＦＴ Ｔｒａ
ｎｓｉｓｔｏｒｓ）”に記載されている。
スタ１７２，１７４，１７６，１７８，１８２，及び１
８４であって，これらは上述の回路要素に対して更に電
流バイアスを施す。リプル作用からの更に分離を行うた
めに演算増幅器１２内のトランジスタ及びコンデンサ
が，好適には，縦型ＰＮＰ技術を使用して製作される。
この技術において，そのデバイスは，これを半導体基板
から分離する半導体タンク内に製作される。負電圧レベ
ルはその基板内でリプルするので，この縦型ＰＮＰ技術
のタンクはそのデバイスをその基板から分離し，したが
って，その回路内の構成要素上のリプル作用を打ち消
す。この技術は，更に詳しくは本明細書に参考試料とし
て編入された米国特許第４，４３９，０９９号，１９９
０年７月３日シークリスト（Ｓｅａｃｒｉｓｔ）他に公
布された，発明の名称“分離縦型双極性及びＪＦＥＴト
ランジスタ製作プロセス（Ｐｒｏｃｅｓｓ ｆｏｒ Ｆ
ａｂ−ｒｉｃａｔｉｎｇ Ｉｓｏｌａｔｅｄ Ｖｅｒｔ
ｉｃａｌ Ｂｉｐｏｌａｒ ａｎｄ ＪＥＦＴ Ｔｒａ
ｎｓｉｓｔｏｒｓ）”に記載されている。
【００２３】図４は，電荷ポンプ１４のブロック線図を
示す。電荷ポンプ１４はバイアス発生器２００を含み，
このバイアス発生器は電荷ポンプ１４に対する直流電流
を供給する。発振器２０２は電力スイッチ２１２を駆動
するために使用される方形波電流信号を供給し，これら
の電力スイッチは外部コンデンサ２８及び３４を充放電
し，したがって，その負電圧レベルを生成する。発振器
２０２は個別電圧バイアス発生器２０４を有し，この電
圧バイアス発生器はその正電圧レベル上に存在するいか
なる雑音も発振器２０２に入るのを抑制する。使用禁止
回路２０６は，マイクロプロセッサベースシステムのよ
うな他の信号処理用途を有する使用者の能力を強化する
ために配設され，かつそのリプル作用を除去する能力を
更に付与する。電流ミラー回路２０８は，スイッチ駆動
器２１０から発振器２０２を分離するために使用され
る。発振器２０２によって生成された方形波電流信号
は，電流ミラー回路２０８を通ってスイッチ駆動器２１
０に供給される。スイッチ駆動器２１０は，電力スイッ
チ２１２をターンオン，オフさせて，外部コンデンサ２
８及び３４を充放電させ，これによって，外部コンデン
サ３４のアノードにその負電圧レベルを生成する。
示す。電荷ポンプ１４はバイアス発生器２００を含み，
このバイアス発生器は電荷ポンプ１４に対する直流電流
を供給する。発振器２０２は電力スイッチ２１２を駆動
するために使用される方形波電流信号を供給し，これら
の電力スイッチは外部コンデンサ２８及び３４を充放電
し，したがって，その負電圧レベルを生成する。発振器
２０２は個別電圧バイアス発生器２０４を有し，この電
圧バイアス発生器はその正電圧レベル上に存在するいか
なる雑音も発振器２０２に入るのを抑制する。使用禁止
回路２０６は，マイクロプロセッサベースシステムのよ
うな他の信号処理用途を有する使用者の能力を強化する
ために配設され，かつそのリプル作用を除去する能力を
更に付与する。電流ミラー回路２０８は，スイッチ駆動
器２１０から発振器２０２を分離するために使用され
る。発振器２０２によって生成された方形波電流信号
は，電流ミラー回路２０８を通ってスイッチ駆動器２１
０に供給される。スイッチ駆動器２１０は，電力スイッ
チ２１２をターンオン，オフさせて，外部コンデンサ２
８及び３４を充放電させ，これによって，外部コンデン
サ３４のアノードにその負電圧レベルを生成する。
【００２４】図５ａ〜図５ｃは，電荷ポンプ１４の概略
電気回路図を示す。図５ａは，バイアス発生器２００，
発振器２０２，電圧バイアス発生器２０４，及び使用禁
止回路２０６に対する概略電気回路図を示す。図５ｂ
は，電流ミラー回路２０８，ブロック２１０ａ〜２１０
ｄによって表されるスイッチ駆動器２１０の一部分，及
びブロック２１２ａによって表される４つの電力スイッ
チの１つに対する概略電気回路図を示す。図５ｃは，ブ
ロック２１０ａ〜２１０ｇによって表されるスイッチ駆
動器２１０の残りの部分，及びブロック２１２ｂ〜２１
２ｄによって表される残りの３つの電力スイッチに対す
る概略電気回路図を示す。
電気回路図を示す。図５ａは，バイアス発生器２００，
発振器２０２，電圧バイアス発生器２０４，及び使用禁
止回路２０６に対する概略電気回路図を示す。図５ｂ
は，電流ミラー回路２０８，ブロック２１０ａ〜２１０
ｄによって表されるスイッチ駆動器２１０の一部分，及
びブロック２１２ａによって表される４つの電力スイッ
チの１つに対する概略電気回路図を示す。図５ｃは，ブ
ロック２１０ａ〜２１０ｇによって表されるスイッチ駆
動器２１０の残りの部分，及びブロック２１２ｂ〜２１
２ｄによって表される残りの３つの電力スイッチに対す
る概略電気回路図を示す。
【００２５】まず，図５ａを参照すると，バイアス発生
器２００は，好適には，接合形ＦＥＴ２１４及び２１
６；ＮＰＮトランジスタ２１８，２２０，２２２，及び
２２４：ＰＮＰトランジスタ２２６及び２２８；及び抵
抗器２３０を含む。
器２００は，好適には，接合形ＦＥＴ２１４及び２１
６；ＮＰＮトランジスタ２１８，２２０，２２２，及び
２２４：ＰＮＰトランジスタ２２６及び２２８；及び抵
抗器２３０を含む。
【００２６】電圧バイアス発生器２０４は，好適には，
トランジスタ２３２，２３４，２３６，２３８，及びト
ランジスタ２４０（図５ｂ）を含む。これらのトランジ
スタは，３Ｖｂｅの電圧バイアスを発振器２０２に印加
する。電圧バイアス発生器２０４は，安全対策として配
設されて，その正電圧レベル上の雑音が発振器２０２で
ある回路要素内に入らないことを保証する。バイアス発
生器２００と関連しているトランジスタ２４２は，電圧
バイアス発生器２０４に対するバイアス電流を供給す
る。
トランジスタ２３２，２３４，２３６，２３８，及びト
ランジスタ２４０（図５ｂ）を含む。これらのトランジ
スタは，３Ｖｂｅの電圧バイアスを発振器２０２に印加
する。電圧バイアス発生器２０４は，安全対策として配
設されて，その正電圧レベル上の雑音が発振器２０２で
ある回路要素内に入らないことを保証する。バイアス発
生器２００と関連しているトランジスタ２４２は，電圧
バイアス発生器２０４に対するバイアス電流を供給す
る。
【００２７】使用禁止回路２０６は，トランジスタ２４
４，２４６，２４８，２５０，及び２５２を含む。バイ
アス発生器２００と関連しているトランジスタ２５４
は，禁止回路２０６に対するバイアス電流を供給する。
トランジスタ２５０及び２５２は，トランジスタ２４４
及び２４８を，それぞれ，活性化する電流を供給する。
使用禁止ピン３５上の高状態は，トランジスタ２４８の
電流をトランジスタ２４６に通過させ，したがって，ト
ランジスタ２４４をオフに維持する。この状態におい
て，発振器２０２は自走する。使用禁止ピン３５上に低
状態が起こると，トランジスタ２４６はターンオフされ
かつトランジスタ２４８からの電流はトランジスタ２４
４を通過し，トランジスタ２４４をオンする。この状態
において，発振器２０２はターンオフされ，かつ電力ス
イッチ２１２がセットされ，その結果，外部コンデンサ
３４が緩やかに放電開始する。その負電圧レベルは，外
部コンデンサ３４が放電を開始するに従いその負値の喪
失を開始する。この動作中，短い時間期間が，ひずみ，
雑音，及びリプルのないクリーン信号を捕捉するために
有効である。こうして，使用禁止回路２０６は，発振器
２０２によって発生されたリプル作用を除去する他の方
法を提供する。使用禁止回路２０６を適正に応用すれ
ば，その使用者は信号処理の正確性を最大化することが
できる。
４，２４６，２４８，２５０，及び２５２を含む。バイ
アス発生器２００と関連しているトランジスタ２５４
は，禁止回路２０６に対するバイアス電流を供給する。
トランジスタ２５０及び２５２は，トランジスタ２４４
及び２４８を，それぞれ，活性化する電流を供給する。
使用禁止ピン３５上の高状態は，トランジスタ２４８の
電流をトランジスタ２４６に通過させ，したがって，ト
ランジスタ２４４をオフに維持する。この状態におい
て，発振器２０２は自走する。使用禁止ピン３５上に低
状態が起こると，トランジスタ２４６はターンオフされ
かつトランジスタ２４８からの電流はトランジスタ２４
４を通過し，トランジスタ２４４をオンする。この状態
において，発振器２０２はターンオフされ，かつ電力ス
イッチ２１２がセットされ，その結果，外部コンデンサ
３４が緩やかに放電開始する。その負電圧レベルは，外
部コンデンサ３４が放電を開始するに従いその負値の喪
失を開始する。この動作中，短い時間期間が，ひずみ，
雑音，及びリプルのないクリーン信号を捕捉するために
有効である。こうして，使用禁止回路２０６は，発振器
２０２によって発生されたリプル作用を除去する他の方
法を提供する。使用禁止回路２０６を適正に応用すれ
ば，その使用者は信号処理の正確性を最大化することが
できる。
【００２８】発振器２０２は方形波電流信号を供給し，
この信号は電力スイッチ２１２を駆動する。電力スイッ
チ２１２は，外部コンデンサ２８及び３４を充放電させ
て，その負電圧レベルを生成する。方形波電圧出力は，
トランジスタ２５６のエミッタにおいて生じる。この方
形波電圧出力は，３Ｖｂｅの高レベルと２ＶＧｂｅの低
レベルとの間に交番する。これは，トランジスタ２５６
のベース上の電圧が２Ｖｂｅの高レベルと１Ｖｂｅの低
レベルとに制限されるからである。特に，トランジスタ
２５８及び２６０（図５ｂ）は，トランジスタ２５６の
ベース上の電圧を２Ｖｂｅのその高レベルにクランプ
し：かつトランジスタ２６２，２６４，２６６，及び抵
抗器２６８はトランジスタ２５６のベース上の電圧を１
Ｖｅｂのその低レベルにクランプする。これらのクラン
ピングトランジスタはターンオン，オフして，トランジ
スタ２５６のエミッタ上に方形波電圧信号を供給する。
この信号は電力スイッチ２１２を駆動する。電力スイッ
チ２１２は，外部コンデンサ２８及び３４を充放電させ
て，その負電圧レベルを生成する。方形波電圧出力は，
トランジスタ２５６のエミッタにおいて生じる。この方
形波電圧出力は，３Ｖｂｅの高レベルと２ＶＧｂｅの低
レベルとの間に交番する。これは，トランジスタ２５６
のベース上の電圧が２Ｖｂｅの高レベルと１Ｖｂｅの低
レベルとに制限されるからである。特に，トランジスタ
２５８及び２６０（図５ｂ）は，トランジスタ２５６の
ベース上の電圧を２Ｖｂｅのその高レベルにクランプ
し：かつトランジスタ２６２，２６４，２６６，及び抵
抗器２６８はトランジスタ２５６のベース上の電圧を１
Ｖｅｂのその低レベルにクランプする。これらのクラン
ピングトランジスタはターンオン，オフして，トランジ
スタ２５６のエミッタ上に方形波電圧信号を供給する。
【００２９】コンデンサ２７０は充放電して，これらの
クランピングトランジスタをオン，オフ状態へ駆動す
る。トランジスタ２５６のエミッタ上の方形波電圧出力
が３Ｖｂｅのその高レベルにあるとき，トランジスタ２
７２，２７４，２７６，２７８，２８０，２８２，２８
６，及び２８８はオンして，コンデンサ２７０を放電さ
せる。コンデンサ２７０のアノード上の電圧が２Ｖｂｅ
に降下すると，トランジスタ２９０のベース上の電圧
は，トランジスタ２９２，２９４，２９６，及び２９
８，及び抵抗器３００及び３０２に応答して，２．５Ｖ
ｂｅに等しくなる。クランピングトランジスタ３０４，
３０６，及び３０８，及び抵抗器３１０及び３１２は，
発振器２０２を１つの状態から他の状態にスイッチング
するのを助援する。トランジスタ２８２及び２９０を含
む比較器回路は，状態をスイッチしてトランジスタ２９
０をターンオンかつトランジスタ２８２をターンオフさ
せる。トランジスタ２６２，２６４，２６５，３１４，
３１６，３１８，３２０，及び３２２はターンオンし
て，コンデンサ２７０を充電させる。いったんコンデン
サ２７０のアノード上の電圧が３Ｖｂｅに達すると，こ
の比較器回路は，放電状態にスイッチバックする。この
プロセスは，無期限に繰り返す。バイアス発生器２００
と関連しているトランジスタ３２４，３２６，及び３２
８，及びトランジスタ３３０（図５ｂ）は，発振器２０
２に対するバイアス電流を供給する。
クランピングトランジスタをオン，オフ状態へ駆動す
る。トランジスタ２５６のエミッタ上の方形波電圧出力
が３Ｖｂｅのその高レベルにあるとき，トランジスタ２
７２，２７４，２７６，２７８，２８０，２８２，２８
６，及び２８８はオンして，コンデンサ２７０を放電さ
せる。コンデンサ２７０のアノード上の電圧が２Ｖｂｅ
に降下すると，トランジスタ２９０のベース上の電圧
は，トランジスタ２９２，２９４，２９６，及び２９
８，及び抵抗器３００及び３０２に応答して，２．５Ｖ
ｂｅに等しくなる。クランピングトランジスタ３０４，
３０６，及び３０８，及び抵抗器３１０及び３１２は，
発振器２０２を１つの状態から他の状態にスイッチング
するのを助援する。トランジスタ２８２及び２９０を含
む比較器回路は，状態をスイッチしてトランジスタ２９
０をターンオンかつトランジスタ２８２をターンオフさ
せる。トランジスタ２６２，２６４，２６５，３１４，
３１６，３１８，３２０，及び３２２はターンオンし
て，コンデンサ２７０を充電させる。いったんコンデン
サ２７０のアノード上の電圧が３Ｖｂｅに達すると，こ
の比較器回路は，放電状態にスイッチバックする。この
プロセスは，無期限に繰り返す。バイアス発生器２００
と関連しているトランジスタ３２４，３２６，及び３２
８，及びトランジスタ３３０（図５ｂ）は，発振器２０
２に対するバイアス電流を供給する。
【００３０】方形波電圧出力が３Ｖｂｅのその高レベル
にあるとき，電流はトランジスタ２５８（図５ｂ）内へ
スイッチされ，かつトランジスタ２６６内へはスイッチ
されない。方形波電圧出力が２Ｖｂｅのその低レベルに
あるとき，電流はトランジスタ２５８（図５ｂ）内へは
スイッチされず，かつトランジスタ２６６内へスイッチ
される。いま，図５ｂを参照すると，トランジスタ２５
８のコレクタ電流は，トランジスタ２６０，３３２，３
３４，及び３３６を含む電流ミラー回路２０８の一部分
を通過する。トランジスタ３３２のコレクタ電流は，ト
ランジスタ２５８のコレクタ電流に等しい。同様に，ト
ランジスタ２６６（図５ａ）のコレクタ電流は，トラン
ジスタ３３８，３４０，３４２，及び３４４を含む電流
ミラー回路２０８の他の部分を通過する。トランジスタ
３４２のコレクタ電流は，トランジスタ２６６のコレク
タ電流に等しい。電流ミラー回路２０８は，発振器２０
２をスイッチ駆動器２１０から分離する。トランジスタ
３３２及び３４２の発振器電流は，スイッチ駆動器２１
０を駆動するのに使用される。
にあるとき，電流はトランジスタ２５８（図５ｂ）内へ
スイッチされ，かつトランジスタ２６６内へはスイッチ
されない。方形波電圧出力が２Ｖｂｅのその低レベルに
あるとき，電流はトランジスタ２５８（図５ｂ）内へは
スイッチされず，かつトランジスタ２６６内へスイッチ
される。いま，図５ｂを参照すると，トランジスタ２５
８のコレクタ電流は，トランジスタ２６０，３３２，３
３４，及び３３６を含む電流ミラー回路２０８の一部分
を通過する。トランジスタ３３２のコレクタ電流は，ト
ランジスタ２５８のコレクタ電流に等しい。同様に，ト
ランジスタ２６６（図５ａ）のコレクタ電流は，トラン
ジスタ３３８，３４０，３４２，及び３４４を含む電流
ミラー回路２０８の他の部分を通過する。トランジスタ
３４２のコレクタ電流は，トランジスタ２６６のコレク
タ電流に等しい。電流ミラー回路２０８は，発振器２０
２をスイッチ駆動器２１０から分離する。トランジスタ
３３２及び３４２の発振器電流は，スイッチ駆動器２１
０を駆動するのに使用される。
【００３１】スイッチ駆動器２１０は，それ自体の内部
電圧バイアス発生器２１０ａを含み，この内部電圧バイ
アス発生器はトランジスタ３４６，３４８，３５０，３
５２，及び３５４を含む。バイアス発生器２００と関連
しているトランジスタ３５６は，これらのトランジスタ
に対するバイアス電流を供給する。内部電圧バイアス発
生器２１０ａは，上側逆バイアス回路２１０ｂ内のクラ
ンピングトランジスタ３６４及び３６６に対するバイア
スを施す。内部電圧バイアス発生器２１０ａは，また，
下側逆バイアス回路２１０ｃ内のクランピングトランジ
スタ３７４及び３７６に対するバイアスを施す。逆バイ
アス回路２１０ｂ及び２１０ｃは，電力スイッチ２１２
ｂ（図５ｃ）及び２１２ｃ（図５ｃ）を，要求されたと
き，ターンオフすることを保証する。電力スイッチ２１
２ａ及び電力スイッチ２１２ｄ（図５ｃ）はこのような
回路構成を必要としないが，これは，これら２つのスイ
ッチがその負電圧レベルによって逆バイアスされるから
である。
電圧バイアス発生器２１０ａを含み，この内部電圧バイ
アス発生器はトランジスタ３４６，３４８，３５０，３
５２，及び３５４を含む。バイアス発生器２００と関連
しているトランジスタ３５６は，これらのトランジスタ
に対するバイアス電流を供給する。内部電圧バイアス発
生器２１０ａは，上側逆バイアス回路２１０ｂ内のクラ
ンピングトランジスタ３６４及び３６６に対するバイア
スを施す。内部電圧バイアス発生器２１０ａは，また，
下側逆バイアス回路２１０ｃ内のクランピングトランジ
スタ３７４及び３７６に対するバイアスを施す。逆バイ
アス回路２１０ｂ及び２１０ｃは，電力スイッチ２１２
ｂ（図５ｃ）及び２１２ｃ（図５ｃ）を，要求されたと
き，ターンオフすることを保証する。電力スイッチ２１
２ａ及び電力スイッチ２１２ｄ（図５ｃ）はこのような
回路構成を必要としないが，これは，これら２つのスイ
ッチがその負電圧レベルによって逆バイアスされるから
である。
【００３２】上側逆バイアス回路２１０ｂのトランジス
タ３６４及び３６６は，これらのそれぞれのエミッタに
接続された線路３６５及び３６７を＋Ｖｃｃ−Ｖｂｅに
クランプする。電流ミラー回路２０８のトランジスタ３
４２のコレクタ上に電流が流れるとき，上側逆バイアス
回路２１０ｂの抵抗器３５８に結合されたトランジスタ
３６０，３６２，３６８，及び３７０はターンオンし，
かつ線路３６５及び３６７は＋Ｖｃｃ−Ｖｂｅにクラン
プされる。発振器２０２が状態を変化すると，電流がト
ランジスタ３３２のコレクタに流れて，下側逆バイアス
回路２１０ｃの抵抗器３７２に結合されたトランジスタ
３７８，３８０，３８２，及び３８４をターンオンオン
し，線路３６５及び３６７を＋Ｖｂｅへ旋回降下させ
る。コンデンサ３８６のカソードは，トランジスタ３８
８及び３８９（図５ｃ）によってクランプされて＋Ｖ
ｂｅから−Ｖｂｅへ旋回する。コンデンサ３９０のカソ
ードは，トランジスタ３９２及び３９３によってクラン
プされて＋Ｖｃｃ−Ｖｂｅから＋Ｖｃｃ＋Ｖｂｅへ旋回
する。
タ３６４及び３６６は，これらのそれぞれのエミッタに
接続された線路３６５及び３６７を＋Ｖｃｃ−Ｖｂｅに
クランプする。電流ミラー回路２０８のトランジスタ３
４２のコレクタ上に電流が流れるとき，上側逆バイアス
回路２１０ｂの抵抗器３５８に結合されたトランジスタ
３６０，３６２，３６８，及び３７０はターンオンし，
かつ線路３６５及び３６７は＋Ｖｃｃ−Ｖｂｅにクラン
プされる。発振器２０２が状態を変化すると，電流がト
ランジスタ３３２のコレクタに流れて，下側逆バイアス
回路２１０ｃの抵抗器３７２に結合されたトランジスタ
３７８，３８０，３８２，及び３８４をターンオンオン
し，線路３６５及び３６７を＋Ｖｂｅへ旋回降下させ
る。コンデンサ３８６のカソードは，トランジスタ３８
８及び３８９（図５ｃ）によってクランプされて＋Ｖ
ｂｅから−Ｖｂｅへ旋回する。コンデンサ３９０のカソ
ードは，トランジスタ３９２及び３９３によってクラン
プされて＋Ｖｃｃ−Ｖｂｅから＋Ｖｃｃ＋Ｖｂｅへ旋回
する。
【００３３】図５ｃを参照すると，ランジスタ３４２
（図５ｂ）のコレクタ上に電流が流れるとき，ベース電
流回路２１０ｅのトランジスタ３９６，３９８，４０
０，４０６，及び４０８はターンオンして，電力スイッ
チ２１２ｂのトランジスタ４０２へのベース電流を制限
することによってトランジスタ４０４をターンオフ開始
させる。トランジスタ４０４にかかる電圧がその値の半
分に降下するとき，トランジスタ４１０からのトランジ
スタ４１２へ電流が流れ，かつトランジスタ４１４及び
４１６，及び抵抗器４１８，４１９，及び４２０を含む
電圧クランプ２１０ｇを通しては流れない。トランジス
タ４０４，４２２，及び４１２にかかる電圧レベルの変
化は，トランジスタ４１０からトランジスタ４１２へ電
流を流し，これがトランジスタ４１２，４２４，及び４
２６をターンオンさせる。トランジスタ４２８はターン
オンして，電力スイッチ２１２ｃの電力スイッチトラン
ジスタ４３０を活性化する。トランジスタ４３２，４３
４，４３６，及び４３８はターンオンして，トランジス
タ４４０からの電流をトランジスタ４４２及び４４４，
及び抵抗器４４６，４４８，及び４５０を含む電圧クラ
ンプ２１０ｆへ流す。トランジスタ４０２はまたターン
オフして，電力スイッチ２１２ｂ内の電力スイッチトラ
ンジスタ４０４を更にターンオフする。電力スイッチ２
１２ｄの電力スイッチトランジスタ４５２は，トランジ
スタ４５４及び４５６を通してターンオンされる。電力
スイッチトランジスタ４５２及び４３０がターンオンす
ると，外部コンデンサ３４が充電を開始する。電力スイ
ッチ２１２ａ（図５ｂ）の電力スイッチトランジスタ４
５８は，トランジスタ４３６によって電力スイッチ２１
２ａ（図５ｂ）のトランジスタ４６０，４６２，及び４
６４を通してターンオフされる。したがって，電力スイ
ッチトランジスタ４０４及び４５８（図５ｂ）がオフで
あるので，外部コンデンサ２８は放電を開始する。
（図５ｂ）のコレクタ上に電流が流れるとき，ベース電
流回路２１０ｅのトランジスタ３９６，３９８，４０
０，４０６，及び４０８はターンオンして，電力スイッ
チ２１２ｂのトランジスタ４０２へのベース電流を制限
することによってトランジスタ４０４をターンオフ開始
させる。トランジスタ４０４にかかる電圧がその値の半
分に降下するとき，トランジスタ４１０からのトランジ
スタ４１２へ電流が流れ，かつトランジスタ４１４及び
４１６，及び抵抗器４１８，４１９，及び４２０を含む
電圧クランプ２１０ｇを通しては流れない。トランジス
タ４０４，４２２，及び４１２にかかる電圧レベルの変
化は，トランジスタ４１０からトランジスタ４１２へ電
流を流し，これがトランジスタ４１２，４２４，及び４
２６をターンオンさせる。トランジスタ４２８はターン
オンして，電力スイッチ２１２ｃの電力スイッチトラン
ジスタ４３０を活性化する。トランジスタ４３２，４３
４，４３６，及び４３８はターンオンして，トランジス
タ４４０からの電流をトランジスタ４４２及び４４４，
及び抵抗器４４６，４４８，及び４５０を含む電圧クラ
ンプ２１０ｆへ流す。トランジスタ４０２はまたターン
オフして，電力スイッチ２１２ｂ内の電力スイッチトラ
ンジスタ４０４を更にターンオフする。電力スイッチ２
１２ｄの電力スイッチトランジスタ４５２は，トランジ
スタ４５４及び４５６を通してターンオンされる。電力
スイッチトランジスタ４５２及び４３０がターンオンす
ると，外部コンデンサ３４が充電を開始する。電力スイ
ッチ２１２ａ（図５ｂ）の電力スイッチトランジスタ４
５８は，トランジスタ４３６によって電力スイッチ２１
２ａ（図５ｂ）のトランジスタ４６０，４６２，及び４
６４を通してターンオフされる。したがって，電力スイ
ッチトランジスタ４０４及び４５８（図５ｂ）がオフで
あるので，外部コンデンサ２８は放電を開始する。
【００３４】発振器２０２が状態を変化した後トランジ
スタ３３２（図５ｂ）のコレクタ上に電流が流れると，
電力スイッチトランジスタ４５８（図５ｂ）及び４０４
はターンオンし，他方電力スイッチトランジスタ４３０
及び４５２はターンオフする。トランジスタ３３２のコ
レクタ電流は，トランジスタ４６６，４６８，４７０，
及び４７２（図５ｂ），及びトランジスタ４７４及び４
７６を含むベース電流回路２１０ｄをターンオンさせ
る。ベース電流回路２１０ｄ（図５ｂ）及び２１０ｅ
は，正電圧レベルを短絡するのを防止するために電力ス
イッチ２１２ｂ及び２１２ｃが同時にオンしないことを
保証する。トランジスタ４７４及び４７６はターンオン
し，かつ電力スイッチトランジスタ４３０の不活性化を
開始させる。トランジスタ４３２，４３４，４３６，及
び４３８はターンオンして，電力スイッチ２１２ｂに電
流を流し，電力スイッチトランジスタ４０４を活性化す
る。電力スイッチ２１２ａのトランジスタ４６０及び４
６４（図５ｂ）もまた，ターンオンして電力スイッチ４
５８を活性化する。トランジスタ４１０からの電流は，
トランジスタ４１４において電圧クランプ２１０ｇに流
れて，トランジスタ４１２，４２４，４２６，及び４５
６をターンオフする。これらは，代わって，トランジス
タ４２８及び４５４をターンオフさせ，これによって電
力スイッチトランジスタ４３０及び４５２を不活性化す
る。
スタ３３２（図５ｂ）のコレクタ上に電流が流れると，
電力スイッチトランジスタ４５８（図５ｂ）及び４０４
はターンオンし，他方電力スイッチトランジスタ４３０
及び４５２はターンオフする。トランジスタ３３２のコ
レクタ電流は，トランジスタ４６６，４６８，４７０，
及び４７２（図５ｂ），及びトランジスタ４７４及び４
７６を含むベース電流回路２１０ｄをターンオンさせ
る。ベース電流回路２１０ｄ（図５ｂ）及び２１０ｅ
は，正電圧レベルを短絡するのを防止するために電力ス
イッチ２１２ｂ及び２１２ｃが同時にオンしないことを
保証する。トランジスタ４７４及び４７６はターンオン
し，かつ電力スイッチトランジスタ４３０の不活性化を
開始させる。トランジスタ４３２，４３４，４３６，及
び４３８はターンオンして，電力スイッチ２１２ｂに電
流を流し，電力スイッチトランジスタ４０４を活性化す
る。電力スイッチ２１２ａのトランジスタ４６０及び４
６４（図５ｂ）もまた，ターンオンして電力スイッチ４
５８を活性化する。トランジスタ４１０からの電流は，
トランジスタ４１４において電圧クランプ２１０ｇに流
れて，トランジスタ４１２，４２４，４２６，及び４５
６をターンオフする。これらは，代わって，トランジス
タ４２８及び４５４をターンオフさせ，これによって電
力スイッチトランジスタ４３０及び４５２を不活性化す
る。
【００３５】トランジスタ４７８，及び抵抗器４８０，
４８２，４８４，及び４８６を含む保護回路２１０ｈ
は，電力スイッチトランジスタ４５８を絶縁破壊から保
護する。同様に，トランジスタ４８８，及び抵抗器４９
０，４９２，４９４，及び４９６を含む保護回路２１０
ｊは，電力スイッチトランジスタ４５２を絶縁破壊から
保護する。スイッチ駆動器２１０は，また，電力スイッ
チトランジスタ４３０及び４５２がターンオンする前に
電力スイッチトランジスタ４５８（図５ｂ）及び４０４
がターンオフすること，並びにこれと逆の関係を保証す
る。電力スイッチトランジスタ４５８（図５），４０
４，４３０，及び４５２は，好適には，二重エミッタ構
造を有する。その第２エミッタは，負帰還ループを生成
して，これらのトランジスタ内の強い飽和を防止する。
このような防止は，これらの電力スイッチトランジスタ
を単一エミッタトランジスタよりも一層効率的にする。
４８２，４８４，及び４８６を含む保護回路２１０ｈ
は，電力スイッチトランジスタ４５８を絶縁破壊から保
護する。同様に，トランジスタ４８８，及び抵抗器４９
０，４９２，４９４，及び４９６を含む保護回路２１０
ｊは，電力スイッチトランジスタ４５２を絶縁破壊から
保護する。スイッチ駆動器２１０は，また，電力スイッ
チトランジスタ４３０及び４５２がターンオンする前に
電力スイッチトランジスタ４５８（図５ｂ）及び４０４
がターンオフすること，並びにこれと逆の関係を保証す
る。電力スイッチトランジスタ４５８（図５），４０
４，４３０，及び４５２は，好適には，二重エミッタ構
造を有する。その第２エミッタは，負帰還ループを生成
して，これらのトランジスタ内の強い飽和を防止する。
このような防止は，これらの電力スイッチトランジスタ
を単一エミッタトランジスタよりも一層効率的にする。
【００３６】したがって，本発明によって，上に記載さ
れたその数々の目的，目標及び利点を満足する演算増幅
器及び単一電荷ポンプ／演算増幅器デバイスが提供され
たことは，明らかである。本発明の好適実施例が詳細に
説明されたが，種々の変更，置換及び代替がこれらに可
能であることは，云うでもない。例えば，演算増幅器１
２は図１の電荷ポンプと関連して示されているが，演算
増幅器１２を他の用途においてその分離特性を利用する
ために個別デバイスとして製作することもできる。他の
例としては，多くの構成要素が相互に直接接続されてい
るとして図示されている。しかし，このような構成要素
を，多くの場合，相互に直接接続するよりも中継構成要
素を経由して一括に係合すこともできる。更に他の例
は，当業者によって容易に確認可能であり，及び上掲の
特許請求の範囲によって規定された本発明の精神と範囲
に反することなく製作可能である。
れたその数々の目的，目標及び利点を満足する演算増幅
器及び単一電荷ポンプ／演算増幅器デバイスが提供され
たことは，明らかである。本発明の好適実施例が詳細に
説明されたが，種々の変更，置換及び代替がこれらに可
能であることは，云うでもない。例えば，演算増幅器１
２は図１の電荷ポンプと関連して示されているが，演算
増幅器１２を他の用途においてその分離特性を利用する
ために個別デバイスとして製作することもできる。他の
例としては，多くの構成要素が相互に直接接続されてい
るとして図示されている。しかし，このような構成要素
を，多くの場合，相互に直接接続するよりも中継構成要
素を経由して一括に係合すこともできる。更に他の例
は，当業者によって容易に確認可能であり，及び上掲の
特許請求の範囲によって規定された本発明の精神と範囲
に反することなく製作可能である。
【００３７】以上の説明に関して更に以下の項を開示す
る。
る。
【００３８】（１） 電流バイアスを施するために中性
電圧レベルに結合するように動作可能のバイアス発生器
と，前記バイアス発生器に結合されかつ２つの入力信号
を受信するように動作可能の入力段であって，前記入力
信号上に現れる雑音を分離する平衡信号経路を含む前記
入力段と，前記入力信号を単一差分信号に変換するため
に前記平衡信号経路に結合された変換回路と，出力信号
になるように前記単一差分信号を処理するために前記変
換回路に結合された出力段であって，前記入力信号の変
動に応答して正電圧レベルの実質的近くから負電圧レベ
ルの実質的近くまで旋回するように動作可能の前記出力
段と，を含を含む演算増幅器。
電圧レベルに結合するように動作可能のバイアス発生器
と，前記バイアス発生器に結合されかつ２つの入力信号
を受信するように動作可能の入力段であって，前記入力
信号上に現れる雑音を分離する平衡信号経路を含む前記
入力段と，前記入力信号を単一差分信号に変換するため
に前記平衡信号経路に結合された変換回路と，出力信号
になるように前記単一差分信号を処理するために前記変
換回路に結合された出力段であって，前記入力信号の変
動に応答して正電圧レベルの実質的近くから負電圧レベ
ルの実質的近くまで旋回するように動作可能の前記出力
段と，を含を含む演算増幅器。
【００３９】（２） 第１項記載の演算増幅器におい
て，前記出力段は前記出力信号上に線形性と低ひずみを
付与するためにＰＮＰトランジスタを含む，演算増幅
器。
て，前記出力段は前記出力信号上に線形性と低ひずみを
付与するためにＰＮＰトランジスタを含む，演算増幅
器。
【００４０】（３） 第２項記載の演算増幅器におい
て，前記ＰＮＰトランジスタは前記出力信号に結合され
る，演算増幅器。
て，前記ＰＮＰトランジスタは前記出力信号に結合され
る，演算増幅器。
【００４１】（４） 第３項記載の演算増幅器におい
て，前記ＰＮＰトランジスタのエミッタは前記出力信号
に結合される，演算増幅器。
て，前記ＰＮＰトランジスタのエミッタは前記出力信号
に結合される，演算増幅器。
【００４２】（５） 第４項記載の演算増幅器におい
て，抵抗器が前記エミッタと前記出力信号との間に結合
される，演算増幅器。
て，抵抗器が前記エミッタと前記出力信号との間に結合
される，演算増幅器。
【００４３】（６） 第１項記載の演算増幅器におい
て，前記バイアス発生器は前記負電圧レベルから分離さ
れる，演算増幅器。
て，前記バイアス発生器は前記負電圧レベルから分離さ
れる，演算増幅器。
【００４４】（７） 第１項記載の演算増幅器であっ
て，前記負電圧レベルから分離された構成要素を含む演
算増幅器。
て，前記負電圧レベルから分離された構成要素を含む演
算増幅器。
【００４５】（８） 第７項記載の演算増幅器であっ
て，基板内に形成されかつ前記基板から分離されたトラ
ンジスタデバイスを更に含む演算増幅器。
て，基板内に形成されかつ前記基板から分離されたトラ
ンジスタデバイスを更に含む演算増幅器。
【００４６】（９） 第８項記載の演算増幅器におい
て，前記トランジスタは前記基板内の半導体タンク内に
製作され，前記タンクは前記基板から前記トランジスタ
を分離する，演算増幅器。
て，前記トランジスタは前記基板内の半導体タンク内に
製作され，前記タンクは前記基板から前記トランジスタ
を分離する，演算増幅器。
【００４７】（１０） 第１項記載の演算増幅器におい
て，前記入力段は前記入力信号を受信するために接合形
電界効果トランジスタを含む，演算増幅器。
て，前記入力段は前記入力信号を受信するために接合形
電界効果トランジスタを含む，演算増幅器。
【００４８】（１１） 第１項記載の演算増幅器におい
て，前記出力信号は高容量性負荷を駆動するように動作
可能である，演算増幅器。
て，前記出力信号は高容量性負荷を駆動するように動作
可能である，演算増幅器。
【００４９】（１２） 正電圧レベルと，中性電圧レベ
ルと，負電圧レベルとを受信するように動作可能の演算
増幅器であって，前記正電圧レベルと負電圧レベルとの
間に結合されるように動作可能でありかつ前記負電圧レ
ベルから分離されたバイアス発生器と，前記バイアス発
生器に結合されかつ２つの入力信号を受信するように動
作可能である入力段であって，前記入力信号上に出現す
る雑音を分離するために平衡信号経路を含む前記入力段
と，前記入力信号を単一差分信号に変換するために前記
平衡信号経路に結合された変換回路と，出力信号になる
ように前記単一差分信号を処理するために前記変換回路
に結合された出力段であって，前記出力信号が前記入力
信号の変動に応答して前記正電圧レベルの実質的近くか
ら負電圧レベルの実質的近くまで旋回する動作可能であ
りかつ高容量負荷を駆動する動作可能であるように，前
記出力信号に結合されたＰＮＰトランジスタを含む前記
出力段と，を含む演算増幅器。
ルと，負電圧レベルとを受信するように動作可能の演算
増幅器であって，前記正電圧レベルと負電圧レベルとの
間に結合されるように動作可能でありかつ前記負電圧レ
ベルから分離されたバイアス発生器と，前記バイアス発
生器に結合されかつ２つの入力信号を受信するように動
作可能である入力段であって，前記入力信号上に出現す
る雑音を分離するために平衡信号経路を含む前記入力段
と，前記入力信号を単一差分信号に変換するために前記
平衡信号経路に結合された変換回路と，出力信号になる
ように前記単一差分信号を処理するために前記変換回路
に結合された出力段であって，前記出力信号が前記入力
信号の変動に応答して前記正電圧レベルの実質的近くか
ら負電圧レベルの実質的近くまで旋回する動作可能であ
りかつ高容量負荷を駆動する動作可能であるように，前
記出力信号に結合されたＰＮＰトランジスタを含む前記
出力段と，を含む演算増幅器。
【００５０】（１３） 第１２項記載の演算増幅器にお
いて，前記入力段は前記入力信号を受信するために接合
形電界効果トランジスタを含む，演算増幅器。
いて，前記入力段は前記入力信号を受信するために接合
形電界効果トランジスタを含む，演算増幅器。
【００５１】（１４） 第１３項記載の演算増幅器であ
って，前記負電圧レベルから分離された構成要素を含む
演算増幅器。
って，前記負電圧レベルから分離された構成要素を含む
演算増幅器。
【００５２】（１５） 第１電圧レベルとを受信する第
１入力と，中性電圧レベルを受信する第２入力とを有す
る集積回路デバイスであって，演算増幅器と，前記演算
増幅器に結合されかつ前記第１電圧レベルに応答して第
３電圧レベルを発生するように動作可能である電荷ポン
プとを含み，前記演算増幅器は前記第３電圧レベルから
分離されたバイアス発生器を含む，デバイス。
１入力と，中性電圧レベルを受信する第２入力とを有す
る集積回路デバイスであって，演算増幅器と，前記演算
増幅器に結合されかつ前記第１電圧レベルに応答して第
３電圧レベルを発生するように動作可能である電荷ポン
プとを含み，前記演算増幅器は前記第３電圧レベルから
分離されたバイアス発生器を含む，デバイス。
【００５３】（１６） 第１５項記載のデバイスにおい
て，前記電荷ポンプは電流バイアス発生器と，前記バイ
アス発生器に結合された電圧バイアス発生器と，方形波
信号を発生するために前記電圧バイアス発生器に結合さ
れた発振器と，前記発振器に結合された複数の電力スイ
ッチとを含み，前記方形波信号は前記複数の電力スイッ
チをオフ状態とオン状態に駆動するように動作可能であ
る，デバイス。
て，前記電荷ポンプは電流バイアス発生器と，前記バイ
アス発生器に結合された電圧バイアス発生器と，方形波
信号を発生するために前記電圧バイアス発生器に結合さ
れた発振器と，前記発振器に結合された複数の電力スイ
ッチとを含み，前記方形波信号は前記複数の電力スイッ
チをオフ状態とオン状態に駆動するように動作可能であ
る，デバイス。
【００５４】（１７） 第１６項記載のデバイスであっ
て，前記電力スイッチに結合されかつ前記第３電圧レベ
ルを発生するために充電と放電とをするように動作可能
の２つの外部コンデンサを更に含むデバイス。
て，前記電力スイッチに結合されかつ前記第３電圧レベ
ルを発生するために充電と放電とをするように動作可能
の２つの外部コンデンサを更に含むデバイス。
【００５５】（１８） 第１６項記載のデバイスであっ
て，前記発振器を一時的に使用禁止するために前記発振
器に結合された使用禁止回路を更に含むデバイス。
て，前記発振器を一時的に使用禁止するために前記発振
器に結合された使用禁止回路を更に含むデバイス。
【００５６】（１９） 第１６項記載のデバイスであっ
て，前記電力スイッチから前記発振器を分離する電流ミ
ラー回路を更に含むデバイス。
て，前記電力スイッチから前記発振器を分離する電流ミ
ラー回路を更に含むデバイス。
【００５７】（２０） 第１６項記載のデバイスであっ
て，前記電力スイッチの動作を制御するスイッチ駆動器
を更に含むデバイス。
て，前記電力スイッチの動作を制御するスイッチ駆動器
を更に含むデバイス。
【００５８】（２１） 第１５項記載のデバイスにおい
て，前記第１電圧レベルは正供給電圧を含む，デバイ
ス。
て，前記第１電圧レベルは正供給電圧を含む，デバイ
ス。
【００５９】（２２） 第１５項記載のデバイスにおい
て，前記第１電圧レベルは正電圧レベルを含み，前記第
３電圧レベルは負電圧レベルを含み，かつ前記演算増幅
器は前記正電圧レベルと，前記中性電圧レベルと，前記
負電圧レベルとを受信するように動作可能であり，かつ
前記演算増幅器は電流バイアスを提供するために前記中
性電圧レベルに結合されたバイアス発生器と，前記バイ
アス発生器に結合されかつ２つの入力信号を受信するよ
うに動作可能である入力段であって，前記入力信号上に
出現する平衡信号経路を含む前記入力段と，前記入力信
号を単一差分信号に変換するために前記平衡信号経路に
結合された変換回路と，出力信号になるように前記単一
差分信号を処理するために前記変換回路に結合された出
力段であって，前記入力信号の変動に応答して正電圧レ
ベルの実質的近くから負電圧レベルの実質的近くまで旋
回するように動作可能の前記出力段と，を含む，デバイ
ス。
て，前記第１電圧レベルは正電圧レベルを含み，前記第
３電圧レベルは負電圧レベルを含み，かつ前記演算増幅
器は前記正電圧レベルと，前記中性電圧レベルと，前記
負電圧レベルとを受信するように動作可能であり，かつ
前記演算増幅器は電流バイアスを提供するために前記中
性電圧レベルに結合されたバイアス発生器と，前記バイ
アス発生器に結合されかつ２つの入力信号を受信するよ
うに動作可能である入力段であって，前記入力信号上に
出現する平衡信号経路を含む前記入力段と，前記入力信
号を単一差分信号に変換するために前記平衡信号経路に
結合された変換回路と，出力信号になるように前記単一
差分信号を処理するために前記変換回路に結合された出
力段であって，前記入力信号の変動に応答して正電圧レ
ベルの実質的近くから負電圧レベルの実質的近くまで旋
回するように動作可能の前記出力段と，を含む，デバイ
ス。
【００６０】（２３） 第２２項記載のデバイスにおい
て，前記出力段は前記出力信号上に線形性と低ひずみを
付与するためにＰＮＰトランジスタを含む，演算増幅
器。
て，前記出力段は前記出力信号上に線形性と低ひずみを
付与するためにＰＮＰトランジスタを含む，演算増幅
器。
【００６１】（２４） 第２４項記載のデバイスにおい
て，前記バイアス発生器は前記負電圧レベルから分離さ
れる，デバイス。
て，前記バイアス発生器は前記負電圧レベルから分離さ
れる，デバイス。
【００６２】（２５） 第２２項記載のデバイスにおい
て，前記演算増幅器は前記負電圧レベルから分離された
構成要素を含む，デバイス。
て，前記演算増幅器は前記負電圧レベルから分離された
構成要素を含む，デバイス。
【００６３】（２６） 第２５項記載のデバイスにおい
て，前記演算増幅器は基板内に形成されかつ前記基板か
ら分離されたトランジスタデバイスを更に含む，デバイ
ス。
て，前記演算増幅器は基板内に形成されかつ前記基板か
ら分離されたトランジスタデバイスを更に含む，デバイ
ス。
【００６４】（２７） 第２６項記載のデバイスにおい
て，前記トランジスタは前記基板内の半導体タンク内に
製作され，前記タンクは前記基板から前記トランジスタ
を分離する，デバイス。
て，前記トランジスタは前記基板内の半導体タンク内に
製作され，前記タンクは前記基板から前記トランジスタ
を分離する，デバイス。
【００６５】（２８） 第２２項記載のデバイスにおい
て，前記入力段は前記入力信号を受信するために接合形
電界効果トランジスタを含む，デバイス。
て，前記入力段は前記入力信号を受信するために接合形
電界効果トランジスタを含む，デバイス。
【００６６】（２９） 第２２項記載のデバイスにおい
て，前記出力信号は高容量性負荷を駆動するように動作
可能である，デバイス。
て，前記出力信号は高容量性負荷を駆動するように動作
可能である，デバイス。
【００６７】（３０） 集積回路デバイス１０は，演算
増幅器１２と負電圧レベル−ＶＣＣを生成する電荷ポン
プ１４を有する。前記演算増幅器１２は，好適には，種
々の副構成要素を有する。特に，バイアス発生器３６
が，前記演算増幅器１２に含まれ，前記負電圧レベルか
ら分離されて中性電圧レベル３１に接続され，かつ前記
演算増幅器１２に対する電流を供給する。入力段３８
は，２つの入力信号を受信する入力１６，１８を有し，
かつ平衡信号経路内に入力信号を維持する。変換回路要
素４０は，前記入力信号を受信し，単一差分信号を生成
し，かつ前記入力段３８に受信した雑音を除去する。出
力段は，前記単一差分信号を処理して前記演算増幅器１
２の外へ転送する。
増幅器１２と負電圧レベル−ＶＣＣを生成する電荷ポン
プ１４を有する。前記演算増幅器１２は，好適には，種
々の副構成要素を有する。特に，バイアス発生器３６
が，前記演算増幅器１２に含まれ，前記負電圧レベルか
ら分離されて中性電圧レベル３１に接続され，かつ前記
演算増幅器１２に対する電流を供給する。入力段３８
は，２つの入力信号を受信する入力１６，１８を有し，
かつ平衡信号経路内に入力信号を維持する。変換回路要
素４０は，前記入力信号を受信し，単一差分信号を生成
し，かつ前記入力段３８に受信した雑音を除去する。出
力段は，前記単一差分信号を処理して前記演算増幅器１
２の外へ転送する。
【図１】本発明による単一電荷ポンプ／演算増幅器デバ
イスのブロック線図。
イスのブロック線図。
【図２】本発明による演算増幅器のブロック線図。
【図３】本発明による演算増幅器の概略電気回路図。
【図４】本発明による電荷ポンプのブロック線図。
【図５】本発明による電荷ポンプの概略電気回路図であ
って，ａはバイアス発生器，発振器，電圧バイアス発生
器，及び使用禁止回路の概略電気回路図，ｂは電流ミラ
ー回路，スイッチ駆動器の一部分，及び電力スイッチの
１つの概略電気回路図，図ｃはスイッチ駆動器の残りの
部分，及び電力スイッチの残りの３つの概略電気回路
図。
って，ａはバイアス発生器，発振器，電圧バイアス発生
器，及び使用禁止回路の概略電気回路図，ｂは電流ミラ
ー回路，スイッチ駆動器の一部分，及び電力スイッチの
１つの概略電気回路図，図ｃはスイッチ駆動器の残りの
部分，及び電力スイッチの残りの３つの概略電気回路
図。
１０ 単一電荷ポンプ／演算増幅器デバイス １２ 演算増幅器 １４ 電荷ポンプ １６ 第１入力 １８ 第２入力 ２０ 出力 ２２ 単一供給信号入力 ２４，２６ ピン ２８ 外部コンデンサ ３０ ピン ３１ 中性電圧レベル ３２ ピン ３４ 外部コンデンサ ３６ バイアス発生器 ３８ 入力段 ４０ 変換回路要素 ４２ 出力段 １５２，１５４ 出力トランジスタ ２００ バイアス発生器 ２０２ 発振器 ２０４ 個別電圧バイアス発生器 ２０６ 使用禁止回路 ２０８ 電流ミラー回路 ２１０ スイッチ駆動器 ２１０ａ 内部電圧バイアス発生器 ２１０ｂ 上側逆バイアス回路 ２１０ｃ 下側逆バイアス回路 ２１０ｄ，２１０ｅ ベース電流回路 ２１２，２１２ａ〜２１２ｄ 電力スイッチ
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年３月３０日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正内容】
【書類名】 明細書
【発明の名称】 演算増幅器
【特許請求の範囲】
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、一般に集積回路デバイ
ス、特に単一デバイス内に電荷ポンプと結合された単一
供給演算増幅器に関する。
ス、特に単一デバイス内に電荷ポンプと結合された単一
供給演算増幅器に関する。
【０００２】
【従来の技術】演算増幅器及び電荷ポンプは、先行技術
において周知である。演算増幅器は、広く種々な線形及
びディジタル機能を遂行する。電荷ポンプは、正電圧レ
ベルから負電圧レベルを生成するために使用される。し
たがって、１つの通例の技術は、電荷ポンプを演算増幅
器と組み合わせて使用して、これによって使用者に単一
供給信号のみを用意させる。この組合わせを通して、そ
の単一供給信号は、その電荷ポンプを経由して変換され
ると、その演算増幅器に正及び負電圧両供給を施す。し
かしながら、この電荷ポンプと演算増幅器は別々のパッ
ケージ内に収容され、したがって、具体化に当たりその
使用者にこれらを互いに結合させる必要を生じさせる。
において周知である。演算増幅器は、広く種々な線形及
びディジタル機能を遂行する。電荷ポンプは、正電圧レ
ベルから負電圧レベルを生成するために使用される。し
たがって、１つの通例の技術は、電荷ポンプを演算増幅
器と組み合わせて使用して、これによって使用者に単一
供給信号のみを用意させる。この組合わせを通して、そ
の単一供給信号は、その電荷ポンプを経由して変換され
ると、その演算増幅器に正及び負電圧両供給を施す。し
かしながら、この電荷ポンプと演算増幅器は別々のパッ
ケージ内に収容され、したがって、具体化に当たりその
使用者にこれらを互いに結合させる必要を生じさせる。
【０００３】上述に加えて、電荷ポンプを備える演算増
幅器を具体化するとき、その電荷ポンプ内に生成する負
電圧レベルに固有のリプル作用から問題が起こる。この
リプル作用は、その電荷ポンプ内の発振器によって生成
され、その負電圧レベル上に電圧スパイクを出現させ
る。先行技術の演算増幅器は、そのリプル作用を回避す
る限定された能力しか有さない。したがって、そのリプ
ル作用は、しばしば、その演算増幅器の回路要素内へ導
入されて、その回路の動作能力を劣化させる。
幅器を具体化するとき、その電荷ポンプ内に生成する負
電圧レベルに固有のリプル作用から問題が起こる。この
リプル作用は、その電荷ポンプ内の発振器によって生成
され、その負電圧レベル上に電圧スパイクを出現させ
る。先行技術の演算増幅器は、そのリプル作用を回避す
る限定された能力しか有さない。したがって、そのリプ
ル作用は、しばしば、その演算増幅器の回路要素内へ導
入されて、その回路の動作能力を劣化させる。
【０００４】演算増幅器の使用者によってしばしば要求
される他の目標は、その出力は既知参照電圧であるから
にはゼロボルト出力を生成することである。しかしなが
ら、先行技術の単一供給演算増幅器は、ゼロボルトの１
つから２つのダイオード電圧内で出力を生成できるに過
ぎない。多くの技術がその演算増幅器のゼロボルト出力
を生成するために使用されてきているが、しかしこれら
の技術はしばしば他の回路特性を劣化する。例えば、双
極性回路要素を使用することによって、ゼロボルト出力
がその演算増幅器の出力で線形性及び低ひずみを犠牲に
することによって得られる。その結果の高ひずみ及び非
線形性は、具体化システムを通して不正確性を起こすお
それがある。他の例として、ＣＭＯＳ技術はゼロボルト
出力を生成することかできるが、しかしその演算増幅器
からの高出力電流及び低出力インピーダンスを犠姓にす
る。これらの犠牲が多くの場合好ましくないのは、多く
の用途は高容量性負荷を駆動するために高出力電流を必
要とするからである。したがって、先行技術の単一供給
演算増幅器は、他の回路特性に影響することなくゼロボ
ルト出力を生成することができない。
される他の目標は、その出力は既知参照電圧であるから
にはゼロボルト出力を生成することである。しかしなが
ら、先行技術の単一供給演算増幅器は、ゼロボルトの１
つから２つのダイオード電圧内で出力を生成できるに過
ぎない。多くの技術がその演算増幅器のゼロボルト出力
を生成するために使用されてきているが、しかしこれら
の技術はしばしば他の回路特性を劣化する。例えば、双
極性回路要素を使用することによって、ゼロボルト出力
がその演算増幅器の出力で線形性及び低ひずみを犠牲に
することによって得られる。その結果の高ひずみ及び非
線形性は、具体化システムを通して不正確性を起こすお
それがある。他の例として、ＣＭＯＳ技術はゼロボルト
出力を生成することかできるが、しかしその演算増幅器
からの高出力電流及び低出力インピーダンスを犠姓にす
る。これらの犠牲が多くの場合好ましくないのは、多く
の用途は高容量性負荷を駆動するために高出力電流を必
要とするからである。したがって、先行技術の単一供給
演算増幅器は、他の回路特性に影響することなくゼロボ
ルト出力を生成することができない。
【０００５】
【発明が解決しようとする課題】上述した所から、線形
性、低ひずみ、高出力電流、又は低出力インピーダンス
を犠牲にすることなくゼロボルト出力を生成することの
できる演算増幅器に対する要求が起こっていることが認
められる。なおまた、電荷ポンプと演算増幅器を単一デ
バイスに組み合わせかつその電荷ポンプ内に生じる負電
圧レベルのリプル作用をその演算増幅器から分離するこ
との要求も起こっている。
性、低ひずみ、高出力電流、又は低出力インピーダンス
を犠牲にすることなくゼロボルト出力を生成することの
できる演算増幅器に対する要求が起こっていることが認
められる。なおまた、電荷ポンプと演算増幅器を単一デ
バイスに組み合わせかつその電荷ポンプ内に生じる負電
圧レベルのリプル作用をその演算増幅器から分離するこ
との要求も起こっている。
【０００６】本発明によれば、先行技術の演算増幅器及
び電荷ポンプに関連した欠点及び問題を実質的に除去又
は低減する演算増幅器及び単一電荷ポンプ／演算増幅器
デバイスが提供される。
び電荷ポンプに関連した欠点及び問題を実質的に除去又
は低減する演算増幅器及び単一電荷ポンプ／演算増幅器
デバイスが提供される。
【０００７】
【課題を解決するための手段】この演算増幅器はバイア
ス発生器を含み、このバイアス発生器はこれを負電圧レ
ベルから分離するために中性電圧レベルに結合さる。こ
のバイアス発生器は、この演算増幅器にとって適当な電
流レベルを生成する。この演算増幅器は、２つの入力信
号を受信する２つの入力を有する。これらの入力信号
は、このバイアス発生器に結合された入力段の平衡信号
経路内へ入る。これら２つの入力信号は、出力段に入る
前に単一差分信号に変換される。この出力段は、この変
換差分信号を処理してこれを出力信号としてこの演算増
幅器の外へ転送する。
ス発生器を含み、このバイアス発生器はこれを負電圧レ
ベルから分離するために中性電圧レベルに結合さる。こ
のバイアス発生器は、この演算増幅器にとって適当な電
流レベルを生成する。この演算増幅器は、２つの入力信
号を受信する２つの入力を有する。これらの入力信号
は、このバイアス発生器に結合された入力段の平衡信号
経路内へ入る。これら２つの入力信号は、出力段に入る
前に単一差分信号に変換される。この出力段は、この変
換差分信号を処理してこれを出力信号としてこの演算増
幅器の外へ転送する。
【０００８】単一電荷ポンプ／演算増幅器デバイスは、
第１電圧レベル及び第２中性電圧レベルを受信すること
のできる集積回路デバイスである。この集積回路は、演
算増幅器及び電荷ポンプを含む。この電荷ポンプは、第
１電圧レベルに応答して第３電圧レベルを生成する。こ
の演算増幅器は、第３電圧レベルから分離されたバイア
ス発生器を有する。
第１電圧レベル及び第２中性電圧レベルを受信すること
のできる集積回路デバイスである。この集積回路は、演
算増幅器及び電荷ポンプを含む。この電荷ポンプは、第
１電圧レベルに応答して第３電圧レベルを生成する。こ
の演算増幅器は、第３電圧レベルから分離されたバイア
ス発生器を有する。
【０００９】本発明は、先行技術内の他の演算増幅器及
び電荷ポンプに優る数々の技術的利点を提供する。１つ
の技術的利点は、線形性又は低ひずみを犠牲にすること
なく、この演算増幅器からゼロ電圧レベル出力を得るこ
とである。他の技術的利点は、高出力電流又は低出力イ
ンピーダンスを犠牲にすることなくその演算増幅器から
ゼロ電圧レベルを得ることにある。なお他の技術的利点
は、その電荷ポンプによって生成された負電圧レベルに
固有のリプル作用からのその演算増幅器の分離にある。
更に他の技術的利点は、パッケーシ内に演算増幅器及び
電荷ポンプを配置して、その使用者に単一チップデバイ
スに対して単一電源電圧のみを用意すればよいように
し、また必要とされる空間及び接続ハードウエアを減少
させることにある。
び電荷ポンプに優る数々の技術的利点を提供する。１つ
の技術的利点は、線形性又は低ひずみを犠牲にすること
なく、この演算増幅器からゼロ電圧レベル出力を得るこ
とである。他の技術的利点は、高出力電流又は低出力イ
ンピーダンスを犠牲にすることなくその演算増幅器から
ゼロ電圧レベルを得ることにある。なお他の技術的利点
は、その電荷ポンプによって生成された負電圧レベルに
固有のリプル作用からのその演算増幅器の分離にある。
更に他の技術的利点は、パッケーシ内に演算増幅器及び
電荷ポンプを配置して、その使用者に単一チップデバイ
スに対して単一電源電圧のみを用意すればよいように
し、また必要とされる空間及び接続ハードウエアを減少
させることにある。
【００１０】
【実施例】本発明及びその利点の一層完全な理解のため
に、いまから、付図との関連において次の説明を行う。
これらの付図において、同様の参照符号は同様の部品を
示す。
に、いまから、付図との関連において次の説明を行う。
これらの付図において、同様の参照符号は同様の部品を
示す。
【００１１】図１を参照すると、本発明による単一電荷
ポンプ／演算増幅器デバイス１０のブロック線図が示さ
れている。デバイス１０は、演算増幅器１２及び電荷ポ
ンプ１４を含む。デバイス１０は、また、外部信号結合
用に種々の外部ピン接続（大文字で示されている）を含
む。演算増幅器１２は、入力信号＋ＶＩＮを受信する第
１入力１６及び入力信号−ＶＩＮを受信する第２入力１
８を有する。出力２０は、演算増幅器１２からの出力信
号ＶＯＵＴを生成する。単一供給信号入力２２は、演算
増幅器１２及び電荷ポンプ１４に正電圧レベル＋ＶＣＣ
を生成するように動作可能である。電荷ポンプ１４は、
第１外部コンデンサ２８をデバイス１０に接続するピン
２４及び２６を有する。ピン２４はコンデンサ２８のカ
ソードに接続され、ピン２６はコンデンサ２８のアノー
ドに接続される。電荷ポンプ１４は、典型的に接地され
る中性電圧レベル３１に接続されたピン３０、及び電荷
ポンプ１４によって生成される負電圧レベル−ＶＣＣを
生成するピン３２を有する。この負電圧レベルを演算増
幅器１２用電源として使用し、かつまたピン３２に接続
された他のデバイスにも使用することができる。第２外
部コンデンサ３４は、ピン３０と３２との間に接続さ
れ、かつ以下に詳細に説明されるように負電圧レベルを
生成するのに使用される。外部コンデンサ２８及び３４
は、好適には１マイクロファラッド以上の比較的大きい
値を有する。
ポンプ／演算増幅器デバイス１０のブロック線図が示さ
れている。デバイス１０は、演算増幅器１２及び電荷ポ
ンプ１４を含む。デバイス１０は、また、外部信号結合
用に種々の外部ピン接続（大文字で示されている）を含
む。演算増幅器１２は、入力信号＋ＶＩＮを受信する第
１入力１６及び入力信号−ＶＩＮを受信する第２入力１
８を有する。出力２０は、演算増幅器１２からの出力信
号ＶＯＵＴを生成する。単一供給信号入力２２は、演算
増幅器１２及び電荷ポンプ１４に正電圧レベル＋ＶＣＣ
を生成するように動作可能である。電荷ポンプ１４は、
第１外部コンデンサ２８をデバイス１０に接続するピン
２４及び２６を有する。ピン２４はコンデンサ２８のカ
ソードに接続され、ピン２６はコンデンサ２８のアノー
ドに接続される。電荷ポンプ１４は、典型的に接地され
る中性電圧レベル３１に接続されたピン３０、及び電荷
ポンプ１４によって生成される負電圧レベル−ＶＣＣを
生成するピン３２を有する。この負電圧レベルを演算増
幅器１２用電源として使用し、かつまたピン３２に接続
された他のデバイスにも使用することができる。第２外
部コンデンサ３４は、ピン３０と３２との間に接続さ
れ、かつ以下に詳細に説明されるように負電圧レベルを
生成するのに使用される。外部コンデンサ２８及び３４
は、好適には１マイクロファラッド以上の比較的大きい
値を有する。
【００１２】動作中、使用者は、単一正電圧レベル＋Ｖ
ＣＣ、すなわち、正供給信号をデバイス１０に供給し、
このデバイス自体が負電圧レベル−ＶＣＣを生成する。
特に、この正供給信号は、電荷ポンプ１４及び演算増幅
器１２に電力を供給する。電荷ポンプ１４は、負電圧レ
ベル−ＶＣＣを生成し、また更に演算増幅器１２を附勢
する。外部コンデンサ２８及び３４は、電荷ポンプ１４
によって使用されて負供給信号を生成する。演算増幅器
１２は、出力信号ＶＯＵＴを生成し、この出力信号は入
力信号＋ＶＩＮと−ＶＩＮに応じて正電圧レベルの直ぐ
下から負電圧レベルの直ぐ上まで旋回することができ
る。出力信号ＶＯＵＴは、典型的に、各電圧レベルで
０．２ボルト以内に達することができる。したがって、
正母線電圧レベル近くから負母線電圧レベル近くまでの
出力能力を備える単一供給演算増幅器が、提供される。
ＣＣ、すなわち、正供給信号をデバイス１０に供給し、
このデバイス自体が負電圧レベル−ＶＣＣを生成する。
特に、この正供給信号は、電荷ポンプ１４及び演算増幅
器１２に電力を供給する。電荷ポンプ１４は、負電圧レ
ベル−ＶＣＣを生成し、また更に演算増幅器１２を附勢
する。外部コンデンサ２８及び３４は、電荷ポンプ１４
によって使用されて負供給信号を生成する。演算増幅器
１２は、出力信号ＶＯＵＴを生成し、この出力信号は入
力信号＋ＶＩＮと−ＶＩＮに応じて正電圧レベルの直ぐ
下から負電圧レベルの直ぐ上まで旋回することができ
る。出力信号ＶＯＵＴは、典型的に、各電圧レベルで
０．２ボルト以内に達することができる。したがって、
正母線電圧レベル近くから負母線電圧レベル近くまでの
出力能力を備える単一供給演算増幅器が、提供される。
【００１３】図２は、演算増幅器１２のブロック線図で
ある。演算増幅器１２は、バイアス発生器３６を含み、
このバイアス発生器は正電圧レベル＋ＶＣＣと中性電圧
レベル３１との間で附勢される。これに比較して、先行
技術の演算増幅器は、典型的に、正電圧レベル＋ＶＣＣ
と負電圧レベル−ＶＣＣとの間に接続されるバイアス発
生器を有する。しかしながら、この接続は、このバイア
ス発生器を、電荷ポンプによっ生成される負電圧レベル
内に固有の好ましくないリプル作用に影響され易くす
る。
ある。演算増幅器１２は、バイアス発生器３６を含み、
このバイアス発生器は正電圧レベル＋ＶＣＣと中性電圧
レベル３１との間で附勢される。これに比較して、先行
技術の演算増幅器は、典型的に、正電圧レベル＋ＶＣＣ
と負電圧レベル−ＶＣＣとの間に接続されるバイアス発
生器を有する。しかしながら、この接続は、このバイア
ス発生器を、電荷ポンプによっ生成される負電圧レベル
内に固有の好ましくないリプル作用に影響され易くす
る。
【００１４】このリプル作用は、種々な仕方で生成され
る。第１に、演算増幅器の負供給信号からの電流はこの
演算増幅器に結合されて電荷ポンプ内の回路要素を放電
させる傾向ある。この放電は、この電荷ポンプにその負
出力レベルを連続的にリフレッシュさせ、これがまた交
流信号をこの直流電荷ポンプの負電圧レベルに重畳させ
る。第２に、この電荷ポンプ内の発振器によって発生さ
れる電圧スパイクがその負電圧レベル上に出現する。こ
の電荷ポンプの負電圧レベルへのこれらのひずみは、僅
かしか減衰せずに途中通過してその演算増幅器へ達する
傾向がある。本発明は、バイアス発生器３６を負電圧レ
ベルにではなく中性電圧レベル３１に接続することによ
って、バイアス発生器３６を負電圧レベルから分離す
る。このような分離は、負電圧レベルのリプル作用を回
避し、かつこれがその演算増幅器のバイアス回路要素内
に導入されるのを防止する
る。第１に、演算増幅器の負供給信号からの電流はこの
演算増幅器に結合されて電荷ポンプ内の回路要素を放電
させる傾向ある。この放電は、この電荷ポンプにその負
出力レベルを連続的にリフレッシュさせ、これがまた交
流信号をこの直流電荷ポンプの負電圧レベルに重畳させ
る。第２に、この電荷ポンプ内の発振器によって発生さ
れる電圧スパイクがその負電圧レベル上に出現する。こ
の電荷ポンプの負電圧レベルへのこれらのひずみは、僅
かしか減衰せずに途中通過してその演算増幅器へ達する
傾向がある。本発明は、バイアス発生器３６を負電圧レ
ベルにではなく中性電圧レベル３１に接続することによ
って、バイアス発生器３６を負電圧レベルから分離す
る。このような分離は、負電圧レベルのリプル作用を回
避し、かつこれがその演算増幅器のバイアス回路要素内
に導入されるのを防止する
【００１５】バイアス発生器３６は、入力段３８に対す
る直流電流及び電流バイアスを供給する。演算増幅器１
２の入力１６及び１８に受信された入力信号＋ＶＩＮ及
び−ＶＩＮは、入力段３８に入りかつ平衡信号経路内に
印加される。この平衡信号経路は、入力１６，１８から
出力２０に可能な限り近くまで平衡を維持して、その入
力信号内の雑音からの更に分離を行うのを助援する。入
力１６及び１８に受信する普通の雑音は、この平衡信号
経路内で低減又は除去される。演算増幅器１２の利得の
大部分は、この平衡信号経路を通して入力段３８におい
て生成される。
る直流電流及び電流バイアスを供給する。演算増幅器１
２の入力１６及び１８に受信された入力信号＋ＶＩＮ及
び−ＶＩＮは、入力段３８に入りかつ平衡信号経路内に
印加される。この平衡信号経路は、入力１６，１８から
出力２０に可能な限り近くまで平衡を維持して、その入
力信号内の雑音からの更に分離を行うのを助援する。入
力１６及び１８に受信する普通の雑音は、この平衡信号
経路内で低減又は除去される。演算増幅器１２の利得の
大部分は、この平衡信号経路を通して入力段３８におい
て生成される。
【００１６】入力段３８からの入力信号は、変換回路要
素４０に結合される。変換回路要素４０は、これらの入
力信号間の差を発生し、かつ単一差分信号を生成して、
これを出力段４２へ供給する。出力段４２は、変換回路
要素４０によって生成された単一差分信号を受信しかつ
これを処理して演算増幅器１２の外へ出力２０から転送
する。入力１６及び１８に受信された信号に応じて、出
力信号ＶＯＵＴは、その正電圧レベルと負電圧レベルと
の間の、ただしこの両レベルを含まない、所望のゼロボ
ルト出力は含む、どなんな値をも持つことができる。
素４０に結合される。変換回路要素４０は、これらの入
力信号間の差を発生し、かつ単一差分信号を生成して、
これを出力段４２へ供給する。出力段４２は、変換回路
要素４０によって生成された単一差分信号を受信しかつ
これを処理して演算増幅器１２の外へ出力２０から転送
する。入力１６及び１８に受信された信号に応じて、出
力信号ＶＯＵＴは、その正電圧レベルと負電圧レベルと
の間の、ただしこの両レベルを含まない、所望のゼロボ
ルト出力は含む、どなんな値をも持つことができる。
【００１７】図３は、バイアス発生器３６、入力段３
８、変換回路要素４０、及び出力段４２を特徴とする演
算増幅器１２の概略ブロック線図を示す。バイアス発生
器３６は、好適には、接合形ＦＥＴ４４及び４６；ＰＮ
Ｐトランジスタ４８，５０，５２，５４，５６，及び５
８；ＮＰＮトランジスタ６０，６２，６４，６６，６
８，７０，７２，７４，７６，及び７８；及び抵抗器８
０及び８２を含む。バイアス発生器３６に対する回路要
素は、ピン３０で中性電圧レベルに接続されて、この回
路をその負電圧レベルから分離し、これによってそのリ
プル作用がバイアス発生器３６に入らないことを保証す
る。
８、変換回路要素４０、及び出力段４２を特徴とする演
算増幅器１２の概略ブロック線図を示す。バイアス発生
器３６は、好適には、接合形ＦＥＴ４４及び４６；ＰＮ
Ｐトランジスタ４８，５０，５２，５４，５６，及び５
８；ＮＰＮトランジスタ６０，６２，６４，６６，６
８，７０，７２，７４，７６，及び７８；及び抵抗器８
０及び８２を含む。バイアス発生器３６に対する回路要
素は、ピン３０で中性電圧レベルに接続されて、この回
路をその負電圧レベルから分離し、これによってそのリ
プル作用がバイアス発生器３６に入らないことを保証す
る。
【００１８】入力段３８は、入力１６及び１８上に２つ
の入力信号を受信し、これらの信号は、好適には、２つ
の接合形ＦＥＴ８４及び８６、及び２つのコンデンサ８
８及び９０に、それぞれ、供給される。これらの入力に
おける接合形ＦＥＴの使用は、データ収集システムに典
型的に見られるセンサ、ホトダイオード、及び他の信号
源に直接にインタフェースするのに適した高インピーダ
ンス入力を提供する。バイアス発生器３６と関連してい
るトランジスタ９２は、ＦＥＴ８４及び８６に対するバ
イアス電流を供給する。これらの入力信号は、入力段３
８の平衡信号経路を通過する。クランピングトランジス
タ９４及び９６は、それらの平衡線路間の電圧制限を行
う。この平衡信号経路は、演算増幅器１２の利得の大部
分を生成する。その利得のほとんどは、トランジスタ９
８及び１００によって生成され、これらのトランジスタ
はトランジスタ１０２及び抵抗器１０４，１０６，及び
１０８に接続される。追加のクランピングトランジスタ
１１０及び１１２は，これらの平衡線路間の電圧を更に
制限するために使用される。抵抗器１１４及び１１６，
及びトランジスタ１１８，１２０，１２２は、この平衡
信号経路に対するバイアス電流を供給する。トランジス
タ１２４，１２６，１２８，及び１３０は、トランジス
タ１３８，１４０，及び１７０と結合されたとき、この
演算増幅器の利得の残りを生成する。トランジスタ１３
４と関連しているトランジスタ１３２は、これらの利得
トランジスタに対するバイアス電流を供給する。
の入力信号を受信し、これらの信号は、好適には、２つ
の接合形ＦＥＴ８４及び８６、及び２つのコンデンサ８
８及び９０に、それぞれ、供給される。これらの入力に
おける接合形ＦＥＴの使用は、データ収集システムに典
型的に見られるセンサ、ホトダイオード、及び他の信号
源に直接にインタフェースするのに適した高インピーダ
ンス入力を提供する。バイアス発生器３６と関連してい
るトランジスタ９２は、ＦＥＴ８４及び８６に対するバ
イアス電流を供給する。これらの入力信号は、入力段３
８の平衡信号経路を通過する。クランピングトランジス
タ９４及び９６は、それらの平衡線路間の電圧制限を行
う。この平衡信号経路は、演算増幅器１２の利得の大部
分を生成する。その利得のほとんどは、トランジスタ９
８及び１００によって生成され、これらのトランジスタ
はトランジスタ１０２及び抵抗器１０４，１０６，及び
１０８に接続される。追加のクランピングトランジスタ
１１０及び１１２は，これらの平衡線路間の電圧を更に
制限するために使用される。抵抗器１１４及び１１６，
及びトランジスタ１１８，１２０，１２２は、この平衡
信号経路に対するバイアス電流を供給する。トランジス
タ１２４，１２６，１２８，及び１３０は、トランジス
タ１３８，１４０，及び１７０と結合されたとき、この
演算増幅器の利得の残りを生成する。トランジスタ１３
４と関連しているトランジスタ１３２は、これらの利得
トランジスタに対するバイアス電流を供給する。
【００１９】２つの平衡信号が変換回路要素４０を通
る。変換回路要素４０は、好適には、ＮＰＮトランジス
タ１３６，１３８，及び１４０を含む。これらのトラン
ジスタは、２つの平衡信号を単一差分信号に変換する。
補償コンデンサ１４２，１４４，及び１４６は、この回
路の帯域幅を制限するために含まれる。これらのコンデ
ンサは、この演算増幅器の利得が生成される所のような
雑音に敏感であるこの回路の部分内と、単一差分信号変
換への平衡信号経路とに配置される。
る。変換回路要素４０は、好適には、ＮＰＮトランジス
タ１３６，１３８，及び１４０を含む。これらのトラン
ジスタは、２つの平衡信号を単一差分信号に変換する。
補償コンデンサ１４２，１４４，及び１４６は、この回
路の帯域幅を制限するために含まれる。これらのコンデ
ンサは、この演算増幅器の利得が生成される所のような
雑音に敏感であるこの回路の部分内と、単一差分信号変
換への平衡信号経路とに配置される。
【００２０】いったんこれら２つの平衡信号が単一差分
信号に変換されると、出力段４２は、この単一差分信号
を処理してこれを演算増幅器１２の外へ出力２０から転
送する。出力段４２は、トランジスタ１４８，１４９，
１６８，及び１５０を含み、これらのトランジスタは出
力トランジスタ１５２及び１５４をバイアスする。トラ
ンジスタ１５６及び１５８は、抵抗器１６０及び１６２
と共に出力２０上の電流制限を行い、かつ演算増幅器１
２内の短絡を防止する。抵抗器１６４及びコンデンリ１
６６は、この回路の帯域幅の更に制御を行う。トランジ
スタ１６８及び１４９は、出力段４２に対するバイアス
電流を供給する。
信号に変換されると、出力段４２は、この単一差分信号
を処理してこれを演算増幅器１２の外へ出力２０から転
送する。出力段４２は、トランジスタ１４８，１４９，
１６８，及び１５０を含み、これらのトランジスタは出
力トランジスタ１５２及び１５４をバイアスする。トラ
ンジスタ１５６及び１５８は、抵抗器１６０及び１６２
と共に出力２０上の電流制限を行い、かつ演算増幅器１
２内の短絡を防止する。抵抗器１６４及びコンデンリ１
６６は、この回路の帯域幅の更に制御を行う。トランジ
スタ１６８及び１４９は、出力段４２に対するバイアス
電流を供給する。
【００２１】注意しなくてはならないのは、本発明の好
適実施例においては、トランジスタ１５４は双極性ＰＮ
Ｐトランジスタであると云うことである。先行技術の単
一供給演算増幅器は、双極世ＰＮＰトランジスタを使用
してゼロボルト出力を生成することはできなかった。こ
の好適実施例に比較して、先行技術の演算増幅器は、中
世電圧レベルを近似するためにトランジスタ１５４に双
極世ＮＰＮトランジスタを使用する。このようなデバイ
スは、演算増幅器１２の利得曲線に非線形性を起こさせ
る。加えて、他の先行技術の演算増幅器は、ゼロボルト
出力に対してゼロ電流を提供するＣＭＯＳ型デバイスを
具体化する。本発明は、その回路特性に影響することな
くゼロボルト出力を生成する双極世ＰＮＰトランジスタ
を使用することができる。したがって、本発明の出力段
４２は、トランジスタ１５４に双極性ＰＮＰ形デバイス
を使用して、出力２０に優れた直線性かつ強い電流を提
供する。
適実施例においては、トランジスタ１５４は双極性ＰＮ
Ｐトランジスタであると云うことである。先行技術の単
一供給演算増幅器は、双極世ＰＮＰトランジスタを使用
してゼロボルト出力を生成することはできなかった。こ
の好適実施例に比較して、先行技術の演算増幅器は、中
世電圧レベルを近似するためにトランジスタ１５４に双
極世ＮＰＮトランジスタを使用する。このようなデバイ
スは、演算増幅器１２の利得曲線に非線形性を起こさせ
る。加えて、他の先行技術の演算増幅器は、ゼロボルト
出力に対してゼロ電流を提供するＣＭＯＳ型デバイスを
具体化する。本発明は、その回路特性に影響することな
くゼロボルト出力を生成する双極世ＰＮＰトランジスタ
を使用することができる。したがって、本発明の出力段
４２は、トランジスタ１５４に双極性ＰＮＰ形デバイス
を使用して、出力２０に優れた直線性かつ強い電流を提
供する。
【００２２】この回路中の残りのデバイスは、トランジ
スタ１７２，１７４，１７６，１７８，１８２，及び１
８４であって、これらは上述の回路要素に対して更に電
流バイアスを施す。リプル作用からの更に分離を行うた
めに演算増幅器１２内のトランジスタ及びコンデンサ
が、好適には、縦型ＰＮＰ技術を使用して製作される。
この技術において、そのデバイスは、これを半導体基板
から分離する半導体タンク内に製作される。負電圧レベ
ルはその基板内でリプルするので、この縦型ＰＮＰ技術
のタンクはそのデバイスをその基板から分離し、したが
って、その回路内の構成要素上のリプル作用を打ち消
す。この技術は、更に詳しくは本明細書に参考試料とし
て編入された米国特許第４，４３９，０９９号，１９９
０年７月３日シークリスト（Ｓｅａｃｒｉｓｔ）他に公
布された、発明の名称“分離縦型双極性及びＪＦＥＴト
ランジスタ製作プロセス（Ｐｒｏｃｅｓｓ ｆｏｒ Ｆ
ａｂ−ｒｉｃａｔｉｎｇ Ｉｓｏｌａｔｅｄ Ｖｅｒｔ
ｉｃａｌ Ｂｉｐｏｌａｒａｎｄ ＪＥＦＴ Ｔｒａｎ
ｓｉｓｔｏｒｓ）”に記載されている。
スタ１７２，１７４，１７６，１７８，１８２，及び１
８４であって、これらは上述の回路要素に対して更に電
流バイアスを施す。リプル作用からの更に分離を行うた
めに演算増幅器１２内のトランジスタ及びコンデンサ
が、好適には、縦型ＰＮＰ技術を使用して製作される。
この技術において、そのデバイスは、これを半導体基板
から分離する半導体タンク内に製作される。負電圧レベ
ルはその基板内でリプルするので、この縦型ＰＮＰ技術
のタンクはそのデバイスをその基板から分離し、したが
って、その回路内の構成要素上のリプル作用を打ち消
す。この技術は、更に詳しくは本明細書に参考試料とし
て編入された米国特許第４，４３９，０９９号，１９９
０年７月３日シークリスト（Ｓｅａｃｒｉｓｔ）他に公
布された、発明の名称“分離縦型双極性及びＪＦＥＴト
ランジスタ製作プロセス（Ｐｒｏｃｅｓｓ ｆｏｒ Ｆ
ａｂ−ｒｉｃａｔｉｎｇ Ｉｓｏｌａｔｅｄ Ｖｅｒｔ
ｉｃａｌ Ｂｉｐｏｌａｒａｎｄ ＪＥＦＴ Ｔｒａｎ
ｓｉｓｔｏｒｓ）”に記載されている。
【００２３】図４は、電荷ポンプ１４のブロック線図を
示す。電荷ポンプ１４はバイアス発生器２００を含み、
このバイアス発生器は電荷ポンプ１４に対する直流電流
を供給する。発振器２０２は電力スイッチ２１２を駆動
するために使用される方形波電流信号を供給し、これら
の電力スイッチは外部コンデンサ２８及び３４を充放電
し、したがって、その負電圧レベルを生成する。発振器
２０２は個別電圧バイアス発生器２０４を有し、この電
圧バイアス発生器はその正電圧レベル上に存在するいか
なる雑音も発振器２０２に入るのを抑制する。使用禁止
回路２０６は、マイクロプロセッサベースシステムのよ
うな他の信号処理用途を有する使用者の能力を強化する
ために配設され、かつそのリプル作用を除去する能力を
更に付与する。電流ミラー回路２０８は、スイッチ駆動
器２１０から発振器２０２を分離するために使用され
る。発振器２０２によって生成された方形波電流信号
は、電流ミラー回路２０８を通ってスイッチ駆動器２１
０に供給される。スイッチ駆動器２１０は、電力スイッ
チ２１２をターンオン、オフさせて、外部コンデンサ２
８及び３４を充放電させ、これによって、外部コンデン
サ３４のアノードにその負電圧レベルを生成する。
示す。電荷ポンプ１４はバイアス発生器２００を含み、
このバイアス発生器は電荷ポンプ１４に対する直流電流
を供給する。発振器２０２は電力スイッチ２１２を駆動
するために使用される方形波電流信号を供給し、これら
の電力スイッチは外部コンデンサ２８及び３４を充放電
し、したがって、その負電圧レベルを生成する。発振器
２０２は個別電圧バイアス発生器２０４を有し、この電
圧バイアス発生器はその正電圧レベル上に存在するいか
なる雑音も発振器２０２に入るのを抑制する。使用禁止
回路２０６は、マイクロプロセッサベースシステムのよ
うな他の信号処理用途を有する使用者の能力を強化する
ために配設され、かつそのリプル作用を除去する能力を
更に付与する。電流ミラー回路２０８は、スイッチ駆動
器２１０から発振器２０２を分離するために使用され
る。発振器２０２によって生成された方形波電流信号
は、電流ミラー回路２０８を通ってスイッチ駆動器２１
０に供給される。スイッチ駆動器２１０は、電力スイッ
チ２１２をターンオン、オフさせて、外部コンデンサ２
８及び３４を充放電させ、これによって、外部コンデン
サ３４のアノードにその負電圧レベルを生成する。
【００２４】図５ａ〜図５ｃは、電荷ポンプ１４の概略
電気回路図を示す。図５ａは、バイアス発生器２００、
発振器２０２、電圧バイアス発生器２０４、及び使用禁
止回路２０６に対する概略電気回路図を示す。図５ｂ
は、電流ミラー回路２０８、ブロック２１０ａ〜２１０
ｄによって表されるスイッチ駆動器２１０の一部分、及
びブロック２１２ａによって表される４つの電力スイッ
チの１つに対する概略電気回路図を示す。図５ｃは、ブ
ロック２１０ａ〜２１０ｇによって表されるスイッチ駆
動器２１０の残りの部分、及びブロック２１２ｂ〜２１
２ｄによって表される残りの３つの電力スイッチに対す
る概略電気回路図を示す
電気回路図を示す。図５ａは、バイアス発生器２００、
発振器２０２、電圧バイアス発生器２０４、及び使用禁
止回路２０６に対する概略電気回路図を示す。図５ｂ
は、電流ミラー回路２０８、ブロック２１０ａ〜２１０
ｄによって表されるスイッチ駆動器２１０の一部分、及
びブロック２１２ａによって表される４つの電力スイッ
チの１つに対する概略電気回路図を示す。図５ｃは、ブ
ロック２１０ａ〜２１０ｇによって表されるスイッチ駆
動器２１０の残りの部分、及びブロック２１２ｂ〜２１
２ｄによって表される残りの３つの電力スイッチに対す
る概略電気回路図を示す
【００２５】まず、図５ａを参照すると、バイアス発生
器２００は、好適には、接合形ＦＥＴ２１４及び２１
６；ＮＰＮトランジスタ２１８，２２０，２２２，及び
２２４；ＰＮＰトランジスタ２２６及び２２８；及び抵
抗器２３０を含む。
器２００は、好適には、接合形ＦＥＴ２１４及び２１
６；ＮＰＮトランジスタ２１８，２２０，２２２，及び
２２４；ＰＮＰトランジスタ２２６及び２２８；及び抵
抗器２３０を含む。
【００２６】電圧バイアス発生器２０４は、好適には、
トランジスタ２３２，２３４，２３６，２３８，及びト
ランジスタ２４０（図５ｂ）を含む。これらのトランジ
スタは、３Ｖｂｅの電圧バイアスを発振器２０２に印加
する。電圧バイアス発生器２０４は、安全対策として配
設されて、その正電圧レベル上の雑音が発振器２０２で
ある回路要素内に入らないことを保証する。バイアス発
生器２００と関連しているトランジスタ２４２は、電圧
バイアス発生器２０４に対するバイアス電流を供給す
る。
トランジスタ２３２，２３４，２３６，２３８，及びト
ランジスタ２４０（図５ｂ）を含む。これらのトランジ
スタは、３Ｖｂｅの電圧バイアスを発振器２０２に印加
する。電圧バイアス発生器２０４は、安全対策として配
設されて、その正電圧レベル上の雑音が発振器２０２で
ある回路要素内に入らないことを保証する。バイアス発
生器２００と関連しているトランジスタ２４２は、電圧
バイアス発生器２０４に対するバイアス電流を供給す
る。
【００２７】使用禁止回路２０６は、トランジスタ２４
４，２４６，２４８，２５０，及び２５２を含む。バイ
アス発生器２００と関連しているトランジスタ２５４
は、禁止回路２０６に対するバイアス電流を供給する。
トランジスタ２５０及び２５２は、トランジスタ２４４
及び２４８を、それぞれ、活性化する電流を供給する。
使用禁止ピン３５上の高状態は、トランジスタ２４８の
電流をトランジスタ２４６に通過させ、したがって、ト
ランジスタ２４４をオフに維持する。この状態におい
て、発振器２０２は自走する。使用禁止ピン３５上に低
状態が起こると、トランジスタ２４６はターンオフされ
かつトランジスタ２４８からの電流はトランジスタ２４
４を通過し、トランジスタ２４４をオンする。この状態
において、発振器２０２はターンオフされ、かつ電力ス
イッチ２１２がセットされ、その結果、外部コンデンサ
３４が緩やかに放電開始する。その負電圧レベルは、外
部コンデンサ３４が放電を開始するに従いその負値の喪
失を開始する。この動作中、短い時間期間が、ひずみ、
雑音、及びリプルのないクリーン信号を捕捉するために
有効である。こうして、使用禁止回路２０６は、発振器
２０２によって発生されたリプル作用を除去する他の方
法を提供する。使用禁止回路２０６を適正に応用すれ
ば、その使用者は信号処理の正確性を最大化することが
できる。
４，２４６，２４８，２５０，及び２５２を含む。バイ
アス発生器２００と関連しているトランジスタ２５４
は、禁止回路２０６に対するバイアス電流を供給する。
トランジスタ２５０及び２５２は、トランジスタ２４４
及び２４８を、それぞれ、活性化する電流を供給する。
使用禁止ピン３５上の高状態は、トランジスタ２４８の
電流をトランジスタ２４６に通過させ、したがって、ト
ランジスタ２４４をオフに維持する。この状態におい
て、発振器２０２は自走する。使用禁止ピン３５上に低
状態が起こると、トランジスタ２４６はターンオフされ
かつトランジスタ２４８からの電流はトランジスタ２４
４を通過し、トランジスタ２４４をオンする。この状態
において、発振器２０２はターンオフされ、かつ電力ス
イッチ２１２がセットされ、その結果、外部コンデンサ
３４が緩やかに放電開始する。その負電圧レベルは、外
部コンデンサ３４が放電を開始するに従いその負値の喪
失を開始する。この動作中、短い時間期間が、ひずみ、
雑音、及びリプルのないクリーン信号を捕捉するために
有効である。こうして、使用禁止回路２０６は、発振器
２０２によって発生されたリプル作用を除去する他の方
法を提供する。使用禁止回路２０６を適正に応用すれ
ば、その使用者は信号処理の正確性を最大化することが
できる。
【００２８】発振器２０２は方形波電流信号を供給し、
この信号は電力スイッチ２１２を駆動する。電力スイッ
チ２１２は、外部コンデンサ２８及び３４を充放電させ
て、その負電圧レベルを生成する。方形波電圧出力は、
トランジスタ２５６のエミツタにおいて生じる。この方
形波電圧出力は、３Ｖｂｅの高レベルと２ＶＧｂｅの低
レベルとの間に交番する。これは、トランジスタ２５６
のベース上の電圧が２Ｖｂｅの高レベルと１Ｖｂｅの低
レベルとに制限されるからである。特に、トランジスタ
２５８及び２６０（図５ｂ）は、トランジスタ２５６の
ベース上の電圧を２Ｖｂｅのその高レベルにクランプ
し；かつトランジスタ２６２，２６４，２６６，及び抵
抗器２６８はトランジスタ２５６のベース上の電圧を１
Ｖｂｅのその低レベルにクランプする。これらのクラン
ピングトランジスタはターンオン、オフして、トランジ
スタ２５６のエミッタ上に方形波電圧信号を供給する。
この信号は電力スイッチ２１２を駆動する。電力スイッ
チ２１２は、外部コンデンサ２８及び３４を充放電させ
て、その負電圧レベルを生成する。方形波電圧出力は、
トランジスタ２５６のエミツタにおいて生じる。この方
形波電圧出力は、３Ｖｂｅの高レベルと２ＶＧｂｅの低
レベルとの間に交番する。これは、トランジスタ２５６
のベース上の電圧が２Ｖｂｅの高レベルと１Ｖｂｅの低
レベルとに制限されるからである。特に、トランジスタ
２５８及び２６０（図５ｂ）は、トランジスタ２５６の
ベース上の電圧を２Ｖｂｅのその高レベルにクランプ
し；かつトランジスタ２６２，２６４，２６６，及び抵
抗器２６８はトランジスタ２５６のベース上の電圧を１
Ｖｂｅのその低レベルにクランプする。これらのクラン
ピングトランジスタはターンオン、オフして、トランジ
スタ２５６のエミッタ上に方形波電圧信号を供給する。
【００２９】コンデンサ２７０は充放電して、これらの
クランピングトランジスタをオン、オフ状態へ駆動す
る。トランジスタ２５６のエミッタ上の方形波電圧出力
が３Ｖｂｅのその高レベルにあるとき、トランジスタ２
７２，２７４，２７６，２７８，２８０，２８２，２８
６，及び２８８はオンして、コンデンサ２７０を放電さ
せる。コンデンサ２７０のアノード上の電圧が２Ｖｂｅ
に降下すると、トランジスタ２９０のベース上の電圧
は、トランジスタ２９２，２９４，２９６，及び２９
８，及び抵抗器３００及び３０２に応答して、２．５Ｖ
ｂｅに等しくなる。クランピングトランジスタ３０４，
３０６，及び３０８，及び抵抗器３１０及び３１２は、
発振器２０２を１つの状態から他の状態にスイッチング
するのを助援する。トランジスタ２８２及び２９０を含
む比較器回路は、状態をスイッチしてトランジスタ２９
０をターンオンかつトランジスタ２８２をターンオフさ
せる。トランジスタ２６２，２６４，２６５，３１４，
３１６，３１８，３２０，及び３２２はターンオンし
て、コンデンサ２７０を充電させる。いったんコンデン
サ２７０のアノード上の電圧が３Ｖｂｅに達すると、こ
の比較器回路は、放電状態にスイッチバックする。この
プロセスは、無期限に繰り返す。バイアス発生器２００
と関連しているトランジスタ３２４，３２６，及び３２
８，及びトランジスタ３３０（図５ｂ）は、発振器２０
２に対するバイアス電流を供給する。
クランピングトランジスタをオン、オフ状態へ駆動す
る。トランジスタ２５６のエミッタ上の方形波電圧出力
が３Ｖｂｅのその高レベルにあるとき、トランジスタ２
７２，２７４，２７６，２７８，２８０，２８２，２８
６，及び２８８はオンして、コンデンサ２７０を放電さ
せる。コンデンサ２７０のアノード上の電圧が２Ｖｂｅ
に降下すると、トランジスタ２９０のベース上の電圧
は、トランジスタ２９２，２９４，２９６，及び２９
８，及び抵抗器３００及び３０２に応答して、２．５Ｖ
ｂｅに等しくなる。クランピングトランジスタ３０４，
３０６，及び３０８，及び抵抗器３１０及び３１２は、
発振器２０２を１つの状態から他の状態にスイッチング
するのを助援する。トランジスタ２８２及び２９０を含
む比較器回路は、状態をスイッチしてトランジスタ２９
０をターンオンかつトランジスタ２８２をターンオフさ
せる。トランジスタ２６２，２６４，２６５，３１４，
３１６，３１８，３２０，及び３２２はターンオンし
て、コンデンサ２７０を充電させる。いったんコンデン
サ２７０のアノード上の電圧が３Ｖｂｅに達すると、こ
の比較器回路は、放電状態にスイッチバックする。この
プロセスは、無期限に繰り返す。バイアス発生器２００
と関連しているトランジスタ３２４，３２６，及び３２
８，及びトランジスタ３３０（図５ｂ）は、発振器２０
２に対するバイアス電流を供給する。
【００３０】方形波電圧出力が３Ｖｂｅのその高レベル
にあるとき、電流はトランジスタ２５８（図５ｂ）内へ
スイッチされ、かつトランジスタ２６６内へはスイッチ
されない。方形波電圧出力が２Ｖｂｅのその低レベルに
あるとき、電流はトランジスタ２５８（図５ｂ）内へは
スイッチされず、かつトランジスタ２６６内へスイッチ
される。いま、図５ｂを参照すると、トランジスタ２５
８のコレクタ電流は、トランジスタ２６０，３３２，３
３４，及び３３６を含む電流ミラー回路２０８の一部分
を通過する。トランジスタ３３２のコレクタ電流は、ト
ランジスタ２５８のコレクタ電流に等しい。同様に、ト
ランジス夕２６６（図５ａ）のコレクタ電流は、トラン
ジスタ３３８，３４０，３４２，及び３４４を含む電流
ミラー回路２０８の他の部分を通過する。トランジスタ
３４２のコレクタ電流は、トランジスタ２６６のコレク
タ電流に等しい。電流ミラー回路２０８は、発振器２０
２をスイッチ駆動器２１０から分離する。トランジスタ
３３２及び３４２の発振器電流は、スイッチ駆動器２１
０を駆動するのに使用される。
にあるとき、電流はトランジスタ２５８（図５ｂ）内へ
スイッチされ、かつトランジスタ２６６内へはスイッチ
されない。方形波電圧出力が２Ｖｂｅのその低レベルに
あるとき、電流はトランジスタ２５８（図５ｂ）内へは
スイッチされず、かつトランジスタ２６６内へスイッチ
される。いま、図５ｂを参照すると、トランジスタ２５
８のコレクタ電流は、トランジスタ２６０，３３２，３
３４，及び３３６を含む電流ミラー回路２０８の一部分
を通過する。トランジスタ３３２のコレクタ電流は、ト
ランジスタ２５８のコレクタ電流に等しい。同様に、ト
ランジス夕２６６（図５ａ）のコレクタ電流は、トラン
ジスタ３３８，３４０，３４２，及び３４４を含む電流
ミラー回路２０８の他の部分を通過する。トランジスタ
３４２のコレクタ電流は、トランジスタ２６６のコレク
タ電流に等しい。電流ミラー回路２０８は、発振器２０
２をスイッチ駆動器２１０から分離する。トランジスタ
３３２及び３４２の発振器電流は、スイッチ駆動器２１
０を駆動するのに使用される。
【００３１】スイッチ駆動器２１０は、それ自体の内部
電圧バイアス発生器２１０ａを含み、この内部電圧バイ
アス発生器はトランジスタ３４６，３４８，３５０，３
５２，及び３５４を含む。バイアス発生器２００と関連
しているトランジスタ３５６は、これらのトランジスタ
に対するバイアス電流を供給する。内部電圧バイアス発
生器２１０ａは、上側逆バイアス回路２１０ｂ内のクラ
ンピングトランジスタ３６４及び３６６に対するバイア
スを施す。内部電圧バイアス発生器２１０ａは、また、
下側逆バイアス回路２１０ｃ内のクランピングトランジ
スタ３７４及び３７６に対するバイアスを施す。逆バイ
アス回路２１０ｂ及び２１０ｃは、電力スイッチ２１２
ｂ（図５ｃ）及び２１２ｃ（図５ｃ）を、要求されたと
き、ターンオフすることを保証する。電力スイッチ２１
２ａ及び電力スイッチ２１２ｄ（図５ｃ）はこのような
回路構成を必要としないが、これは、これら２つのスイ
ッチがその負電圧レベルによって逆バイアスされるから
である。
電圧バイアス発生器２１０ａを含み、この内部電圧バイ
アス発生器はトランジスタ３４６，３４８，３５０，３
５２，及び３５４を含む。バイアス発生器２００と関連
しているトランジスタ３５６は、これらのトランジスタ
に対するバイアス電流を供給する。内部電圧バイアス発
生器２１０ａは、上側逆バイアス回路２１０ｂ内のクラ
ンピングトランジスタ３６４及び３６６に対するバイア
スを施す。内部電圧バイアス発生器２１０ａは、また、
下側逆バイアス回路２１０ｃ内のクランピングトランジ
スタ３７４及び３７６に対するバイアスを施す。逆バイ
アス回路２１０ｂ及び２１０ｃは、電力スイッチ２１２
ｂ（図５ｃ）及び２１２ｃ（図５ｃ）を、要求されたと
き、ターンオフすることを保証する。電力スイッチ２１
２ａ及び電力スイッチ２１２ｄ（図５ｃ）はこのような
回路構成を必要としないが、これは、これら２つのスイ
ッチがその負電圧レベルによって逆バイアスされるから
である。
【００３２】上側逆バイアス回路２１０ｂのトランジス
タ３６４及び３６６は、これらのそれぞれのエミッタに
接続された線路３６５及び３６７を＋Ｖｃｃ−Ｖｂｅに
クランプする。電流ミラー回路２０８のトランジスタ３
４２のコレクタ上に電流が流れるとき、上側逆バイアス
回路２１０ｂの抵抗器３５８に結合されたトランジスタ
３６０，３６２，３６８，及び３７０はターンオンし、
かつ線路３６５及び３６７は＋Ｖｃｃ−Ｖｂｅにクラン
プされる。発振器２０２が状態を変化すると、電流がト
ランジスタ３３２のコレクタに流れて、下側逆バイアス
回路２１０ｃの抵抗器３７２に結合されたトランジスタ
３７８，３８０，３８２，及び３８４をターンオンオン
し、線路３６５及び３６７を＋Ｖｂｅへ旋回降下させ
る。コンデンサ３８６のカソードは、トランジスタ３８
８及び３８９（図５ｃ）によってクランプされて＋Ｖ
ｂｅから−Ｖｂｅへ旋回する。コンデンサ３９０のカソ
ードは、トランジスタ３９２及び３９３によってクラン
プされて＋Ｖｃｃ−Ｖｂｅから＋Ｖｃｃ＋Ｖｂｅへ旋回
する。
タ３６４及び３６６は、これらのそれぞれのエミッタに
接続された線路３６５及び３６７を＋Ｖｃｃ−Ｖｂｅに
クランプする。電流ミラー回路２０８のトランジスタ３
４２のコレクタ上に電流が流れるとき、上側逆バイアス
回路２１０ｂの抵抗器３５８に結合されたトランジスタ
３６０，３６２，３６８，及び３７０はターンオンし、
かつ線路３６５及び３６７は＋Ｖｃｃ−Ｖｂｅにクラン
プされる。発振器２０２が状態を変化すると、電流がト
ランジスタ３３２のコレクタに流れて、下側逆バイアス
回路２１０ｃの抵抗器３７２に結合されたトランジスタ
３７８，３８０，３８２，及び３８４をターンオンオン
し、線路３６５及び３６７を＋Ｖｂｅへ旋回降下させ
る。コンデンサ３８６のカソードは、トランジスタ３８
８及び３８９（図５ｃ）によってクランプされて＋Ｖ
ｂｅから−Ｖｂｅへ旋回する。コンデンサ３９０のカソ
ードは、トランジスタ３９２及び３９３によってクラン
プされて＋Ｖｃｃ−Ｖｂｅから＋Ｖｃｃ＋Ｖｂｅへ旋回
する。
【００３３】図５ｃを参照すると、ランジスタ３４２
（図５ｂ）のコレクタ上に電流が流れるとき、ベース電
流回路２１０ｅのトランジスタ３９６，３９８，４０
０，４０６，及び４０８はターンオンして、電力スイッ
チ２１２ｂのトランジスタ４０２へのベース電流を制限
することによってトランジスタ４０４をターンオフ開始
させる。トランジスタ４０４にかかる電圧がその値の半
分に降下するとき、トランジスタ４１０からのトランジ
スタ４１２へ電流が流れ、かつトランジスタ４１４及び
４１６，及び抵抗器４１８，４１９，及び４２０を含む
電圧クランプ２１０ｇを通しては流れない。トランジス
タ４０４，４２２，及び４１２にかかる電圧レベルの変
化は、トランジスタ４１０からトランジスタ４１２へ電
流を流し、これがトランジスタ４１２，４２４，及び４
２６をターンオンさせる。トランジスタ４２８はターン
オンして、電力スイッチ２１２ｃの電力スイッチトラン
ジスタ４３０を活性化する。トランジスタ４３２，４３
４，４３６，及び４３８はターンオンして、トランジス
タ４４０からの電流をトランジスタ４４２及び４４４，
及び抵抗器４４６，４４８，及び４５０を含む電圧クラ
ンプ２１０ｆへ流す。トランジスタ４０２はまたターン
オフして、電力スイッチ２１２ｂ内の電力スイッチトラ
ンジスタ４０４を更にターンオフする。電力スイッチ２
１２ｄの電力スイッチトランジスタ４５２は、トランジ
スタ４５４及び４５６を通してターンオンされる。電力
スイッチトランジスタ４５２及び４３０がターンオンす
ると、外部コンデンサ３４が充電を開始する。電力スイ
ッチ２１２ａ（図５ｂ）の電力スイッチトランジスタ４
５８は、トランジスタ４３６によって電力スイッチ２１
２ａ（図５ｂ）のトランジスタ４６０，４６２，及び４
６４を通してターンオフされる。したがって、電力スイ
ッチトランジスタ４０４及び４５８（図５ｂ）がオフで
あるので、外部コンデンサ２８は放電を開始する。
（図５ｂ）のコレクタ上に電流が流れるとき、ベース電
流回路２１０ｅのトランジスタ３９６，３９８，４０
０，４０６，及び４０８はターンオンして、電力スイッ
チ２１２ｂのトランジスタ４０２へのベース電流を制限
することによってトランジスタ４０４をターンオフ開始
させる。トランジスタ４０４にかかる電圧がその値の半
分に降下するとき、トランジスタ４１０からのトランジ
スタ４１２へ電流が流れ、かつトランジスタ４１４及び
４１６，及び抵抗器４１８，４１９，及び４２０を含む
電圧クランプ２１０ｇを通しては流れない。トランジス
タ４０４，４２２，及び４１２にかかる電圧レベルの変
化は、トランジスタ４１０からトランジスタ４１２へ電
流を流し、これがトランジスタ４１２，４２４，及び４
２６をターンオンさせる。トランジスタ４２８はターン
オンして、電力スイッチ２１２ｃの電力スイッチトラン
ジスタ４３０を活性化する。トランジスタ４３２，４３
４，４３６，及び４３８はターンオンして、トランジス
タ４４０からの電流をトランジスタ４４２及び４４４，
及び抵抗器４４６，４４８，及び４５０を含む電圧クラ
ンプ２１０ｆへ流す。トランジスタ４０２はまたターン
オフして、電力スイッチ２１２ｂ内の電力スイッチトラ
ンジスタ４０４を更にターンオフする。電力スイッチ２
１２ｄの電力スイッチトランジスタ４５２は、トランジ
スタ４５４及び４５６を通してターンオンされる。電力
スイッチトランジスタ４５２及び４３０がターンオンす
ると、外部コンデンサ３４が充電を開始する。電力スイ
ッチ２１２ａ（図５ｂ）の電力スイッチトランジスタ４
５８は、トランジスタ４３６によって電力スイッチ２１
２ａ（図５ｂ）のトランジスタ４６０，４６２，及び４
６４を通してターンオフされる。したがって、電力スイ
ッチトランジスタ４０４及び４５８（図５ｂ）がオフで
あるので、外部コンデンサ２８は放電を開始する。
【００３４】発振器２０２が状態を変化した後トランジ
スタ３３２（図５ｂ）のコレクタ上に電流が流れると、
電力スイッチトランジスタ４５８（図５ｂ）及び４０４
はターンオンし、他方電力スイッチトランジスタ４３０
及び４５２はターンオフする。トランジスタ３３２のコ
レクタ電流は、トランジスタ４６６，４６８，４７０，
及び４７２（図５ｂ）、及びトランジスタ４７４及び４
７６を含むベース電流回路２１０ｄをターンオンさせ
る。ベース電流回路２１０ｄ（図５ｂ）及び２１０ｅ
は、正電圧レベルを短絡するのを防止するために電力ス
イッチ２１２ｂ及び２１２ｃが同時にオンしないことを
保証する。トランジスタ４７４及び４７６はターンオン
し、かつ電力スイッチトランジスタ４３０の不活性化を
開始させる。トランジスタ４３２，４３４，４３６，及
び４３８はターンオンして、電力スイッチ２１２ｂに電
流を流し、電力スイッチトランジスタ４０４を活性化す
る。電力スイッチ２１２ａのトランジスタ４６０及び４
６４（図５ｂ）もまた、ターンオンして電力スイッチ４
５８を活性化する。トランジスタ４１０からの電流は、
トランジスタ４１４において電圧クランプ２１０ｇに流
れて、トランジスタ４１２，４２４，４２６，及び４５
６をターンオフする。これらは、代わって、トランジス
タ４２８及び４５４をターンオフさせ、これによって電
力スイッチトランジスタ４３０及び４５２を不活性化す
る。
スタ３３２（図５ｂ）のコレクタ上に電流が流れると、
電力スイッチトランジスタ４５８（図５ｂ）及び４０４
はターンオンし、他方電力スイッチトランジスタ４３０
及び４５２はターンオフする。トランジスタ３３２のコ
レクタ電流は、トランジスタ４６６，４６８，４７０，
及び４７２（図５ｂ）、及びトランジスタ４７４及び４
７６を含むベース電流回路２１０ｄをターンオンさせ
る。ベース電流回路２１０ｄ（図５ｂ）及び２１０ｅ
は、正電圧レベルを短絡するのを防止するために電力ス
イッチ２１２ｂ及び２１２ｃが同時にオンしないことを
保証する。トランジスタ４７４及び４７６はターンオン
し、かつ電力スイッチトランジスタ４３０の不活性化を
開始させる。トランジスタ４３２，４３４，４３６，及
び４３８はターンオンして、電力スイッチ２１２ｂに電
流を流し、電力スイッチトランジスタ４０４を活性化す
る。電力スイッチ２１２ａのトランジスタ４６０及び４
６４（図５ｂ）もまた、ターンオンして電力スイッチ４
５８を活性化する。トランジスタ４１０からの電流は、
トランジスタ４１４において電圧クランプ２１０ｇに流
れて、トランジスタ４１２，４２４，４２６，及び４５
６をターンオフする。これらは、代わって、トランジス
タ４２８及び４５４をターンオフさせ、これによって電
力スイッチトランジスタ４３０及び４５２を不活性化す
る。
【００３５】トランジスタ４７８、及び抵抗器４８０，
４８２，４８４，及び４８６を含む保護回路２１０ｈ
は、電力スイッチトランジスタ４５８を絶縁破壊から保
護する。同様に、トランジスタ４８８、及び抵抗器４９
０，４９２，４９４，及び４９６を含む保護回路２１０
ｊは、電力スイッチトランジスタ４５２を絶縁破壊から
保護する。スイッチ駆動器２１０は、また、電力スイッ
チトランジスタ４３０及び４５２がターンオンする前に
電力スイッチトランジスタ４５８（図５ｂ）及び４０４
がターンオフすること、並びにこれと逆の関係を保証す
る。電力スイッチトランジスタ４５８（図５）、４０
４，４３０，及び４５２は、好適には、二重エミッタ構
造を有する。その第２エミッタは、負帰還ループを生成
して、これらのトランジスタ内の強い飽和を防止する。
このような防止は、これらの電力スイッチトランジスタ
を単一エミッタトランジスタよりも一層効率的にする。
４８２，４８４，及び４８６を含む保護回路２１０ｈ
は、電力スイッチトランジスタ４５８を絶縁破壊から保
護する。同様に、トランジスタ４８８、及び抵抗器４９
０，４９２，４９４，及び４９６を含む保護回路２１０
ｊは、電力スイッチトランジスタ４５２を絶縁破壊から
保護する。スイッチ駆動器２１０は、また、電力スイッ
チトランジスタ４３０及び４５２がターンオンする前に
電力スイッチトランジスタ４５８（図５ｂ）及び４０４
がターンオフすること、並びにこれと逆の関係を保証す
る。電力スイッチトランジスタ４５８（図５）、４０
４，４３０，及び４５２は、好適には、二重エミッタ構
造を有する。その第２エミッタは、負帰還ループを生成
して、これらのトランジスタ内の強い飽和を防止する。
このような防止は、これらの電力スイッチトランジスタ
を単一エミッタトランジスタよりも一層効率的にする。
【００３６】したがって、本発明によって、上に記載さ
れたその数々の目的、目標及び利点を満足する演算増幅
器及び単一電荷ポンプ／演算増幅器デバイスが提供され
たことは、明らかである。本発明の好適実施例が詳細に
説明されたが、種々の変更、置換及び代替がこれらに可
能であることは、云うでもない。例えば、演算増幅器１
２は図１の電荷ポンプと関連して示されているが、演算
増幅器１２を他の用途においてその分離特性を利用する
ために個別デバイスとして製作することもできる。他の
例としては、多くの構成要素が相互に直接接続されてい
るとして図示されている。しかし、このような構成要素
を、多くの場合、相互に直接接続するよりも中継構成要
素を経由して一括に係合すこともできる。更に他の例
は、当業者によって容易に確認可能であり、及び上掲の
特許請求の範囲によって規定された本発明の精神と範囲
に反することなく製作可能である。
れたその数々の目的、目標及び利点を満足する演算増幅
器及び単一電荷ポンプ／演算増幅器デバイスが提供され
たことは、明らかである。本発明の好適実施例が詳細に
説明されたが、種々の変更、置換及び代替がこれらに可
能であることは、云うでもない。例えば、演算増幅器１
２は図１の電荷ポンプと関連して示されているが、演算
増幅器１２を他の用途においてその分離特性を利用する
ために個別デバイスとして製作することもできる。他の
例としては、多くの構成要素が相互に直接接続されてい
るとして図示されている。しかし、このような構成要素
を、多くの場合、相互に直接接続するよりも中継構成要
素を経由して一括に係合すこともできる。更に他の例
は、当業者によって容易に確認可能であり、及び上掲の
特許請求の範囲によって規定された本発明の精神と範囲
に反することなく製作可能である。
【００３７】以上の説明に関して更に以下の項を開示す
る。
る。
【００３８】（１） 電流バイアスを施するために中性
電圧レベルに結合するように動作可能のバイアス発生器
と、前記バイアス発生器に結合されかつ２つの入力信号
を受信するように動作可能の入力段であって、前記入力
信号上に現れる雑音を分離する平衡信号経路を含む前記
入力段と、前記入力信号を単一差分信号に変換するため
に前記平衡信号経路に結合された変換回路と、出力信号
になるように前記単一差分信号を処理するために前記変
換回路に結合された出力段であって、前記入力信号の変
動に応答して正電圧レベルの実質的近くから負電圧レベ
ルの実質的近くまで旋回するように動作可能の前記出力
段と、を含を含む演算増幅器。
電圧レベルに結合するように動作可能のバイアス発生器
と、前記バイアス発生器に結合されかつ２つの入力信号
を受信するように動作可能の入力段であって、前記入力
信号上に現れる雑音を分離する平衡信号経路を含む前記
入力段と、前記入力信号を単一差分信号に変換するため
に前記平衡信号経路に結合された変換回路と、出力信号
になるように前記単一差分信号を処理するために前記変
換回路に結合された出力段であって、前記入力信号の変
動に応答して正電圧レベルの実質的近くから負電圧レベ
ルの実質的近くまで旋回するように動作可能の前記出力
段と、を含を含む演算増幅器。
【００３９】（２） 第１項記載の演算増幅器におい
て、前記出力段は前記出力信号上に線形性と低ひずみを
付与するためにＰＮＰトランジスタを含む、演算増幅
器。
て、前記出力段は前記出力信号上に線形性と低ひずみを
付与するためにＰＮＰトランジスタを含む、演算増幅
器。
【００４０】（３） 第２項記載の演算増幅器におい
て、前記ＰＮＰトランジスタは前記出力信号に結合され
る、演算増幅器。
て、前記ＰＮＰトランジスタは前記出力信号に結合され
る、演算増幅器。
【００４１】（４） 第３項記載の演算増幅器におい
て、前記ＰＮＰトランジスタのエミッタは前記出力信号
に結合される、演算増幅器。
て、前記ＰＮＰトランジスタのエミッタは前記出力信号
に結合される、演算増幅器。
【００４２】（５） 第４項記載の演算増幅器におい
て、抵抗器が前記エミッタと前記出力信号との間に結合
される、演算増幅器。
て、抵抗器が前記エミッタと前記出力信号との間に結合
される、演算増幅器。
【００４３】（６） 第１項記載の演算増幅器におい
て、前記バイアス発生器は前記負電圧レベルから分離さ
れる、演算増幅器。
て、前記バイアス発生器は前記負電圧レベルから分離さ
れる、演算増幅器。
【００４４】（７） 第１項記載の演算増幅器であっ
て、前記負電圧レベルから分離された構成要素を含む演
算増幅器。
て、前記負電圧レベルから分離された構成要素を含む演
算増幅器。
【００４５】（８） 第７項記載の演算増幅器であっ
て、基板内に形成されかつ前記基板から分離されたトラ
ンジスタデバイスを更に含む演算増幅器。
て、基板内に形成されかつ前記基板から分離されたトラ
ンジスタデバイスを更に含む演算増幅器。
【００４６】（９） 第８項記載の演算増幅器におい
て、前記トランジスタは前記基板内の半導体タンク内に
製作され、前記タンクは前記基板から前記トランジスタ
を分離する、演算増幅器。
て、前記トランジスタは前記基板内の半導体タンク内に
製作され、前記タンクは前記基板から前記トランジスタ
を分離する、演算増幅器。
【００４７】（１０） 第１項記載の演算増幅器におい
て、前記入力段は前記入力信号を受信するために接合形
電界効果トランジスタを含む、演算増幅器。
て、前記入力段は前記入力信号を受信するために接合形
電界効果トランジスタを含む、演算増幅器。
【００４８】（１１） 第１項記載の演算増幅器におい
て、前記出力信号は高容量性負荷を駆動するように動作
可能である、演算増幅器。
て、前記出力信号は高容量性負荷を駆動するように動作
可能である、演算増幅器。
【００４９】（１２） 正電圧レベルと、中性電圧レベ
ルと、負電圧レベルとを受信するように動作可能の演算
増幅器であって、前記正電圧レベルと負電圧レベルとの
間に結合されるように動作可能でありかつ前記負電圧レ
ベルから分離されたバイアス発生器と、前記バイアス発
生器に結合されかつ２つの入力信号を受信するように動
作可能である入力段であって、前記入力信号上に出現す
る雑音を分離するために平衡信号経路を含む前記入力段
と、前記入力信号を単一差分信号に変換するために前記
平衡信号経路に結合された変換回路と、出力信号になる
ように前記単一差分信号を処理するために前記変換回路
に結合された出力段であって、前記出力信号が前記入力
信号の変動に応答して前記正電圧レベルの実質的近くか
ら負電圧レベルの実質的近くまで旋回する動作可能であ
りかつ高容量負荷を駆動する動作可能であるように、前
記出力信号に結合されたＰＮＰトランジスタを含む前記
出力段と、を含む演算増幅器。
ルと、負電圧レベルとを受信するように動作可能の演算
増幅器であって、前記正電圧レベルと負電圧レベルとの
間に結合されるように動作可能でありかつ前記負電圧レ
ベルから分離されたバイアス発生器と、前記バイアス発
生器に結合されかつ２つの入力信号を受信するように動
作可能である入力段であって、前記入力信号上に出現す
る雑音を分離するために平衡信号経路を含む前記入力段
と、前記入力信号を単一差分信号に変換するために前記
平衡信号経路に結合された変換回路と、出力信号になる
ように前記単一差分信号を処理するために前記変換回路
に結合された出力段であって、前記出力信号が前記入力
信号の変動に応答して前記正電圧レベルの実質的近くか
ら負電圧レベルの実質的近くまで旋回する動作可能であ
りかつ高容量負荷を駆動する動作可能であるように、前
記出力信号に結合されたＰＮＰトランジスタを含む前記
出力段と、を含む演算増幅器。
【００５０】（１３） 第１２項記載の演算増幅器にお
いて、前記入力段は前記入力信号を受信するために接合
形電界効果トランジスタを含む、演算増幅器。
いて、前記入力段は前記入力信号を受信するために接合
形電界効果トランジスタを含む、演算増幅器。
【００５１】（１４） 第１３項記載の演算増幅器であ
って、前記負電圧レベルから分離された構成要素を含む
演算増幅器。
って、前記負電圧レベルから分離された構成要素を含む
演算増幅器。
【００５２】（１５） 第１電圧レベルとを受信する第
１入力と、中性電圧レベルを受信する第２入力とを有す
る集積回路デバイスであって演算増幅器と、前記演算増
幅器に結合されかつ前記第１電圧レベルに応答して第３
電圧レベルを発生するように動作可能である電荷ポンプ
とを含み、前記演算増幅器は前記第３電圧レベルから分
離されたバイアス発生器を含む、デバイス。
１入力と、中性電圧レベルを受信する第２入力とを有す
る集積回路デバイスであって演算増幅器と、前記演算増
幅器に結合されかつ前記第１電圧レベルに応答して第３
電圧レベルを発生するように動作可能である電荷ポンプ
とを含み、前記演算増幅器は前記第３電圧レベルから分
離されたバイアス発生器を含む、デバイス。
【００５３】（１６） 第１５項記載のデバイスにおい
て、前記電荷ポンプは電流バイアス発生器と、前記バイ
アス発生器に結合された電圧バイアス発生器と、方形波
信号を発生するために前記電圧バイアス発生器に結合さ
れた発振器と、前記発振器に結合された複数の電力スイ
ッチとを含み、前記方形波信号は前記複数の電力スイッ
チをオフ状態とオン状態に駆動するように動作可能であ
る、デバイス。
て、前記電荷ポンプは電流バイアス発生器と、前記バイ
アス発生器に結合された電圧バイアス発生器と、方形波
信号を発生するために前記電圧バイアス発生器に結合さ
れた発振器と、前記発振器に結合された複数の電力スイ
ッチとを含み、前記方形波信号は前記複数の電力スイッ
チをオフ状態とオン状態に駆動するように動作可能であ
る、デバイス。
【００５４】（１７） 第１６項記載のデバイスであっ
て、前記電力スイッチに結合されかつ前記第３電圧レベ
ルを発生するために充電と放電とをするように動作可能
の２つの外部コンデンサを更に含むデバイス。
て、前記電力スイッチに結合されかつ前記第３電圧レベ
ルを発生するために充電と放電とをするように動作可能
の２つの外部コンデンサを更に含むデバイス。
【００５５】（１８） 第１６項記載のデバイスであっ
て、前記発振器を一時的に使用禁止するために前記発振
器に結合された使用禁止回路を更に含むデバイス。
て、前記発振器を一時的に使用禁止するために前記発振
器に結合された使用禁止回路を更に含むデバイス。
【００５６】（１９） 第１６項記載のデバイスであっ
て、前記電力スイッチから前記発振器を分離する電流ミ
ラー回路を更に含むデバイス
て、前記電力スイッチから前記発振器を分離する電流ミ
ラー回路を更に含むデバイス
【００５７】（２０） 第１６項記載のデバイスであっ
て、前記電力スイッチの動作を制御するスイッチ駆動器
を更に含むデバイス。
て、前記電力スイッチの動作を制御するスイッチ駆動器
を更に含むデバイス。
【００５８】（２１） 第１５項記載のデバイスにおい
て、前記第１電圧レベルは正供給電圧を含む、デバイ
ス。
て、前記第１電圧レベルは正供給電圧を含む、デバイ
ス。
【００５９】（２２） 第１５項記載のデバイスにおい
て、前記第１電圧レベルは正電圧レベルを含み、前記第
３電圧レベルは負電圧レベルを含み、かつ前記演算増幅
器は前記正電圧レベルと、前記中性電圧レベルと、前記
負電圧レベルとを受信するように動作可能であり、かつ
前記演算増幅器は電流バイアスを提供するために前記中
性電圧レベルに結合されたバイアス発生器と、前記バイ
アス発生器に結合されかつ２つの入力信号を受信するよ
うに動作可能である入力段であって、前記入力信号上に
出現する平衡信号経路を含む前記入力段と、前記入力信
号を単一差分信号に変換するために前記平衡信号経路に
結合された変換回路と、出力信号になるように前記単一
差分信号を処理するために前記変換回路に結合された出
力段であって、前記入力信号の変動に応答して正電圧レ
ベルの実質的近くから負電圧レベルの実質的近くまで旋
回するように動作可能の前記出力段と、を含む、デバイ
ス。
て、前記第１電圧レベルは正電圧レベルを含み、前記第
３電圧レベルは負電圧レベルを含み、かつ前記演算増幅
器は前記正電圧レベルと、前記中性電圧レベルと、前記
負電圧レベルとを受信するように動作可能であり、かつ
前記演算増幅器は電流バイアスを提供するために前記中
性電圧レベルに結合されたバイアス発生器と、前記バイ
アス発生器に結合されかつ２つの入力信号を受信するよ
うに動作可能である入力段であって、前記入力信号上に
出現する平衡信号経路を含む前記入力段と、前記入力信
号を単一差分信号に変換するために前記平衡信号経路に
結合された変換回路と、出力信号になるように前記単一
差分信号を処理するために前記変換回路に結合された出
力段であって、前記入力信号の変動に応答して正電圧レ
ベルの実質的近くから負電圧レベルの実質的近くまで旋
回するように動作可能の前記出力段と、を含む、デバイ
ス。
【００６０】（２３） 第２２項記載のデバイスにおい
て、前記出力段は前記出力信号上に線形性と低ひずみを
付与するためにＰＮＰトランジスタを含む、演算増幅
器。
て、前記出力段は前記出力信号上に線形性と低ひずみを
付与するためにＰＮＰトランジスタを含む、演算増幅
器。
【００６１】（２４） 第２４項記載のデバイスにおい
て、前記バイアス発生器は前記負電圧レベルから分離さ
れる、デバイス。
て、前記バイアス発生器は前記負電圧レベルから分離さ
れる、デバイス。
【００６２】（２５） 第２２項記載のデバイスにおい
て、前記演算増幅器は前記負電圧レベルから分離された
構成要素を含む、デバイス。
て、前記演算増幅器は前記負電圧レベルから分離された
構成要素を含む、デバイス。
【００６３】（２６） 第２５項記載のデバイスにおい
て、前記演算増幅器は基板内に形成されかつ前記基板か
ら分離されたトランジスタデバイスを更に含む、デバイ
ス、
て、前記演算増幅器は基板内に形成されかつ前記基板か
ら分離されたトランジスタデバイスを更に含む、デバイ
ス、
【００６４】（２７） 第２６項記載のデバイスにおい
て、前記トランジスタは前記基板内の半導体タンク内に
製作され、前記タンクは前記基板から前記トランジスタ
を分離する、デバイス。
て、前記トランジスタは前記基板内の半導体タンク内に
製作され、前記タンクは前記基板から前記トランジスタ
を分離する、デバイス。
【００６５】（２８） 第２２項記載のデバイスにおい
て、前記入力段は前記入力信号を受信するために接合形
電界効果トランジスタを含む、デバイス。
て、前記入力段は前記入力信号を受信するために接合形
電界効果トランジスタを含む、デバイス。
【００６６】（２９） 第２２項記載のデバイスにおい
て、前記出力信号は高容量性負荷を駆動するように動作
可能である、デバイス。
て、前記出力信号は高容量性負荷を駆動するように動作
可能である、デバイス。
【００６７】（３０） 集積回路デバイス１０は、演算
増幅器１２と負電圧レベル−ＶＣＣを生成する電荷ポン
プ１４を有する。前記演算増幅器１２は、好適には、種
々の副構成要素を有する。特に、バイアス発生器３６
が、前記演算増幅器１２に含まれ、前記負電圧レベルか
ら分離されて中性電圧レベル３１に接続され、かつ前記
演算増幅器１２に対する電流を供給する。入力段３８
は、２つの入力信号を受信する入力１６，１８を有し、
かつ平衡信号経路内に入力信号を維持する。変換回路要
素４０は、前記入力信号を受信し、単一差分信号を生成
し、かつ前記入力段３８に受信した雑音を除去する。出
力段は、前記単一差分信号を処理して前記演算増幅器１
２の外へ転送する。
増幅器１２と負電圧レベル−ＶＣＣを生成する電荷ポン
プ１４を有する。前記演算増幅器１２は、好適には、種
々の副構成要素を有する。特に、バイアス発生器３６
が、前記演算増幅器１２に含まれ、前記負電圧レベルか
ら分離されて中性電圧レベル３１に接続され、かつ前記
演算増幅器１２に対する電流を供給する。入力段３８
は、２つの入力信号を受信する入力１６，１８を有し、
かつ平衡信号経路内に入力信号を維持する。変換回路要
素４０は、前記入力信号を受信し、単一差分信号を生成
し、かつ前記入力段３８に受信した雑音を除去する。出
力段は、前記単一差分信号を処理して前記演算増幅器１
２の外へ転送する。
【図面の簡単な説明】
【図１】本発明による単一電荷ポンプ／演算増幅器デバ
イスのブロック線図。
イスのブロック線図。
【図２】本発明による演算増幅器のブロック線図。
【図３】本発明による演算増幅器の慨略電気回路図。
【図４】本発明による電荷ポンプのブロック線図。
【図５】本発明による電荷ポンプの慨略電気回路図であ
って、ａはバイアス発生器、発振器、電圧バイアス発生
器、及び使用禁止回路の概略電気回路図、ｂは電流ミラ
ー回路、スイッチ駆動器の一部分、及び電力スイッチの
１つの概略電気回路図、図ｃはスイッチ駆動器の残りの
部分、及び電力スイッチの残りの３つの概略電気回路
図。
って、ａはバイアス発生器、発振器、電圧バイアス発生
器、及び使用禁止回路の概略電気回路図、ｂは電流ミラ
ー回路、スイッチ駆動器の一部分、及び電力スイッチの
１つの概略電気回路図、図ｃはスイッチ駆動器の残りの
部分、及び電力スイッチの残りの３つの概略電気回路
図。
【符号の説明】 １０ 単一電荷ポンプ／演算増幅器デバイス １２ 演算増幅器 １４ 電荷ポンプ １６ 第１入力 １８ 第２入力 ２０ 出力 ２２ 単一供給信号入力 ２４，２６ ピン ２８ 外部コンデンサ ３０ ピン ３１ 中性電圧レベル ３２ ピン ３４ 外部コンデンサ ３６ バイアス発生器 ３８ 入力段 ４０ 変換回路要素 ４２ 出力段 １５２，１５４ 出力トランジスタ ２００ バイアス発生器 ２０２ 発振器 ２０４ 個別電圧バイアス発生器 ２０６ 使用禁止回路 ２０８ 電流ミラー回路 ２１０ スイッチ駆動器 ２１０ａ 内部電圧バイアス発生器 ２１０ｂ 上側逆バイアス回路 ２１０ｃ 下側逆バイアス回路 ２１０ｄ，２１０ｅ ベース電流回路 ２１２，２１２ａ〜２１２ｄ 電力スイッチ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 トッド エム．ニール アメリカ合衆国テキサス州キャロルトン, ケラー スプリングス ロード 2050，ア パートメント ナンバー 1122 (72)発明者 ダグラス アール．ジョンソン アメリカ合衆国アイオワ州シーダー ラピ ッズ，オウク ドライブ エスイー 1319
Claims (1)
- 【請求項１】 電流バイアスを施すために中性電圧レベ
ルに結合するように動作可能のバイアス発生器と， 前記バイアス発生器に結合されかつ２つの入力信号を受
信するように動作可能の入力段であって，前記入力信号
上に現れる雑音を分離する平衡信号経路を含む前記入力
段と， 前記入力信号を単一差分信号に変換するために前記平衡
信号経路に結合された変換回路と， 出力信号になるように前記単一差分信号を処理するため
に前記変換回路に結合された出力段であって，前記入力
信号の変動に応答して正電圧レベルの実質的近くから負
電圧レベルの実質的近くまで旋回するように動作可能の
前記出力段と，を含む演算増幅器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US81545591A | 1991-12-31 | 1991-12-31 | |
| US815455 | 1991-12-31 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05347519A true JPH05347519A (ja) | 1993-12-27 |
Family
ID=25217841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5029565A Pending JPH05347519A (ja) | 1991-12-31 | 1993-01-04 | 演算増幅器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5289137A (ja) |
| JP (1) | JPH05347519A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007531419A (ja) * | 2004-07-29 | 2007-11-01 | マキシム・インテグレイテッド・プロダクツ・インコーポレイテッド | 単一電源直接駆動増幅器 |
| JP2008289175A (ja) * | 2007-05-21 | 2008-11-27 | Natl Semiconductor Corp <Ns> | オーディオアンプ用の非対称チャージポンプ装置及び方法 |
| US8000113B2 (en) | 2009-04-07 | 2011-08-16 | Maxim Integrated Products, Inc. | Efficient power regulation for class-E amplifiers |
| US8159305B2 (en) | 2009-09-18 | 2012-04-17 | Yamaha Corporation | Amplifying device |
| US8476978B2 (en) | 2002-01-24 | 2013-07-02 | Maxim Integrated Products, Inc. | Headphone driver/charge pump combination |
| US8593830B2 (en) | 2010-06-29 | 2013-11-26 | Maxim Integrated Products, Inc. | Reverse current limit protection for active clamp converters |
| US9755588B2 (en) | 2013-03-28 | 2017-09-05 | Asahi Kasei Microdevices Corporation | Signal output circuit |
| WO2024014107A1 (ja) * | 2022-07-11 | 2024-01-18 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置および光検出装置 |
Families Citing this family (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5554959A (en) * | 1994-10-25 | 1996-09-10 | Vac-Com, Inc. | Linear power amplifier with a pulse density modulated switching power supply |
| US5670907A (en) * | 1995-03-14 | 1997-09-23 | Lattice Semiconductor Corporation | VBB reference for pumped substrates |
| US5973956A (en) * | 1995-07-31 | 1999-10-26 | Information Storage Devices, Inc. | Non-volatile electrically alterable semiconductor memory for analog and digital storage |
| US6011440A (en) * | 1997-03-18 | 2000-01-04 | Linear Technology Corporation | Amplifier having output range that exceeds supply voltage |
| US5880638A (en) * | 1997-03-20 | 1999-03-09 | Maxim Integrated Products | Rail-to-rail operational amplifier and method for making same |
| US6356485B1 (en) * | 1999-02-13 | 2002-03-12 | Integrated Device Technology, Inc. | Merging write cycles by comparing at least a portion of the respective write cycle addresses |
| US6462584B1 (en) | 1999-02-13 | 2002-10-08 | Integrated Device Technology, Inc. | Generating a tail current for a differential transistor pair using a capacitive device to project a current flowing through a current source device onto a node having a different voltage than the current source device |
| US6400544B1 (en) * | 1999-07-23 | 2002-06-04 | Maxim Integrated Products, Inc. | Current limiting using capacitor charge measurement |
| US6373340B1 (en) * | 2000-08-14 | 2002-04-16 | K. S. Waves, Ltd. | High-efficiency audio power amplifier |
| IL138844A0 (en) | 2000-08-14 | 2001-10-31 | K S Waves Ltd | High efficiency power supply |
| ITMI20012789A1 (it) * | 2001-12-21 | 2003-06-21 | St Microelectronics Srl | Sistema a pompa di carica |
| US7719343B2 (en) * | 2003-09-08 | 2010-05-18 | Peregrine Semiconductor Corporation | Low noise charge pump method and apparatus |
| GB2408644B (en) * | 2003-11-26 | 2007-04-25 | Wolfson Ltd | Amplifier |
| JP4805699B2 (ja) * | 2006-03-14 | 2011-11-02 | 株式会社リコー | 半導体装置 |
| GB2446843B (en) | 2006-06-30 | 2011-09-07 | Wolfson Microelectronics Plc | Amplifier circuit and methods of operation thereof |
| US7382195B2 (en) * | 2006-08-11 | 2008-06-03 | Anpec Electronics Corporation | Power supply device for driving an amplifier |
| US8311243B2 (en) | 2006-08-21 | 2012-11-13 | Cirrus Logic, Inc. | Energy-efficient consumer device audio power output stage |
| US8068622B2 (en) * | 2006-12-13 | 2011-11-29 | Cirrus Logic, Inc. | Method and apparatus for controlling a selectable voltage audio power output stage |
| TW200822537A (en) * | 2006-11-13 | 2008-05-16 | Nanya Technology Corp | Input receiver and related method |
| GB2444984B (en) * | 2006-12-22 | 2011-07-13 | Wolfson Microelectronics Plc | Charge pump circuit and methods of operation thereof |
| GB2478457B (en) * | 2006-12-22 | 2011-12-07 | Wolfson Microelectronics Plc | Charge pump circuit and methods of operation thereof |
| GB2444988B (en) | 2006-12-22 | 2011-07-20 | Wolfson Microelectronics Plc | Audio amplifier circuit and electronic apparatus including the same |
| GB2447426B (en) * | 2006-12-22 | 2011-07-13 | Wolfson Microelectronics Plc | Charge pump circuit and methods of operation thereof |
| US7449959B2 (en) * | 2007-01-31 | 2008-11-11 | Texas Instruments Incorporated | Methods and apparatus to detect impedance at an amplifier output |
| TWI382654B (zh) * | 2007-02-16 | 2013-01-11 | Realtek Semiconductor Corp | 驅動放大電路與其驅動方法 |
| JP2008244623A (ja) * | 2007-03-26 | 2008-10-09 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
| US7609114B2 (en) * | 2007-09-04 | 2009-10-27 | Upi Semiconductor Corporation | Voltage generating apparatus and methods |
| US7612615B1 (en) | 2008-06-12 | 2009-11-03 | Mediatek Inc. | Dual supply amplifier |
| EP2330735A3 (en) * | 2008-07-18 | 2012-04-04 | Peregrine Semiconductor Corporation | Operational transconductance amplifier |
| US9660590B2 (en) | 2008-07-18 | 2017-05-23 | Peregrine Semiconductor Corporation | Low-noise high efficiency bias generation circuits and method |
| US7741914B1 (en) * | 2008-12-10 | 2010-06-22 | Texas Instruments Incorporated | Amplifier system with dynamically-adjusted supply voltage |
| TW201043049A (en) * | 2008-12-15 | 2010-12-01 | Mediatek Inc | DC-coupled audio out unit |
| US7830209B1 (en) | 2009-01-19 | 2010-11-09 | Cirrus Logic, Inc. | Signal level selected efficiency in a charge pump power supply for a consumer device audio power output stage |
| TWI387359B (zh) * | 2009-01-21 | 2013-02-21 | Ite Tech Inc | 耳機的電壓產生裝置 |
| US7808324B1 (en) * | 2009-03-17 | 2010-10-05 | Cirrus Logic, Inc. | Operating environment and process position selected charge-pump operating mode in an audio power amplifier integrated circuit |
| US8093951B1 (en) | 2009-04-14 | 2012-01-10 | Cirrus Logic, Inc. | Pulse-width modulated (PWM) audio power amplifier having output signal magnitude controlled pulse voltage and switching frequency |
| CN101931375A (zh) | 2010-08-26 | 2010-12-29 | 成都芯源***有限公司 | 具有高电源抑制比的放大电路 |
| US9413362B2 (en) | 2011-01-18 | 2016-08-09 | Peregrine Semiconductor Corporation | Differential charge pump |
| US8686787B2 (en) | 2011-05-11 | 2014-04-01 | Peregrine Semiconductor Corporation | High voltage ring pump with inverter stages and voltage boosting stages |
| US8665021B2 (en) * | 2012-07-17 | 2014-03-04 | Analog Devices, Inc. | Apparatus and methods for amplifier power supply control |
| EP3007341B1 (en) * | 2014-10-06 | 2018-08-01 | Nxp B.V. | Differential dynamic charge pump circuit |
| US10439572B1 (en) | 2018-07-30 | 2019-10-08 | Analog Devices Global Unlimited Company | Analog-to-digital converter using discrete time comparator and switched capacitor charge pump |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4780625A (en) * | 1987-05-12 | 1988-10-25 | Motorola, Inc. | Integrated circuit sensor circuit |
-
1993
- 1993-01-04 JP JP5029565A patent/JPH05347519A/ja active Pending
- 1993-05-25 US US08/067,404 patent/US5289137A/en not_active Expired - Lifetime
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7714661B2 (en) | 2002-01-24 | 2010-05-11 | Maxim Integrated Products, Inc. | Single supply direct drive amplifier |
| US8476978B2 (en) | 2002-01-24 | 2013-07-02 | Maxim Integrated Products, Inc. | Headphone driver/charge pump combination |
| US8638170B2 (en) | 2002-01-24 | 2014-01-28 | Maxim Integrated Products, Inc. | Single supply headphone driver/charge pump combination |
| JP2007531419A (ja) * | 2004-07-29 | 2007-11-01 | マキシム・インテグレイテッド・プロダクツ・インコーポレイテッド | 単一電源直接駆動増幅器 |
| JP2008289175A (ja) * | 2007-05-21 | 2008-11-27 | Natl Semiconductor Corp <Ns> | オーディオアンプ用の非対称チャージポンプ装置及び方法 |
| US8000113B2 (en) | 2009-04-07 | 2011-08-16 | Maxim Integrated Products, Inc. | Efficient power regulation for class-E amplifiers |
| US8159305B2 (en) | 2009-09-18 | 2012-04-17 | Yamaha Corporation | Amplifying device |
| US8593830B2 (en) | 2010-06-29 | 2013-11-26 | Maxim Integrated Products, Inc. | Reverse current limit protection for active clamp converters |
| US9755588B2 (en) | 2013-03-28 | 2017-09-05 | Asahi Kasei Microdevices Corporation | Signal output circuit |
| WO2024014107A1 (ja) * | 2022-07-11 | 2024-01-18 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置および光検出装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5289137A (en) | 1994-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05347519A (ja) | 演算増幅器 | |
| EP0618673B1 (en) | A differential amplification circuit wherein a DC level at an output terminal is automatically adjusted | |
| US4446443A (en) | Amplifier having reduced power dissipation and improved slew rate | |
| JP2000091856A (ja) | アナログ・バッファ回路及び信号処理装置 | |
| JPH09260974A (ja) | 増幅回路 | |
| US5751190A (en) | Gain-controlled amplifier and distributed amplifier | |
| US7576595B2 (en) | Buffer circuit | |
| US3651346A (en) | Electrical circuit providing multiple v bias voltages | |
| EP0883930B1 (en) | Current mode analog signal multiplexor | |
| EP0522786B1 (en) | Dynamic biasing for class A amplifier | |
| US5999050A (en) | Differential amplifier, an integrated circuit, and a telephone | |
| JP2753205B2 (ja) | 増幅器 | |
| US4460876A (en) | Low consumption, wide-band linear amplifier operating in sliding class A | |
| US5157353A (en) | Audio system with transient tracking dual voltage power supply | |
| US4524330A (en) | Bipolar circuit for amplifying differential signal | |
| WO1999037019A1 (en) | Detector circuit | |
| US5218323A (en) | Transistor direct-coupled amplifier | |
| JP2665072B2 (ja) | 増幅回路 | |
| US3512098A (en) | Transistor electrical circuit with collector voltage stabilization | |
| JPH0442846B2 (ja) | ||
| AU721708C (en) | Current mode analog signal multiplexor | |
| JPH05150847A (ja) | 電源回路 | |
| WO1982002805A1 (en) | Amplifier having reduced power dissipation and improved slew rate | |
| JPS59108408A (ja) | 増幅器 | |
| JP2002149249A (ja) | 音声および映像信号用アダプタ回路 |