JPH05342761A - Reproduction signal binary-coding circuit - Google Patents

Abstract

PURPOSE:To enable preventing the missing of a binary-coded signal while removing noises of a reproduction signal with a simple construction by using a gate circuit adapted to block the passage of the binary-coded signal of a long mark interval part. CONSTITUTION:A differentiation device 21 differentiates a reproduction signal from an optical pickup or the like and a first comparator 23 compares an output of the differentiation device 21 with a specified reference voltage to output a binary-coded signal. Then. a gate signal generation circuit 27 generates a gate signal which becomes active corresponding to a mark interval part larger than a specified value in the reproduction signal. A gate circuit 25 blocks the passage of the binary-coded signal to be outputted from the first comparator 23 when the gate signal is active and lets the binary-coded signal pass when it is not active. Thus, the gate signal always becomes inactive at a part with a narrow mark interval to prevent failed detection of a falling signal thereby enabling the removal of noises at a part with a larger mark interval accurately.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、再生信号二値化回路に
関し、特に光ディスク装置において“２−７”変調方式
などで記録された信号をノイズなどの影響を受けること
なく適確に検出できるようにする技術に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a reproduced signal binarization circuit, and in particular, it can accurately detect a signal recorded by a "2-7" modulation system or the like in an optical disk device without being affected by noise or the like. Technology to do.

【０００２】[0002]

【従来の技術】図３は、従来の光ディスク装置に使用さ
れている再生信号二値化回路の構成を示す。同図の回路
は、光ディスクに“２−７”変調方式で記録された信号
を図示しない光ヘッドなどで再生して得られた再生信号
（ａ）を微分する微分器１と、該微分器１の出力を所定
の第１の基準信号Ｖｒｅｆ１と比較するための比較器ま
たはコンパレータ３と、アンドゲート５と、ゲート信号
生成回路７となどによって構成される。ゲート信号生成
回路７は、前記再生信号（ａ）のそれぞれ上側包絡線に
対応する信号Ｖｕ（ｔ）および下側包絡線に対応する信
号Ｖｄ（ｔ）をそれぞれ検出する上側包絡線検波回路９
および下側包絡線検波回路１１と、これらの各包絡線信
号Ｖｕ（ｔ）およびＶｄ（ｔ）を等しい割合で混合して
それらの平均値を求める混合器１３と、該混合器１３の
出力信号を前記再生信号（ａ）と比較するための第２の
比較器またはコンパレータ１５とを具備する。2. Description of the Related Art FIG. 3 shows the structure of a reproduction signal binarization circuit used in a conventional optical disk device. The circuit shown in the figure is a differentiator 1 for differentiating a reproduction signal (a) obtained by reproducing a signal recorded on the optical disc by the "2-7" modulation method with an optical head not shown, and the differentiator 1 It is composed of a comparator or comparator 3 for comparing the output of the above-mentioned with a predetermined first reference signal Vref1, an AND gate 5, a gate signal generating circuit 7, and the like. The gate signal generation circuit 7 detects the signal Vu (t) corresponding to the upper envelope and the signal Vd (t) corresponding to the lower envelope of the reproduction signal (a), respectively.
And the lower envelope detection circuit 11, a mixer 13 that mixes the envelope signals Vu (t) and Vd (t) at an equal ratio to obtain an average value thereof, and an output signal of the mixer 13. And a second comparator or comparator 15 for comparing with the reproduced signal (a).

【０００３】このような再生信号二値化回路において
は、図４に示すように、図示しない光ヘッドなどからの
再生信号（ａ）は、微分器１において微分され、（ｂ）
に示すような微分信号が得られる。この微分信号は、第
１のコンパレータ３において基準電圧Ｖｒｅｆ１、この
場合はグランド電位、と比較され（ｃ）に示すような再
生信号のマーク位置に対応して立下がりエッジに信号を
有する二値化信号が得られる。このような二値化信号は
アンドゲート５の１つの入力に印加される。In such a reproducing signal binarizing circuit, as shown in FIG. 4, a reproducing signal (a) from an optical head (not shown) is differentiated by a differentiator 1 and (b).
A differential signal as shown in is obtained. This differential signal is compared with the reference voltage Vref1, which is the ground potential in this case, in the first comparator 3 and binarized with the signal at the falling edge corresponding to the mark position of the reproduction signal as shown in (c). The signal is obtained. Such a binarized signal is applied to one input of the AND gate 5.

【０００４】一方、前記再生信号（ａ）は、ゲート生成
回路７の上側包絡線検波回路９および下側包絡線検波回
路１１に印加され、それぞれ上側包絡線信号Ｖｕ（ｔ）
およびＶｄ（ｔ）が生成されて混合器１３に印加され
る。混合器１３は、これらの信号Ｖｕ（ｔ）およびＶｄ
（ｔ）の平均値を求め平均値信号、すなわち１／２［Ｖ
ｕ（ｔ）＋Ｖｄ（ｔ）］、を求め、この平均値信号
（ｄ）を第２のコンパレータ１５の一方の入力に印加す
る。該第２のコンパレータ１５の他方の入力には前記再
生信号（ａ）が印加されており、コンパレータ１５は、
これらの信号を比較して図４の（ｅ）に示すようなゲー
ト信号を生成する。そして、このようなゲート信号によ
り前記アンドゲート５において前記二値化信号（ｃ）が
ゲートされ、（ｆ）に示すような最終的な二値化信号が
得られる。On the other hand, the reproduction signal (a) is applied to the upper envelope detection circuit 9 and the lower envelope detection circuit 11 of the gate generation circuit 7, and the upper envelope signal Vu (t) is respectively applied.
And Vd (t) are generated and applied to the mixer 13. The mixer 13 receives these signals Vu (t) and Vd
The average value of (t) is calculated and the average value signal, that is, 1/2 [V
u (t) + Vd (t)], and the average value signal (d) is applied to one input of the second comparator 15. The reproduction signal (a) is applied to the other input of the second comparator 15, and the comparator 15
These signals are compared to generate a gate signal as shown in FIG. Then, the binary signal (c) is gated in the AND gate 5 by such a gate signal, and a final binary signal as shown in (f) is obtained.

【０００５】このような再生信号二値化回路を用いるこ
とにより、再生信号のマーク間隔が長い部分に発生する
雑音の影響を除去しある程度まで適確に再生信号の二値
化を行なうことができた。すなわち、再生信号は通常、
ローパスフィルタを通過して得られるため、周波数が高
い、すなわちマーク間隔の短い部分では雑音が発生しな
いが、マーク間隔が長い部分に（ｂ）に示すように雑音
が発生し易くなる。そして、このような雑音が発生する
と、図４の（ｃ）の斜線部で示すような雑音による偽信
号が発生し、正しく二値化が行なわない恐れがあった。
しかしながら、上記ゲート信号生成回路７によって得ら
れるゲート信号（ｅ）を使用することにより、このよう
な偽信号が出力されることを防止することが可能であっ
た。By using such a reproduction signal binarization circuit, the influence of noise generated in a portion of the reproduction signal having a long mark interval can be removed and the reproduction signal can be appropriately binarized to some extent. It was That is, the reproduced signal is usually
Since it is obtained by passing through a low-pass filter, noise does not occur at a portion with a high frequency, that is, a short mark interval, but noise easily occurs at a portion with a long mark interval, as shown in (b). When such noise is generated, a false signal due to the noise as shown by the hatched portion in FIG. 4C is generated, and there is a possibility that the binarization may not be performed correctly.
However, by using the gate signal (e) obtained by the gate signal generation circuit 7, it is possible to prevent such a false signal from being output.

【０００６】[0006]

【発明が解決しようとする課題】ところが、このような
従来の再生信号二値化回路においては、再生信号が光ピ
ックアップなどを含む光学系のＯＴＦによる制限のた
め、信号間隔が最小マーク間隔に近くなればなるほど信
号振幅が（ａ）に示すように小さくなる。また、上側包
絡線検波回路９および下側包絡線検波回路１１の出力Ｖ
ｕ（ｔ）およびＶｄ（ｔ）は過渡的に応答できず、従っ
て平均値信号（ｄ）は、図４の（ｄ）に示すように、再
生信号の中心でスライスできない場合が生ずる。このた
め、第２のコンパレータ１５の出力におけるゲート信号
（ｅ）が欠如することとなり、二値化信号（ｃ）の一部
がアンドゲート５を通過できず、最終的な二値化信号
（ｆ）において信号の一部が欠如するという問題点があ
った。However, in such a conventional reproduction signal binarizing circuit, the reproduction signal is limited by the OTF of the optical system including the optical pickup, so that the signal interval is close to the minimum mark interval. The higher the value, the smaller the signal amplitude becomes, as shown in (a). Also, the output V of the upper envelope detection circuit 9 and the lower envelope detection circuit 11
Since u (t) and Vd (t) cannot transiently respond, the average value signal (d) may not be sliced at the center of the reproduced signal as shown in FIG. 4 (d). Therefore, the gate signal (e) at the output of the second comparator 15 is lacking, a part of the binarized signal (c) cannot pass through the AND gate 5, and the final binarized signal (f) is generated. ), There was a problem that a part of the signal was missing.

【０００７】本発明の目的は、前述の従来例の回路にお
ける問題点に鑑み、簡単な回路構成により、再生信号の
長いマーク間隔部分における雑音の影響を除去しかつ再
生信号の欠如をも適確に防止して再生信号を誤りなく二
値化できるようにすることにある。In view of the problems in the above-mentioned conventional circuit, an object of the present invention is to eliminate the influence of noise in the long mark interval portion of the reproduced signal and to properly detect the lack of the reproduced signal with a simple circuit configuration. To prevent the reproduced signal from being binarized without error.

【０００８】[0008]

【課題を解決するための手段】上記問題点を解決するた
め、本発明では、光ピックアップなどからの再生信号を
微分する微分器と、該微分器の出力を所定レベルの基準
電圧と比較して二値化信号を出力する第１の比較器と、
前記再生信号における所定値より長いマーク間隔部分に
対応してアクティブになるゲート信号を生成するゲート
信号生成回路と、前記ゲート信号がアクティブである場
合に前記第１の比較器から出力される二値化信号の通過
を阻止し、前記ゲート信号がアクティブでない場合に前
記二値化信号を通過させるゲート回路などによって構成
される。In order to solve the above problems, in the present invention, a differentiator for differentiating a reproduction signal from an optical pickup or the like and an output of the differentiator are compared with a reference voltage of a predetermined level. A first comparator for outputting a binarized signal;
A gate signal generation circuit that generates a gate signal that becomes active corresponding to a mark interval portion that is longer than a predetermined value in the reproduction signal, and a binary value that is output from the first comparator when the gate signal is active. And a gate circuit for blocking passage of the binarized signal and for passing the binarized signal when the gate signal is not active.

【０００９】また、前記ゲート信号生成回路は、再生信
号が入力される上側包絡線検波回路および下側包絡線検
波回路と、これら上側包絡線検波回路および下側包絡線
検波回路の出力を所定の比率で加算する混合器と、前記
再生信号を該混合器の出力と比較して前記ゲート信号を
生成する第２の比較器とによって構成することができ
る。Further, the gate signal generating circuit outputs the upper envelope detection circuit and the lower envelope detection circuit to which the reproduction signal is input, and outputs of the upper envelope detection circuit and the lower envelope detection circuit. It can be constituted by a mixer for adding in a ratio and a second comparator for comparing the reproduction signal with the output of the mixer to generate the gate signal.

【００１０】さらに、前記混合器において加算される上
側包絡線検波回路の出力の比率は下側包絡線検波回路の
出力の比率より小さくすると好都合である。Further, it is convenient that the ratio of the output of the upper envelope detection circuit added in the mixer is smaller than the ratio of the output of the lower envelope detection circuit.

【００１１】[0011]

【作用】上記構成においては、前記ゲート信号生成回路
は、従来のように再生信号のマーク位置に対応する立下
がり信号を通過する代わりに、雑音が付加される恐れが
ある長いマーク間隔部分の通過を阻止するようなゲート
信号を生成する。従って、マーク間隔が狭くて信号振幅
の小さい部分においては、前記ゲート信号は常にオフ、
すなわちインアクティブ状態となるため、微分検出され
た立下がり信号が未検出となることはなくなると共に、
マーク間隔が長い部分における雑音成分が的確に除去さ
れる。In the above structure, the gate signal generation circuit passes the long mark interval portion where noise may be added instead of passing the trailing edge signal corresponding to the mark position of the reproduction signal as in the conventional case. Generate a gate signal that blocks Therefore, in the portion where the mark interval is narrow and the signal amplitude is small, the gate signal is always off,
That is, since it becomes an inactive state, the fall signal that is differentially detected does not become undetected, and
The noise component in the portion where the mark interval is long is accurately removed.

【００１２】また、前記ゲート信号生成回路において、
上側包絡線検波回路の出力と下側包絡線検波回路の出力
とを所定の比率で混合し、特に上側包絡線検波回路の出
力の比率を下側包絡線検波回路の出力の比率より小さく
設定したため、再生信号のスライス比率を上側包絡線検
波回路の出力Ｖｕ（ｔ）と下側包絡線検波回路の出力Ｖ
ｄ（ｔ）の平均値｛Ｖｕ（ｔ）＋Ｖｄ（ｔ）｝／２より
小さくし、上側包絡線検波回路の出力よりも下側包絡線
検波回路の出力の影響が大きくなるようにして上記ゲー
ト信号を発生することができる。In the gate signal generation circuit,
The output of the upper envelope detection circuit and the output of the lower envelope detection circuit are mixed at a predetermined ratio, and the output ratio of the upper envelope detection circuit is set to be smaller than the output ratio of the lower envelope detection circuit. , The slice ratio of the reproduced signal is output Vu (t) of the upper envelope detection circuit and output Vu of the lower envelope detection circuit.
The average value of d (t) is made smaller than {Vu (t) + Vd (t)} / 2 so that the output of the lower envelope detection circuit is more affected than the output of the upper envelope detection circuit. A signal can be generated.

【００１３】すなわち、マーク信号を微分して形成した
二値化信号のマーク間隔部分のみを取除くようなゲート
信号を利用することにより、各包絡線検波回路に要求さ
れる応答特性、精度などが従来のものより緩和され、よ
り信頼性の高い二値化回路が実現できる。That is, by using a gate signal that removes only the mark interval portion of the binarized signal formed by differentiating the mark signal, the response characteristics and accuracy required for each envelope detection circuit can be improved. It is possible to realize a binarization circuit which is relaxed and more reliable than the conventional one.

【００１４】[0014]

【実施例】以下、図面を参照して本発明の実施例につき
説明する。図１は、本発明の１実施例に係わる再生信号
二値化回路の概略の構成を示す。同図の回路は、図示し
ない光ディスク装置の光ヘッドなどから入力される再生
信号（ａ′）を微分するための微分器２１と、該微分器
２１の出力を所定の基準電圧Ｖｒｅｆと比較するための
比較器またはコンパレータ２３と、該コンパレータ２３
の出力が入力されるアンドゲート２５と、該アンドゲー
ト２５に印加されるゲート信号を生成するためのゲート
信号生成回路２７などによって構成される。なお、微分
器２１および第１のコンパレータ２３は、それぞれ、前
記図３の微分器１および第１のコンパレータ３と同じも
のでもよい。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows a schematic configuration of a reproduction signal binarization circuit according to an embodiment of the present invention. The circuit shown in the figure is for differentiating a reproduction signal (a ') input from an optical head of an optical disk device (not shown) and for comparing the output of the differentiator 21 with a predetermined reference voltage Vref. Comparator or comparator 23, and the comparator 23
An AND gate 25 to which the output of 1 is input, a gate signal generation circuit 27 for generating a gate signal applied to the AND gate 25, and the like. The differentiator 21 and the first comparator 23 may be the same as the differentiator 1 and the first comparator 3 in FIG. 3, respectively.

【００１５】ゲート信号生成回路２７は、前記再生信号
（ａ′）が入力される上側包絡線検波回路２９および下
側包絡線検波回路３１と、と、これら上側包絡線検波回
路２９の出力Ｖｕ（ｔ）およびＶｄ（ｔ）が入力される
混合器３３と、混合器３３の出力（ｄ′）が入力される
第２のコンパレータ３５を具備する。第２のコンパレー
タ３５の他の入力には再生信号（ａ′）が入力されてい
る。The gate signal generating circuit 27 includes an upper envelope detection circuit 29 and a lower envelope detection circuit 31 to which the reproduced signal (a ') is input, and outputs Vu (of these upper envelope detection circuit 29. The mixer 33 is provided with t) and Vd (t), and the second comparator 35 is provided with the output (d ′) of the mixer 33. The reproduction signal (a ′) is input to the other input of the second comparator 35.

【００１６】上記ゲート信号生成回路２７において、混
合器３３は、上側包絡線検波回路２９の出力Ｖｕ（ｔ）
と下側包絡線検波回路３１の出力Ｖｄ（ｔ）とを所定の
スライス比率ｋによって決められる割合で混合する。す
なわち混合器３３は、その出力（ｄ′）として、ｋＶｕ
（ｔ）＋（１−ｋ）Ｖｄ（ｔ）なる出力を発生し、かつ
スライス比率ｋは ０＜ｋ＜１／２ の範囲の値とする。なお従来例の再生信号二値化回路で
は、ｋ＝１／２であった。また、図１の上側包絡線検波
回路２９および下側包絡線検波回路３１は、それぞれ、
前記図３の上側包絡線検波回路９および下側包絡線検波
回路１１と同じものでもよい。In the gate signal generation circuit 27, the mixer 33 outputs the output Vu (t) of the upper envelope detection circuit 29.
And the output Vd (t) of the lower envelope detection circuit 31 are mixed at a ratio determined by a predetermined slice ratio k. That is, the mixer 33 outputs kVu as its output (d ').
An output of (t) + (1-k) Vd (t) is generated, and the slice ratio k is a value in the range of 0 <k <1/2. In the reproduction signal binarization circuit of the conventional example, k = 1/2. Further, the upper envelope detection circuit 29 and the lower envelope detection circuit 31 of FIG.
It may be the same as the upper envelope detection circuit 9 and the lower envelope detection circuit 11 of FIG.

【００１７】次に、図２を参照して図１の再生信号二値
化回路の動作を説明する。図２は、図１の回路の各部の
信号波形を示す。図１の回路において、図示しない光ヘ
ッドなどから再生信号（ａ′）が微分器２１に入力さ
れ、図２の（ｂ′）に示すような微分信号（ｂ′）が得
られる。この微分信号（ｂ′）は、第１のコンパレータ
２３において、例えばグランド電位の基準電圧Ｖｒｅｆ
と比較され、（ｃ′）のような二値化信号が得られ、こ
の二値化信号はアンドゲート２５の一方の入力に印加さ
れる。Next, the operation of the reproduction signal binarization circuit of FIG. 1 will be described with reference to FIG. FIG. 2 shows the signal waveform of each part of the circuit of FIG. In the circuit of FIG. 1, a reproduction signal (a ') is input to a differentiator 21 from an optical head (not shown) or the like, and a differential signal (b') as shown in FIG. 2B 'is obtained. This differential signal (b ′) is supplied to the first comparator 23, for example, at the ground potential reference voltage Vref.
And a binarized signal such as (c ') is obtained, and this binarized signal is applied to one input of the AND gate 25.

【００１８】また、前記再生信号（ａ′）は、ゲート信
号生成回路２７における上側包絡線検波回路２９および
下側包絡線検波回路３１に入力され、それぞれ上側包絡
線信号Ｖｕ（ｔ）およびＶｄ（ｔ）が得られる。これら
の各包絡線信号Ｖｕ（ｔ）およびＶｄ（ｔ）は、混合器
３３に入力されて前述のスライス比率ｋで決定される所
定の比率で互いに混合されて信号（ｄ′）が得られる。
この場合、前述のように０＜ｋ＜１／２に設定している
から、混合信号（ｄ′）は、図２に示すように上側包絡
線検波回路２９の出力Ｖｕ（ｔ）よりも下側包絡線検波
回路３１の出力Ｖｄ（ｔ）の影響がより大きくなった信
号波形が得られる。The reproduced signal (a ') is input to the upper envelope detection circuit 29 and the lower envelope detection circuit 31 in the gate signal generation circuit 27, and the upper envelope signals Vu (t) and Vd (are respectively supplied. t) is obtained. The envelope signals Vu (t) and Vd (t) are input to the mixer 33 and mixed with each other at a predetermined ratio determined by the slice ratio k to obtain the signal (d ').
In this case, since 0 <k <1/2 is set as described above, the mixed signal (d ') is lower than the output Vu (t) of the upper envelope detection circuit 29 as shown in FIG. A signal waveform in which the influence of the output Vd (t) of the side envelope detection circuit 31 becomes larger is obtained.

【００１９】このような混合信号（ｄ′）を第２のコン
パレータ３５において再生信号（ａ′）と比較すること
により、該コンパレータ３５の否定出力にゲート信号
（ｅ′）が生成される。このゲート信号（ｅ′）は、再
生信号（ａ′）のマーク間隔部分で、しかもマーク間隔
が長い部分でのみアクティブ（この場合は高レベル）と
なっている。従って、このようなゲート信号（ｅ）をア
ンドゲート２５の否定入力に印加することにより、
（ｆ′）に示すような雑音が除去された正しいマーク位
置検出信号が得られる。このマーク位置検出信号は、再
生信号のマーク位置に立下がりエッジを有する信号とな
っている。また、再生信号のマーク間隔が長い部分にお
いて、例えば図２の（ｃ′）において斜線で示すような
雑音による偽信号が発生しても、上述のようなゲート信
号およびアンドゲート２５によりそのような偽信号部分
は完全に除去されている。By comparing the mixed signal (d ') with the reproduction signal (a') in the second comparator 35, a gate signal (e ') is generated at the negative output of the comparator 35. The gate signal (e ') is active (high level in this case) only in the mark interval portion of the reproduction signal (a'), and in the portion where the mark interval is long. Therefore, by applying such a gate signal (e) to the negative input of the AND gate 25,
A correct mark position detection signal from which noise is removed as shown in (f ') can be obtained. The mark position detection signal is a signal having a falling edge at the mark position of the reproduction signal. Further, even if a false signal due to noise such as that shown by hatching in FIG. 2 (c ') is generated in a portion where the mark interval of the reproduction signal is long, such a gate signal and the AND gate 25 cause such a false signal. The false signal part is completely removed.

【００２０】なお、図１の回路においては、ゲート信号
（ｅ′）として長いマーク間隔部分に対応してアクティ
ブになるものを使用しているが、これは長いマーク間隔
部分でインアクティブ、例えばローレベル、になるゲー
ト信号を使用し、このようなゲート信号を前記図３の回
路におけるゲート信号５に印加することもできる。In the circuit shown in FIG. 1, a gate signal (e ') which is active corresponding to a long mark interval portion is used, but this is inactive in the long mark interval portion, for example, low. It is also possible to use a gate signal which becomes level, and to apply such a gate signal to the gate signal 5 in the circuit of FIG.

【００２１】[0021]

【発明の効果】以上のように、本発明によれば、雑音が
発生する恐れのある再生信号の長いマーク間隔部分にお
いて、該マーク間隔部分の二値化信号の通過を阻止する
ようなゲート回路を使用することにより、従来の再生信
号二値化回路におけるような再生信号の欠如などの問題
を解決し、しかも再生信号の雑音を適確に除去すること
が可能になる。また、ゲート信号生成回路の上側包絡線
検波回路および下側包絡線検波回路の応答特性、精度な
どに対する要求仕様を緩和しても信頼性ある動作が保証
される。さらに、本発明による再生信号二値化回路のゲ
ート信号生成回路は、その動作は従来のものと本質的に
異なるものの、回路構成上は再生信号のスライス比率ｋ
をｋ＝１／２から０＜ｋ＜１／２に変更するなどの措置
によって実現可能であり、回路構成が簡単であり、特に
従来の回路より多くの部品を必要とすることなく実現可
能である。As described above, according to the present invention, a gate circuit for preventing passage of a binarized signal in a long mark interval portion of a reproduction signal that may generate noise is generated. By using, it is possible to solve the problem such as lack of a reproduction signal as in the conventional reproduction signal binarization circuit, and it is possible to properly eliminate the noise of the reproduction signal. In addition, reliable operation is guaranteed even if the required specifications for the response characteristics and accuracy of the upper envelope detection circuit and the lower envelope detection circuit of the gate signal generation circuit are relaxed. Further, the operation of the gate signal generation circuit of the reproduction signal binarization circuit according to the present invention is essentially different from that of the conventional one, but the circuit configuration of the reproduction signal slice ratio k
Can be realized by taking measures such as changing from k = 1/2 to 0 <k <1/2, and the circuit configuration is simple. Particularly, it can be realized without requiring more parts than the conventional circuit. is there.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の１実施例に係わる再生信号二値化回路
の概略の構成を示すブロック回路図である。FIG. 1 is a block circuit diagram showing a schematic configuration of a reproduction signal binarization circuit according to an embodiment of the present invention.

【図２】図１の再生信号二値化回路の各部の信号を示す
信号波形図である。FIG. 2 is a signal waveform diagram showing signals of respective parts of the reproduction signal binarization circuit of FIG.

【図３】従来の再生信号二値化回路の構成を示すブロッ
ク回路図である。FIG. 3 is a block circuit diagram showing a configuration of a conventional reproduced signal binarization circuit.

【図４】図３の回路の各部の信号を示す信号波形図であ
る。FIG. 4 is a signal waveform diagram showing signals of respective parts of the circuit of FIG.

【符号の説明】[Explanation of symbols]

２１ 微分器 ２３ 第１のコンパレータ ２５ アンドゲート ２７ ゲート信号生成回路 ２９ 上側包絡線検波回路 ３１ 下側包絡線検波回路 ３３ 混合器 ３５ 第２のコンパレータ 21 Differentiator 23 First Comparator 25 AND Gate 27 Gate Signal Generation Circuit 29 Upper Envelope Detection Circuit 31 Lower Envelope Detection Circuit 33 Mixer 35 Second Comparator

Claims (3)

【特許請求の範囲】[Claims] 【請求項１】 記録媒体に記録されたデジタル信号を再
生して得られた再生信号を二値化信号に変換する再生信
号二値化回路であって、 前記再生信号を微分する微分器と、 前記微分器の出力を所定レベルの基準電圧と比較して二
値化信号を出力する第１の比較器と、 前記再生信号における所定値より長いマーク間隔部分に
対応してアクティブになるゲート信号を生成するゲート
信号生成回路と、 前記ゲート信号が前記アクティブである場合に前記第１
の比較器から出力される二値化信号の通過を阻止し、前
記ゲート信号が前記アクティブでない場合に前記二値化
信号を通過させるゲート回路と、 を具備することを特徴とする再生信号二値化回路。1. A reproduction signal binarization circuit for converting a reproduction signal obtained by reproducing a digital signal recorded on a recording medium into a binarized signal, the differentiator differentiating the reproduction signal, A first comparator that outputs the binarized signal by comparing the output of the differentiator with a reference voltage of a predetermined level, and a gate signal that becomes active corresponding to a mark interval portion longer than a predetermined value in the reproduction signal. A gate signal generation circuit for generating the first signal, and the first signal control circuit when the gate signal is active.
And a gate circuit that blocks passage of the binarized signal output from the comparator of (1) and passes the binarized signal when the gate signal is not active. Circuit. 【請求項２】 前記ゲート信号生成回路は、前記再生信
号の上側包絡線に対応する信号を出力する上側包絡線検
波回路と、前記再生信号の下側包絡線に対応する下側包
絡線検波回路と、前記上側包絡線検波回路および前記下
側包絡線検波回路の出力を所定の比率で加算する混合器
と、前記再生信号を該混合器の出力と比較して前記ゲー
ト信号を生成する第２の比較器とを具備することを特徴
とする請求項１に記載の再生信号二値化回路。2. The gate signal generating circuit includes an upper envelope detection circuit that outputs a signal corresponding to an upper envelope of the reproduction signal, and a lower envelope detection circuit that corresponds to a lower envelope of the reproduction signal. A mixer for adding outputs of the upper envelope detection circuit and the lower envelope detection circuit at a predetermined ratio; and a second for generating the gate signal by comparing the reproduction signal with the output of the mixer. 2. The reproduced signal binarization circuit according to claim 1, further comprising: 【請求項３】 前記混合器において加算される前記上側
包絡線検波回路の出力の比率は前記下側包絡線検波回路
の出力の比率より小さいことを特徴とする請求項２に記
載の再生信号二値化回路。3. The reproduced signal according to claim 2, wherein a ratio of outputs of the upper envelope detection circuit added in the mixer is smaller than a ratio of outputs of the lower envelope detection circuit. Value circuit.