JPH05335917A - トランスファーゲート及びこれを用いたダイナミック型分周回路 - Google Patents
トランスファーゲート及びこれを用いたダイナミック型分周回路Info
- Publication number
- JPH05335917A JPH05335917A JP4139375A JP13937592A JPH05335917A JP H05335917 A JPH05335917 A JP H05335917A JP 4139375 A JP4139375 A JP 4139375A JP 13937592 A JP13937592 A JP 13937592A JP H05335917 A JPH05335917 A JP H05335917A
- Authority
- JP
- Japan
- Prior art keywords
- transfer gate
- gate
- level
- input signal
- mesfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 101100102849 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VTH1 gene Proteins 0.000 abstract 1
- 101150088150 VTH2 gene Proteins 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
- H03K23/50—Gating or clocking signals applied to all stages, i.e. synchronous counters using bi-stable regenerative trigger circuits
- H03K23/54—Ring counters, i.e. feedback shift register counters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/30—Modifications for providing a predetermined threshold before switching
- H03K17/302—Modifications for providing a predetermined threshold before switching in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K2017/6875—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors using self-conductive, depletion FETs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0054—Gating switches, e.g. pass gates
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
動作を可能にする。 【構成】D型MESFET1とD型MESFET2とを
直列接続し、両FETのゲートを共通に接続している。
D型MESFET1のしきい電圧VTH1を、D型MES
FET1のしきい電圧VTH2よりも小さくしているの
で、D型MESFET1は、ゲートへの入力信号INが
高レベルでD型MESFET2がオンのとき低抵抗値と
なり、入力信号INが低レベルでD型MESFET2が
オフのとき高抵抗値になる可変抵抗として機能する。し
たがって、トランスファーゲートの一端T1の電圧が低
レベルで他端T2の電圧が高レベルで入力信号INが低
レベルの場合には、動作の高速性を確保しつつ、T2側
からT1側へのリーク電流を従来のトランスファーゲー
トよりも低減することが可能となる。
Description
れたトランスファーゲート及びこれを用いたダイナミッ
ク型分周回路に関する。
れたダイナミック型1/2分周回路を示す。
0の出力端がトランスファーゲート31を介してソース
フォロア20の入力端に接続され、ソースフォロア20
の出力端がインバータ32及びトランスファーゲート3
3を介してソースフォロア10の入力端に接続されてい
る。
11のドレインDがグランド線GNDに接続され、D型
MESFET11のソースSがレベルシフトダイオード
12及びD型MESFET13を介して電源供給線VE
Eに接続されている。D型MESFET13は、そのゲ
ートGがドレインDに接続されて定電流源となってい
る。ソースフォロア10の入力端及び出力端はそれぞれ
D型MESFET11のゲートG及びソースSである。
0と同一構成であり、D型MESFET21のドレイン
Dがグランド線GNDに接続され、D型MESFET2
1のソースSがレベルシフトダイオード22及びD型M
ESFET23を介して電源供給線VEEに接続されて
いる。D型MESFET23は、そのゲートGがドレイ
ンDに接続されて定電流源となっている。ソースフォロ
ア20の入力端及び出力端はそれぞれD型MESFET
21のゲートG及びソースSとなっている。
ァーゲート33のゲートGに可変周波数の入力信号IN
が供給され、トランスファーゲート31のゲートGに、
入力信号INの論理レベルを反転した入力信号*INが
供給され、図4に示す如く動作する。
入力信号INがH(高)レベル、入力信号*INがL
(低)レベルで、D型MESFET21のゲートGがL
レベルであるとする。このとき、D型MESFET21
がオフとなってインバータ32の入力端及び出力端がそ
れぞれLレベル及びHレベル、トランスファーゲート3
3がオン、D型MESFET11のゲートGがHレベル
となってその出力がHレベルになる。
力信号*INがHレベルとなると、トランスファーゲー
ト33がオフになってD型MESFET11のゲートG
がHレベルに保持され、これによりソースフォロア10
の入出力レベルは変化しない。一方、トランスファーゲ
ート31がオンになり、D型MESFET21のゲート
GがHレベルとなってその出力もHレベルとなり、出力
信号OUTはLレベルとなる。
力信号*INがLレベルとなると、トランスファーゲー
ト31がオフになってD型MESFET21のゲートG
がHレベルに保持され、これによりソースフォロア20
の入出力レベルは変化せず、出力信号OUTもLレベル
のままである。一方、トランスファーゲート33がオン
になってD型MESFET11のゲートGがLレベルと
なり、ソースフォロア10の出力はLレベルとなる。
力信号*INがHレベルとなると、トランスファーゲー
ト33がオフになってD型MESFET11のゲートG
がLレベルに保持され、これによりソースフォロア10
の入出力レベルは変化しない。一方、トランスファーゲ
ート31がオンになり、D型MESFET21のゲート
GがLレベルとなってソースフォロア20の出力がLレ
ベル、出力信号OUTがHレベルとなる。
信号INを1/2分周した出力信号OUTが得られる。
は、高速性に優れ、入力信号INを例えば3〜10GH
zの範囲で動作させることができる。
が低周波数の場合、例えば図3の括弧内に示す状態にお
いて、ソースフォロア10の出力端からトランスファー
ゲート31を通ってソースフォロア20の入力端へ流れ
るリーク電流の時間積分値が無視できなくなり、ソース
フォロア20の入出力レベルが反転して1/2分周回路
が誤動作する。
み、動作の高速性を確保しつつ、より低周波数での動作
を可能にするトランスファーゲート及びこれを用いたダ
イナミック型分周回路を提供することにある。
発明に係るトランスファーゲートの原理を示す。
に示す如く、第1ディプレッション型MESFET1
と、第1ディプレッション型MESFET1に直列接続
され、ゲートが第1ディプレッション型MESFET1
のゲートに接続された第2ディプレッション型MESF
ET2とを備えている。例えば図1(B)に示す如く、
第1ディプレッション型MESFET1のしきい電圧V
TH1は、第2ディプレッション型MESFET1のしき
い電圧VTH2よりも小さい。図1(B)は、第1ディプ
レッション型MESFET1及び第2ディプレッション
型MESFET2のドレイン電流ID −ゲート電圧VG
特性図である。
1は、ゲートへの入力信号INが高レベルで第2ディプ
レッション型MESFET2がオンのとき低抵抗値とな
り、入力信号INが低レベルで第2ディプレッション型
MESFET2がオフのとき高抵抗値になる可変抵抗と
して機能する。
T1の電圧V1が低レベルで他端T2の電圧V2が高レ
ベルでゲートへの入力信号INが低レベルの場合には、
T2からT1側へのリーク電流が従来のトランスファー
ゲートよりも低減し、これにより、動作の高速性を確保
しつつ、より低周波数での動作が可能になる。
例えば図2に示す如く、MESFETで構成された第1
ソースフォロア10の出力端とMESFETで構成され
た第2ソースフォロア20の入力端との間に、上記構成
のトランスファーゲートが接続されており、上記理由に
より、動作の高速性を確保しつつ、より低周波数での動
作が可能になる。
明する。
適用されたダイナミック型1/2分周回路を示す。図3
と同一構成要素には、同一符号を付してその説明を省略
する。
ァーゲート31及び33の代わりに、ぞれぞれトランス
ファーゲート41及び43を用いている。トランスファ
ーゲート41及び43は共に、図1(A)のトランスフ
ァーゲートと同一構成である。
D型MESFET411とD型MESFET412とが
直列接続され、D型MESFET411及びD型MES
FET412のゲートGが共通に接続され、これに入力
信号*INが供給される。D型MESFET412のし
きい電圧(例えば−1.0V)は、D型MESFET4
11のしきい値電圧(例えば−1.5V)よりも大きく
されている。D型MESFET411は、入力信号*I
Nが高レベルでD型MESFET412がオンのとき低
抵抗値となり、入力信号*INが低レベルでD型MES
FET412がオフのとき高抵抗値となる可変抵抗とし
て機能する。
型MESFET431とD型MESFET432とが直
列接続され、D型MESFET431及びD型MESF
ET432のゲートGが共通に接続され、これに入力信
号INが供給される。D型MESFET432のしきい
電圧(例えば−1.0V)は、D型MESFET431
のしきい値電圧(例えば−1.5V)よりも大きくされ
ている。D型MESFET431は、入力信号INが高
レベルでD型MESFET432がオンのとき低抵抗値
となり、入力信号INが低レベルでD型MESFET4
32がオフのとき高抵抗値となる可変抵抗として機能す
る。
は、図4に示す如く動作する。図2の回路及び図3の回
路をシミュレーションしたところ、回路が正常に動作す
る入力信号INの周波数範囲は、図3の回路の場合3〜
10GHzであったが、図2の回路の場合1〜10GH
zとなり、これにより、動作の高速性を確保しつつ、よ
り低周波数での動作が可能になることを確認できた。
スファーゲートでは、第1ディプレッション型MESF
ETと第2ディプレッション型MESFETとを直列接
続し、両FETのゲートを共通に接続し、第1ディプレ
ッション型MESFETのしきい電圧を、第2ディプレ
ッション型MESFETのしきい電圧よりも小さくして
いるので、第1ディプレッション型MESFETは、ゲ
ートへの入力信号が高レベルで第2ディプレッション型
MESFETがオンのとき低抵抗値となり、ゲートへの
入力信号が低レベルで第2ディプレッション型MESF
ETがオフのとき高抵抗値になる可変抵抗として機能
し、したがって、トランスファーゲートの一端の電圧が
低レベルで他端の電圧が高レベルでゲートへの入力信号
が低レベルの場合には、該他端側から該一端側へのリー
ク電流が従来のトランスファーゲートよりも低減し、動
作の高速性を確保しつつ、より低周波数での動作が可能
になるという効果を奏する。
は、MESFETで構成された第1ソースフォロアの出
力端とMESFETで構成された第2ソースフォロアの
入力端との間に、上記構成のトランスファーゲートが接
続されており、上記理由により、動作の高速性を確保し
つつ、より低周波数での動作が可能になるという効果を
奏する。
ある。
ナミック型1/2分周回路の構成図である。
である。
る。
32 D型MESFET 12、22 レベルシフトダイオード D型MESFET 31、33、41、43 トランスファーゲート 32 インバータ
Claims (2)
- 【請求項1】 第1ディプレッション型MESFET
(1)と、 該第1ディプレッション型MESFETに直列接続さ
れ、ゲートが該第1ディプレッション型MESFETの
ゲートに接続され、しきい電圧(VTH2)が該第1ディ
プレッション型MESFETのしきい電圧(VTH1)よ
りも大きい第2ディプレッション型MESFET(2)
と、 を有することを特徴とするトランスファーゲート。 - 【請求項2】 MESFETで構成された第1ソースフ
ォロア(10)の出力端とMESFETで構成された第
2ソースフォロア(20)の入力端との間にトランスフ
ァーゲートが接続されたダイナミック型分周回路におい
て、 該トランスファーゲートは、請求項1記載のトランスフ
ァーゲートであることを特徴とするダイナミック型分周
回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13937592A JP3242149B2 (ja) | 1992-05-29 | 1992-05-29 | ダイナミック型分周回路 |
US08/067,621 US5541549A (en) | 1992-05-29 | 1993-05-28 | Transfer gate circuit and dynamic divider circuit using the same |
FR9306459A FR2691858B1 (fr) | 1992-05-29 | 1993-05-28 | Circuit de porte de transfert et circuit diviseur dynamique associé. |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13937592A JP3242149B2 (ja) | 1992-05-29 | 1992-05-29 | ダイナミック型分周回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05335917A true JPH05335917A (ja) | 1993-12-17 |
JP3242149B2 JP3242149B2 (ja) | 2001-12-25 |
Family
ID=15243863
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13937592A Expired - Fee Related JP3242149B2 (ja) | 1992-05-29 | 1992-05-29 | ダイナミック型分周回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5541549A (ja) |
JP (1) | JP3242149B2 (ja) |
FR (1) | FR2691858B1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7414454B2 (en) | 2000-10-30 | 2008-08-19 | Kabushiki Kaisha Toshiba | Voltage switching circuit |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6480541B1 (en) * | 1996-11-27 | 2002-11-12 | Realnetworks, Inc. | Method and apparatus for providing scalable pre-compressed digital video with reduced quantization based artifacts |
US6930517B2 (en) * | 2003-09-26 | 2005-08-16 | Semiconductor Components Industries, L.L.C. | Differential transistor and method therefor |
US9496268B2 (en) | 2009-12-02 | 2016-11-15 | Altera Corporation | Integrated circuits with asymmetric and stacked transistors |
US8482963B1 (en) | 2009-12-02 | 2013-07-09 | Altera Corporation | Integrated circuits with asymmetric and stacked transistors |
US8638594B1 (en) | 2009-12-02 | 2014-01-28 | Altera Corporation | Integrated circuits with asymmetric transistors |
JP2011124647A (ja) * | 2009-12-08 | 2011-06-23 | Panasonic Corp | 可変利得増幅器 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4198580A (en) * | 1978-05-30 | 1980-04-15 | National Semiconductor Corporation | MOSFET switching device with charge cancellation |
JPS5894232A (ja) * | 1981-11-30 | 1983-06-04 | Toshiba Corp | 半導体アナログスイッチ回路 |
JPS5919436A (ja) * | 1982-07-26 | 1984-01-31 | Toshiba Corp | 転送回路 |
US4523111A (en) * | 1983-03-07 | 1985-06-11 | General Electric Company | Normally-off, gate-controlled electrical circuit with low on-resistance |
US4544854A (en) * | 1983-08-04 | 1985-10-01 | Motorola, Inc. | Analog switch structure having low leakage current |
JPS6154711A (ja) * | 1984-08-27 | 1986-03-19 | Yokogawa Hokushin Electric Corp | アナログスイツチ |
US4682061A (en) * | 1986-05-01 | 1987-07-21 | Honeywell Inc. | MOSFET transistor switch control |
JPS6393217A (ja) * | 1986-10-07 | 1988-04-23 | Fuji Electric Co Ltd | アナログスイツチ回路 |
FR2632794B1 (fr) * | 1988-06-10 | 1990-10-05 | Labo Electronique Physique | Circuit hyperfrequences comprenant un circuit diviseur de frequences par deux a fonctionnement en dynamique |
JP2564915B2 (ja) * | 1988-09-30 | 1996-12-18 | 日本電気株式会社 | 分周回路 |
JPH07105447B2 (ja) * | 1988-12-15 | 1995-11-13 | 株式会社東芝 | 伝送ゲート |
JP2824121B2 (ja) * | 1990-05-09 | 1998-11-11 | シャープ株式会社 | ダイナミック型分周回路 |
US5315188A (en) * | 1992-11-02 | 1994-05-24 | Samsung Electronics Co., Ltd. | High voltage switching circuit |
-
1992
- 1992-05-29 JP JP13937592A patent/JP3242149B2/ja not_active Expired - Fee Related
-
1993
- 1993-05-28 FR FR9306459A patent/FR2691858B1/fr not_active Expired - Fee Related
- 1993-05-28 US US08/067,621 patent/US5541549A/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7414454B2 (en) | 2000-10-30 | 2008-08-19 | Kabushiki Kaisha Toshiba | Voltage switching circuit |
Also Published As
Publication number | Publication date |
---|---|
FR2691858B1 (fr) | 1994-12-23 |
FR2691858A1 (fr) | 1993-12-03 |
JP3242149B2 (ja) | 2001-12-25 |
US5541549A (en) | 1996-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4772812A (en) | Tri-state output buffer circuit including a capacitor and dynamic depletion mode switching device | |
US4970406A (en) | Resettable latch circuit | |
US5886556A (en) | Low power schmitt trigger | |
EP0973262A2 (en) | Current mode logic circuit | |
US5041740A (en) | Parallel clocked latch | |
US4045688A (en) | Power-on reset circuit | |
US3900746A (en) | Voltage level conversion circuit | |
US5331322A (en) | Current cell for digital-to-analog converter | |
EP0219867B1 (en) | Logic circuit | |
EP0375979A2 (en) | BICMOS driver circuit for high density CMOS logic circuits | |
US5059829A (en) | Logic level shifting circuit with minimal delay | |
US4868421A (en) | Bimos circuit that provides low power dissipation and high transient drive capability | |
GB2081041A (en) | Logic circuit arrangement | |
US4798972A (en) | Apparatus and method for capacitor coupled complementary buffering | |
JPH05335917A (ja) | トランスファーゲート及びこれを用いたダイナミック型分周回路 | |
US4536665A (en) | Circuit for converting two balanced ECL level signals into an inverted TTL level signal | |
US5124581A (en) | Emitter-coupled logic output circuit | |
EP0339165B1 (en) | GaAs MESFET logic circuits including push pull output buffers | |
JPS60817B2 (ja) | 相補型エミツタ・フオロワ回路 | |
JP2620265B2 (ja) | 電流スイッチ | |
US5032741A (en) | CDCFL logic circuits having shared loads | |
US20050231258A1 (en) | Static flip-flop circuit | |
US5063343A (en) | Current pump structure | |
JP3008697B2 (ja) | 論理回路 | |
JP2795049B2 (ja) | 論理回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011002 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071019 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081019 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081019 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091019 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091019 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111019 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |