JPH05335917A - トランスファーゲート及びこれを用いたダイナミック型分周回路 - Google Patents

トランスファーゲート及びこれを用いたダイナミック型分周回路

Info

Publication number
JPH05335917A
JPH05335917A JP4139375A JP13937592A JPH05335917A JP H05335917 A JPH05335917 A JP H05335917A JP 4139375 A JP4139375 A JP 4139375A JP 13937592 A JP13937592 A JP 13937592A JP H05335917 A JPH05335917 A JP H05335917A
Authority
JP
Japan
Prior art keywords
transfer gate
gate
level
input signal
mesfet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4139375A
Other languages
English (en)
Other versions
JP3242149B2 (ja
Inventor
Miki Kubota
幹 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP13937592A priority Critical patent/JP3242149B2/ja
Priority to US08/067,621 priority patent/US5541549A/en
Priority to FR9306459A priority patent/FR2691858B1/fr
Publication of JPH05335917A publication Critical patent/JPH05335917A/ja
Application granted granted Critical
Publication of JP3242149B2 publication Critical patent/JP3242149B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
    • H03K23/50—Gating or clocking signals applied to all stages, i.e. synchronous counters using bi-stable regenerative trigger circuits
    • H03K23/54—Ring counters, i.e. feedback shift register counters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/30—Modifications for providing a predetermined threshold before switching
    • H03K17/302—Modifications for providing a predetermined threshold before switching in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K2017/6875—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors using self-conductive, depletion FETs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0054—Gating switches, e.g. pass gates

Landscapes

  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

(57)【要約】 【目的】動作の高速性を確保しつつ、より低周波数での
動作を可能にする。 【構成】Ｄ型ＭＥＳＦＥＴ１とＤ型ＭＥＳＦＥＴ２とを
直列接続し、両ＦＥＴのゲートを共通に接続している。
Ｄ型ＭＥＳＦＥＴ１のしきい電圧ＶTH1を、Ｄ型ＭＥＳ
ＦＥＴ１のしきい電圧ＶTH2よりも小さくしているの
で、Ｄ型ＭＥＳＦＥＴ１は、ゲートへの入力信号ＩＮが
高レベルでＤ型ＭＥＳＦＥＴ２がオンのとき低抵抗値と
なり、入力信号ＩＮが低レベルでＤ型ＭＥＳＦＥＴ２が
オフのとき高抵抗値になる可変抵抗として機能する。し
たがって、トランスファーゲートの一端Ｔ１の電圧が低
レベルで他端Ｔ２の電圧が高レベルで入力信号ＩＮが低
レベルの場合には、動作の高速性を確保しつつ、Ｔ２側
からＴ１側へのリーク電流を従来のトランスファーゲー
トよりも低減することが可能となる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ＭＥＳＦＥＴで構成さ
れたトランスファーゲート及びこれを用いたダイナミッ
ク型分周回路に関する。
【０００２】
【従来の技術】図３は、トランスファーゲートが適用さ
れたダイナミック型１／２分周回路を示す。
【０００３】この１／２分周回路は、ソースフォロア１
０の出力端がトランスファーゲート３１を介してソース
フォロア２０の入力端に接続され、ソースフォロア２０
の出力端がインバータ３２及びトランスファーゲート３
３を介してソースフォロア１０の入力端に接続されてい
る。
【０００４】ソースフォロア１０は、Ｄ型ＭＥＳＦＥＴ
１１のドレインＤがグランド線ＧＮＤに接続され、Ｄ型
ＭＥＳＦＥＴ１１のソースＳがレベルシフトダイオード
１２及びＤ型ＭＥＳＦＥＴ１３を介して電源供給線ＶＥ
Ｅに接続されている。Ｄ型ＭＥＳＦＥＴ１３は、そのゲ
ートＧがドレインＤに接続されて定電流源となってい
る。ソースフォロア１０の入力端及び出力端はそれぞれ
Ｄ型ＭＥＳＦＥＴ１１のゲートＧ及びソースＳである。
【０００５】ソースフォロア２０は、ソースフォロア１
０と同一構成であり、Ｄ型ＭＥＳＦＥＴ２１のドレイン
Ｄがグランド線ＧＮＤに接続され、Ｄ型ＭＥＳＦＥＴ２
１のソースＳがレベルシフトダイオード２２及びＤ型Ｍ
ＥＳＦＥＴ２３を介して電源供給線ＶＥＥに接続されて
いる。Ｄ型ＭＥＳＦＥＴ２３は、そのゲートＧがドレイ
ンＤに接続されて定電流源となっている。ソースフォロ
ア２０の入力端及び出力端はそれぞれＤ型ＭＥＳＦＥＴ
２１のゲートＧ及びソースＳとなっている。
【０００６】上記構成の１／２分周回路は、トランスフ
ァーゲート３３のゲートＧに可変周波数の入力信号ＩＮ
が供給され、トランスファーゲート３１のゲートＧに、
入力信号ＩＮの論理レベルを反転した入力信号＊ＩＮが
供給され、図４に示す如く動作する。
【０００７】（１）図３中の括弧内に示す如く、最初、
入力信号ＩＮがＨ（高）レベル、入力信号＊ＩＮがＬ
（低）レベルで、Ｄ型ＭＥＳＦＥＴ２１のゲートＧがＬ
レベルであるとする。このとき、Ｄ型ＭＥＳＦＥＴ２１
がオフとなってインバータ３２の入力端及び出力端がそ
れぞれＬレベル及びＨレベル、トランスファーゲート３
３がオン、Ｄ型ＭＥＳＦＥＴ１１のゲートＧがＨレベル
となってその出力がＨレベルになる。
【０００８】（２）次に、入力信号ＩＮがＬレベル、入
力信号＊ＩＮがＨレベルとなると、トランスファーゲー
ト３３がオフになってＤ型ＭＥＳＦＥＴ１１のゲートＧ
がＨレベルに保持され、これによりソースフォロア１０
の入出力レベルは変化しない。一方、トランスファーゲ
ート３１がオンになり、Ｄ型ＭＥＳＦＥＴ２１のゲート
ＧがＨレベルとなってその出力もＨレベルとなり、出力
信号ＯＵＴはＬレベルとなる。
【０００９】（３）次に、入力信号ＩＮがＨレベル、入
力信号＊ＩＮがＬレベルとなると、トランスファーゲー
ト３１がオフになってＤ型ＭＥＳＦＥＴ２１のゲートＧ
がＨレベルに保持され、これによりソースフォロア２０
の入出力レベルは変化せず、出力信号ＯＵＴもＬレベル
のままである。一方、トランスファーゲート３３がオン
になってＤ型ＭＥＳＦＥＴ１１のゲートＧがＬレベルと
なり、ソースフォロア１０の出力はＬレベルとなる。
【００１０】（４）次に、入力信号ＩＮがＬレベル、入
力信号＊ＩＮがＨレベルとなると、トランスファーゲー
ト３３がオフになってＤ型ＭＥＳＦＥＴ１１のゲートＧ
がＬレベルに保持され、これによりソースフォロア１０
の入出力レベルは変化しない。一方、トランスファーゲ
ート３１がオンになり、Ｄ型ＭＥＳＦＥＴ２１のゲート
ＧがＬレベルとなってソースフォロア２０の出力がＬレ
ベル、出力信号ＯＵＴがＨレベルとなる。
【００１１】上記のような動作が繰り返し行われて入力
信号ＩＮを１／２分周した出力信号ＯＵＴが得られる。
【００１２】このようなダイナミック型１／２分周回路
は、高速性に優れ、入力信号ＩＮを例えば３〜１０ＧＨ
ｚの範囲で動作させることができる。
【００１３】
【発明が解決しようとする課題】しかし、入力信号ＩＮ
が低周波数の場合、例えば図３の括弧内に示す状態にお
いて、ソースフォロア１０の出力端からトランスファー
ゲート３１を通ってソースフォロア２０の入力端へ流れ
るリーク電流の時間積分値が無視できなくなり、ソース
フォロア２０の入出力レベルが反転して１／２分周回路
が誤動作する。
【００１４】本発明の目的は、このような問題点に鑑
み、動作の高速性を確保しつつ、より低周波数での動作
を可能にするトランスファーゲート及びこれを用いたダ
イナミック型分周回路を提供することにある。
【００１５】
【課題を解決するための手段及びその作用】図１は、本
発明に係るトランスファーゲートの原理を示す。
【００１６】このトランスファーゲートは、図１（Ａ）
に示す如く、第１ディプレッション型ＭＥＳＦＥＴ１
と、第１ディプレッション型ＭＥＳＦＥＴ１に直列接続
され、ゲートが第１ディプレッション型ＭＥＳＦＥＴ１
のゲートに接続された第２ディプレッション型ＭＥＳＦ
ＥＴ２とを備えている。例えば図１（Ｂ）に示す如く、
第１ディプレッション型ＭＥＳＦＥＴ１のしきい電圧Ｖ
TH1は、第２ディプレッション型ＭＥＳＦＥＴ１のしき
い電圧ＶTH2よりも小さい。図１（Ｂ）は、第１ディプ
レッション型ＭＥＳＦＥＴ１及び第２ディプレッション
型ＭＥＳＦＥＴ２のドレイン電流ＩD −ゲート電圧ＶG
特性図である。
【００１７】この第１ディプレッション型ＭＥＳＦＥＴ
１は、ゲートへの入力信号ＩＮが高レベルで第２ディプ
レッション型ＭＥＳＦＥＴ２がオンのとき低抵抗値とな
り、入力信号ＩＮが低レベルで第２ディプレッション型
ＭＥＳＦＥＴ２がオフのとき高抵抗値になる可変抵抗と
して機能する。
【００１８】したがって、トランスファーゲートの一端
Ｔ１の電圧Ｖ１が低レベルで他端Ｔ２の電圧Ｖ２が高レ
ベルでゲートへの入力信号ＩＮが低レベルの場合には、
Ｔ２からＴ１側へのリーク電流が従来のトランスファー
ゲートよりも低減し、これにより、動作の高速性を確保
しつつ、より低周波数での動作が可能になる。
【００１９】本発明に係るダイナミック型分周回路は、
例えば図２に示す如く、ＭＥＳＦＥＴで構成された第１
ソースフォロア１０の出力端とＭＥＳＦＥＴで構成され
た第２ソースフォロア２０の入力端との間に、上記構成
のトランスファーゲートが接続されており、上記理由に
より、動作の高速性を確保しつつ、より低周波数での動
作が可能になる。
【００２０】
【実施例】以下、図面に基づいて本発明の一実施例を説
明する。
【００２１】図２は、本発明のトランスファーゲートが
適用されたダイナミック型１／２分周回路を示す。図３
と同一構成要素には、同一符号を付してその説明を省略
する。
【００２２】この１／２分周回路は、図１のトランスフ
ァーゲート３１及び３３の代わりに、ぞれぞれトランス
ファーゲート４１及び４３を用いている。トランスファ
ーゲート４１及び４３は共に、図１（Ａ）のトランスフ
ァーゲートと同一構成である。
【００２３】すなわち、トランスファーゲート４１は、
Ｄ型ＭＥＳＦＥＴ４１１とＤ型ＭＥＳＦＥＴ４１２とが
直列接続され、Ｄ型ＭＥＳＦＥＴ４１１及びＤ型ＭＥＳ
ＦＥＴ４１２のゲートＧが共通に接続され、これに入力
信号＊ＩＮが供給される。Ｄ型ＭＥＳＦＥＴ４１２のし
きい電圧（例えば−１．０Ｖ）は、Ｄ型ＭＥＳＦＥＴ４
１１のしきい値電圧（例えば−１．５Ｖ）よりも大きく
されている。Ｄ型ＭＥＳＦＥＴ４１１は、入力信号＊Ｉ
Ｎが高レベルでＤ型ＭＥＳＦＥＴ４１２がオンのとき低
抵抗値となり、入力信号＊ＩＮが低レベルでＤ型ＭＥＳ
ＦＥＴ４１２がオフのとき高抵抗値となる可変抵抗とし
て機能する。
【００２４】同様に、トランスファーゲート４３は、Ｄ
型ＭＥＳＦＥＴ４３１とＤ型ＭＥＳＦＥＴ４３２とが直
列接続され、Ｄ型ＭＥＳＦＥＴ４３１及びＤ型ＭＥＳＦ
ＥＴ４３２のゲートＧが共通に接続され、これに入力信
号ＩＮが供給される。Ｄ型ＭＥＳＦＥＴ４３２のしきい
電圧（例えば−１．０Ｖ）は、Ｄ型ＭＥＳＦＥＴ４３１
のしきい値電圧（例えば−１．５Ｖ）よりも大きくされ
ている。Ｄ型ＭＥＳＦＥＴ４３１は、入力信号ＩＮが高
レベルでＤ型ＭＥＳＦＥＴ４３２がオンのとき低抵抗値
となり、入力信号ＩＮが低レベルでＤ型ＭＥＳＦＥＴ４
３２がオフのとき高抵抗値となる可変抵抗として機能す
る。
【００２５】上記構成のダイナミック型１／２分周回路
は、図４に示す如く動作する。図２の回路及び図３の回
路をシミュレーションしたところ、回路が正常に動作す
る入力信号ＩＮの周波数範囲は、図３の回路の場合３〜
１０ＧＨｚであったが、図２の回路の場合１〜１０ＧＨ
ｚとなり、これにより、動作の高速性を確保しつつ、よ
り低周波数での動作が可能になることを確認できた。
【００２６】
【発明の効果】以上説明した如く、本発明に係るトラン
スファーゲートでは、第１ディプレッション型ＭＥＳＦ
ＥＴと第２ディプレッション型ＭＥＳＦＥＴとを直列接
続し、両ＦＥＴのゲートを共通に接続し、第１ディプレ
ッション型ＭＥＳＦＥＴのしきい電圧を、第２ディプレ
ッション型ＭＥＳＦＥＴのしきい電圧よりも小さくして
いるので、第１ディプレッション型ＭＥＳＦＥＴは、ゲ
ートへの入力信号が高レベルで第２ディプレッション型
ＭＥＳＦＥＴがオンのとき低抵抗値となり、ゲートへの
入力信号が低レベルで第２ディプレッション型ＭＥＳＦ
ＥＴがオフのとき高抵抗値になる可変抵抗として機能
し、したがって、トランスファーゲートの一端の電圧が
低レベルで他端の電圧が高レベルでゲートへの入力信号
が低レベルの場合には、該他端側から該一端側へのリー
ク電流が従来のトランスファーゲートよりも低減し、動
作の高速性を確保しつつ、より低周波数での動作が可能
になるという効果を奏する。
【００２７】本発明に係るダイナミック型分周回路で
は、ＭＥＳＦＥＴで構成された第１ソースフォロアの出
力端とＭＥＳＦＥＴで構成された第２ソースフォロアの
入力端との間に、上記構成のトランスファーゲートが接
続されており、上記理由により、動作の高速性を確保し
つつ、より低周波数での動作が可能になるという効果を
奏する。
【図面の簡単な説明】
【図１】本発明に係るトランスファーゲートの原理図で
ある。
【図２】図１のトランスファーゲートが適用されたダイ
ナミック型１／２分周回路の構成図である。
【図３】従来のダイナミック型１／２分周回路の構成図
である。
【図４】図３の回路の動作を示すタイムチャートであ
る。
【符号の説明】
１０、２０ ソースフォロア １１、１３、２１、２３、４１１、４１２、４３１、４
３２ Ｄ型ＭＥＳＦＥＴ １２、２２ レベルシフトダイオード Ｄ型ＭＥＳＦＥＴ ３１、３３、４１、４３ トランスファーゲート ３２ インバータ

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 第１ディプレッション型ＭＥＳＦＥＴ
    （１）と、 該第１ディプレッション型ＭＥＳＦＥＴに直列接続さ
    れ、ゲートが該第１ディプレッション型ＭＥＳＦＥＴの
    ゲートに接続され、しきい電圧（ＶTH2）が該第１ディ
    プレッション型ＭＥＳＦＥＴのしきい電圧（ＶTH1）よ
    りも大きい第２ディプレッション型ＭＥＳＦＥＴ（２）
    と、 を有することを特徴とするトランスファーゲート。
  2. 【請求項２】 ＭＥＳＦＥＴで構成された第１ソースフ
    ォロア（１０）の出力端とＭＥＳＦＥＴで構成された第
    ２ソースフォロア（２０）の入力端との間にトランスフ
    ァーゲートが接続されたダイナミック型分周回路におい
    て、 該トランスファーゲートは、請求項１記載のトランスフ
    ァーゲートであることを特徴とするダイナミック型分周
    回路。
JP13937592A 1992-05-29 1992-05-29 ダイナミック型分周回路 Expired - Fee Related JP3242149B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP13937592A JP3242149B2 (ja) 1992-05-29 1992-05-29 ダイナミック型分周回路
US08/067,621 US5541549A (en) 1992-05-29 1993-05-28 Transfer gate circuit and dynamic divider circuit using the same
FR9306459A FR2691858B1 (fr) 1992-05-29 1993-05-28 Circuit de porte de transfert et circuit diviseur dynamique associé.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13937592A JP3242149B2 (ja) 1992-05-29 1992-05-29 ダイナミック型分周回路

Publications (2)

Publication Number Publication Date
JPH05335917A true JPH05335917A (ja) 1993-12-17
JP3242149B2 JP3242149B2 (ja) 2001-12-25

Family

ID=15243863

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13937592A Expired - Fee Related JP3242149B2 (ja) 1992-05-29 1992-05-29 ダイナミック型分周回路

Country Status (3)

Country Link
US (1) US5541549A (ja)
JP (1) JP3242149B2 (ja)
FR (1) FR2691858B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7414454B2 (en) 2000-10-30 2008-08-19 Kabushiki Kaisha Toshiba Voltage switching circuit

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6480541B1 (en) * 1996-11-27 2002-11-12 Realnetworks, Inc. Method and apparatus for providing scalable pre-compressed digital video with reduced quantization based artifacts
US6930517B2 (en) * 2003-09-26 2005-08-16 Semiconductor Components Industries, L.L.C. Differential transistor and method therefor
US9496268B2 (en) 2009-12-02 2016-11-15 Altera Corporation Integrated circuits with asymmetric and stacked transistors
US8482963B1 (en) 2009-12-02 2013-07-09 Altera Corporation Integrated circuits with asymmetric and stacked transistors
US8638594B1 (en) 2009-12-02 2014-01-28 Altera Corporation Integrated circuits with asymmetric transistors
JP2011124647A (ja) * 2009-12-08 2011-06-23 Panasonic Corp 可変利得増幅器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4198580A (en) * 1978-05-30 1980-04-15 National Semiconductor Corporation MOSFET switching device with charge cancellation
JPS5894232A (ja) * 1981-11-30 1983-06-04 Toshiba Corp 半導体アナログスイッチ回路
JPS5919436A (ja) * 1982-07-26 1984-01-31 Toshiba Corp 転送回路
US4523111A (en) * 1983-03-07 1985-06-11 General Electric Company Normally-off, gate-controlled electrical circuit with low on-resistance
US4544854A (en) * 1983-08-04 1985-10-01 Motorola, Inc. Analog switch structure having low leakage current
JPS6154711A (ja) * 1984-08-27 1986-03-19 Yokogawa Hokushin Electric Corp アナログスイツチ
US4682061A (en) * 1986-05-01 1987-07-21 Honeywell Inc. MOSFET transistor switch control
JPS6393217A (ja) * 1986-10-07 1988-04-23 Fuji Electric Co Ltd アナログスイツチ回路
FR2632794B1 (fr) * 1988-06-10 1990-10-05 Labo Electronique Physique Circuit hyperfrequences comprenant un circuit diviseur de frequences par deux a fonctionnement en dynamique
JP2564915B2 (ja) * 1988-09-30 1996-12-18 日本電気株式会社 分周回路
JPH07105447B2 (ja) * 1988-12-15 1995-11-13 株式会社東芝 伝送ゲート
JP2824121B2 (ja) * 1990-05-09 1998-11-11 シャープ株式会社 ダイナミック型分周回路
US5315188A (en) * 1992-11-02 1994-05-24 Samsung Electronics Co., Ltd. High voltage switching circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7414454B2 (en) 2000-10-30 2008-08-19 Kabushiki Kaisha Toshiba Voltage switching circuit

Also Published As

Publication number Publication date
FR2691858B1 (fr) 1994-12-23
FR2691858A1 (fr) 1993-12-03
JP3242149B2 (ja) 2001-12-25
US5541549A (en) 1996-07-30

Similar Documents

Publication Publication Date Title
US4772812A (en) Tri-state output buffer circuit including a capacitor and dynamic depletion mode switching device
US4970406A (en) Resettable latch circuit
US5886556A (en) Low power schmitt trigger
EP0973262A2 (en) Current mode logic circuit
US5041740A (en) Parallel clocked latch
US4045688A (en) Power-on reset circuit
US3900746A (en) Voltage level conversion circuit
US5331322A (en) Current cell for digital-to-analog converter
EP0219867B1 (en) Logic circuit
EP0375979A2 (en) BICMOS driver circuit for high density CMOS logic circuits
US5059829A (en) Logic level shifting circuit with minimal delay
US4868421A (en) Bimos circuit that provides low power dissipation and high transient drive capability
GB2081041A (en) Logic circuit arrangement
US4798972A (en) Apparatus and method for capacitor coupled complementary buffering
JPH05335917A (ja) トランスファーゲート及びこれを用いたダイナミック型分周回路
US4536665A (en) Circuit for converting two balanced ECL level signals into an inverted TTL level signal
US5124581A (en) Emitter-coupled logic output circuit
EP0339165B1 (en) GaAs MESFET logic circuits including push pull output buffers
JPS60817B2 (ja) 相補型エミツタ・フオロワ回路
JP2620265B2 (ja) 電流スイッチ
US5032741A (en) CDCFL logic circuits having shared loads
US20050231258A1 (en) Static flip-flop circuit
US5063343A (en) Current pump structure
JP3008697B2 (ja) 論理回路
JP2795049B2 (ja) 論理回路

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20011002

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071019

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081019

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081019

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091019

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091019

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101019

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101019

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111019

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees