JPH05334426A - 画像データ記憶装置 - Google Patents

Abstract

(57)【要約】 【目的】 縦横正常に読取った場合においても、縦横逆
に読取った場合おいても、正立画像として読出可能な画
像データ記憶装置において、一旦画像メモリに記憶され
た画像を９０°回転して読出す場合の読出し速度を上昇
させる。 【構成】 画像読取装置にて読取られた画像データを、
副走査方向に隣り合う画素データのアドレスが連続アド
レスとなるように画像メモリ内に書込むようにしてい
る。そして、縦横正常に読取られた画像データに対して
通常の読出しモードを採用する。縦横逆に読取られた画
像データに対してはページモード読出処理を採用する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、画像読取装置で読取ら
れた帳票等に描かれた文字等の画像データを画像メモリ
に一旦記憶して必要に応じて読出す画像データ記憶装置
に係わり、特に、画像読取装置の寸法的制約から縦横逆
に読取られた画像データを回転させて縦横正常な画像デ
ータとして読出すことが可能な画像データ記憶装置に関
する。

【０００２】

【従来の技術】一般に画像読取装置においては、横１列
分の線状の画像データを一度に読取るラインセンサが組
込まれている。そして、このラインセンサを読取対象と
なる画像に当接させて、画像をラインセンサに対して直
交する方向に移動する。なお、画像を静止させてライン
センサを移動させることも可能である。

【０００３】図６（ａ）に示す縦長の帳票１ａの文字，
図形からなる画像を読取る場合は、帳票１ａの横方向
（主走査方向）にラインセンサを合わせて、ラインセン
サを縦方向（副走査方向）に移動させる。この場合、画
像読取装置によって読取られた画像データの文字は、こ
の画像処理装置が接続された情報処理装置内の画像メモ
リ２内において図７（ａ）に示すように、正立文字３ａ
となる。

【０００４】しかし、画像読取装置のラインセンサの長
さにも一定の制限があるので、図６（ｂ）に示すような
横長の帳票１ｂにおいては、ラインセンサを縦向きに設
定して、帳票１ｂの横方向にラインセンサを移動させ
る。この場合、画像読取装置によって読取られた画像デ
ータの文字は、情報処理装置内の画像メモリ２内におい
て図７（ｂ）に示すように、横向文字３ｂとなる。

【０００５】そして、情報処理装置は、画像メモリ２に
読取られた画像データの各文字３ａ，３ｂを例えば１文
字づつ読出して、その文字３ａ，３ｂに対してパターン
認識を行って、その文字を判断する。よって、正立文字
３ａは図７（ａ）に示すように、画像データにおけるそ
の文字部分をそのまま切出せばよい。しかし、横向文字
３ｂにおいては、図７（ｂ）に示すように、文字部分を
９０°回転するように切出して、最終的に正立文字３ａ
にする必要がある。

【０００６】

【発明が解決しようとする課題】しかしながら、図６，
図７に示すように、縦横正常に読取られた画像データと
縦横逆に読取られた画像データとを同一の画像メモリに
一旦記憶して、縦横正常に読取られた画像データに対し
ては画像データをそのまま読出し、一方、縦横逆に読取
られた画像データに対しては、この画像データを回転さ
せて縦横正常な画像データとして読出す画像データ記憶
装置においてはまだ次のような課題があった。

【０００７】すなわち、図７（ａ）（ｂ）に示す画像メ
モリ２から例えば正方形で示される一定領域の画像デー
タを読出す場合、画像データを構成する各画素データの
アドレスを指定する必要がある。図７（ａ）に示すよう
に、回転する必要のない場合は、一つのアドレスを指定
して、そのアドレスに設定されている横１列に配列され
た例えば８ビットのデータを１バイトデータとして一度
に読出すことが可能である。

【０００８】しかし、図７（ｂ）に示すように、回転す
る必要がある場合は、指定領域の各画素データを１ビッ
トずつ縦方向に順番に読出す必要がある。縦方向の同一
列に配列された各画素データのアドレスは当然一致しな
いので、１画素データ毎に、それぞれアドレスを指定し
て読出す必要がある。したがって、ＲＡＭ等の記憶素子
に対する１読出サイクルでもって１画素データしか読出
せないので、回転する必要のない場合に比較して例えば
８倍の読出サイクルが必要となる。

【０００９】よって、９０°回転した場合における読出
処理速度が大幅に低下する問題がある。

【００１０】本発明はこのような事情に鑑みてなされた
ものであり、画像読取装置にて読取られた画像データに
おける縦方向の画素データが連続アドレスとなるよう
に、各画素データを画像メモリ内に書込むことにより、
縦横正常に読取られた画像データに対しては通常の読取
速度を維持した状態で、また縦横逆に読取られた画像デ
ータに対してはページモード読出処理を採用することに
よって、読出速度を向上でき、その結果、全体として画
像データの読出処理速度を上昇できる画像データ記憶装
置を提供することを目的とする。

【００１１】

【課題を解決するための手段】上記課題を解消するため
に本発明は、画像読取装置にて読取った画像データをＤ
ＲＡＭで構成された画像メモリに一旦記憶して、縦横正
常に読取られた画像データに対しては画像データをその
まま読出し、縦横逆に読取られた画像データに対しては
この画像データを回転させて縦横正常な画像データとし
て読出す画像データ記憶装置において、画像読取装置に
て読取られた画像データのＸ位置を発生するＸ位置カウ
ンタと、画像データのＹ位置を発生するＹ位置カウンタ
と、このＸ，Ｙ位置カウンタから出力される各位置Ｘ，
Ｙおよび縦横正常に読取られた画像データの主走査方向
の幅と画像メモリの列アドレス幅とで定まる画像メモリ
上の物理的なアドレスを算出する演算回路と、この演算
回路から出力されたアドレスに対応した行アドレスおよ
び列アドレスを発生するマルチプレクサと、画像読取装
置から順次入力される画像データの各画素データを画像
メモリのマルチプレクサにて指定された行アドレスおよ
び列アドレスの指定位置に書込む画像データ書込手段
と、縦横正常に読取られた画像データに対しては画像メ
モリに記憶されている画像データを書込み順と同一順序
で複数画素データづつ通常モードで読出す通常モード読
出手段と、縦横逆に読取られた画像データに対しては画
像メモリに記憶されている画像データをＸ，Ｙ位置カウ
ンタの動作順序を逆にしたアドレスを指定して複数画素
データずつページモードで読出すページモード読出手段
と、通常モード読出手段にて読出された並列ビットデー
タを直列ビットデータに変換するとともに、ページモー
ド読出手段にて読出された並列ビットデータのうちの指
定されたビットデータを抽出するセレクト回路とを備え
たものである。

【００１２】

【作用】このように構成された画像データ記憶装置であ
れば、画像読取装置で読取られた例えば帳票に描かれた
文字または画像の画像データは、縦横正常に読取った場
合においても、又は縦横逆に読取った場合においても、
画像メモリに同一条件で書込まれる。

【００１３】その画像データの各画素データがＤＲＡＭ
で構成された画像メモリに書込まれる場合に、Ｘ位置カ
ウンタとＹ位置カウンタとから出力される各値Ｘ，Ｙか
ら画像データを構成する各画素データの画像メモリ内に
記憶すべきアドレスを演算回路でもって所定の算出式を
用いて演算し、該当位置に各画素データを書込んでい
る。すなわち、画像読取装置にて読取られた画像データ
を、副走査方向に隣り合う画素データのアドレスが連続
アドレスとなるように画像メモリ内に書込むようにして
いる。

【００１４】そして、縦横正常に読取られた画像データ
に対しては書込動作と同一順序でもつて読出アドレスを
指定して、通常の読出モードを採用することによって、
同時に複数の画素データを読出すことができる。また、
縦横逆に読取られた画像データに対してはページモード
を採用することによって、一つのＲＡＳサイクルで複数
の画素データを読出すことができる。

【００１５】

【実施例】以下本発明の一実施例を図面を用いて説明す
る。

【００１６】図１は実施例の画像データ記憶装置の概略
構成を示すブロック図である。画像メモリ１０はデータ
幅がｎビットのＤＲＡＭ（ダイナミック・ランダム・ア
クセス・メモリ）である。なお、この実施例において
は、図２の下側に示すように、データ幅ｎは４ビットで
ある。この画像メモリ１０に画像読取装置１１にて読取
られた画像データが記憶される。画像読取装置１１内に
はラインセンサが組込まれている。

【００１７】そして、図６（ａ）に示す縦長の帳票１ａ
を読取る場合は、描かれた文字等の画像を縦方向に縦横
正常に読取る。また、図６（ｂ）に示すように、横長の
帳票１ｂを読取る場合は、描かれた文字等の画像を横方
向に縦横逆に読取る。なお、帳票１ａ，１ｂには横長
か、縦長かの種類を示すマークが例えば右上隅に付して
ある。したがって、このマーク位置でもって、縦横正常
に読取られた画像であるか、縦横逆に読取られた画像で
あるかの区別が可能である。この画像読取装置１１で読
取られた画像データ１１ａは例えば図２の上側に示すフ
ォーマットとなる。そして、この画像データ１１ａ上に
おける各画素データＤ₁₁，……の位置を、主走査方向を
Ｘとし、副走査方向をＹとする座標で示す。

【００１８】また、図１におけるＸ位置カウンタ１２は
画像読取装置１１における画像データ１１ａの主走査方
向のＸ座標を出力する。また、Ｙ位置カウンタ１３は画
像データ１１ａの副走査方向のＹ座標を出力する。な
お、Ｘ位置カウンタ１２およびＹ位置カウンタ１３の各
初期値ａ，ｂは例えばマイクロコンピュータで形成され
た外部制御装置２０から設定される。Ｘ位置カウンタ１
２およびＹ位置カウンタ１３から出力される位置（Ｘ，
Ｙ）は演算回路１４へ入力される。

【００１９】演算回路１４は画像データ１１ａ上の位置
（Ｘ，Ｙ）の画素データを図２に示す画像メモリ１０の
どのアドレス位置に格納するかを示す物理的なアドレス
ｍを(1) 式で算出する。

【００２０】 ｍ＝Ｐｔ・（Ｙ÷２^k の商）・２^k ＋（Ｙ÷２^k の余り） ＋［Ｘ／（ｎ^1/2 ）］・２^k Ｐｔ＝［Ｐｘ／（ｎ^1/2 ）］＋１ …(1) 但しＰｘは帳票の読取り領域の主走査方向のドット数
（ビット数）であり、ｋ，ｎはそれぞれＤＲＡＭで構成
された画像メモリ１０上における列アドレス幅、データ
幅である。演算回路１４は算出した画像メモリ１０上に
おけるアドレスｍをマルチプレクサ１５へ送出する。

【００２１】Ｘ長さカウンタ１６およひＹ長さカウンタ
１７は画像データ１１ａ上における読取領域における主
走査方向（Ｘ方向）長さＸ₀ および副走査方向（Ｙ方
向）長さＹ₀ を計数する。具体的には、ＤＲＡＭ制御回
路１８から起動指令が入力すると起動し、カウント値が
Ｘ₀ またはＹ₀ に達すると、ＤＲＡＭ制御回路１８へカ
ウントアップ信号Ｃ_X ，Ｃ_Y を送出する。Ｘ方向長さＸ
₀ およびＹ方向長さＹ₀は外部制御装置２０から帳票１
ａ．１ｂの種類に応じて予め設定される。

【００２２】ＤＲＡＭ制御回路１８は、マルチプレクサ
１５に対して行アドレスと列アドレスに対する切換信号
Ｃ_H を送出する。また、ＤＲＡＭ制御回路１８は画像メ
モリ１０に対してＲＡＳ（行アドレスストローブ）信号
およびＣＡＳ（列アドレスストローブ）信号を送出す
る。

【００２３】マルチプレクサ１５は演算回路１４から出
力される物理的なアドレスｍをＤＲＡＭ制御回路１８か
ら入力した切換信号Ｃ_H に基づいて、各画素データが格
納されるべき位置、又は各画素データを読出す場合にお
ける位置を指定する行アドレス及び列アドレスに変換
し、画像メモリ１０へ送出する。

【００２４】このように構成された画像データ記憶装置
において、画像読取装置１１でもって、図６（ａ）
（ｂ）に示す各帳票１ａ，１ｂを読取る場合、予め外部
制御装置２０から各カウンタ１２，１３，１６，１７に
対して各初期位置ａ，ｂ、および各長さＸ₀ ，Ｙ₀ が設
定される。そして、画像読取装置１１でもって、図６
（ａ）に示す縦長の帳票１ａを読取る場合は、ラインセ
ンサを帳票１ａに対して縦方向に移動させ、図６（ｂ）
に示す横長の帳票１ｂの場合は、ラインセンサを帳票１
ｂに対して横方向に移動させる。そして、読取開始する
と、開始信号がＤＲＡＭ制御回路１８へ入力する。

【００２５】すると、ＤＲＡＭ制御回路１８は、各カウ
ンタ１２，１３，１６，１７を起動する。すなわち、Ｘ
位置カウンタ１２が初期値ａからＸ位置を順次出力して
いく。そして、Ｘ長さカウンタ１６のカウント値がＸ方
向長さＸ₀ に達すると、カウントアップ信号Ｃ_X が出力
される。すると、Ｙ位置カウンタ１３およびＹ長さカウ
ンタ１７の各カウンタ値が１だけ増加する。このよう
に、主走査方向（Ｘ方向）の各画素データを順番に読込
んでいき、１ライン分の画素データの読込が終了する
と、副走査方向（Ｙ方向）に存在する次の１ライン分の
画素データを読込んでいく。

【００２６】そして、読込んだ各画素データの画像メモ
リ１０上の格納位置は、演算回路１４にて(1) 式を用い
て演算されたアドレスｍにて指定される。

【００２７】図２は画像データ１１ａの各画素データが
画像メモリ１０上のどのアドレス位置に書込まれるかを
示した図である。

【００２８】図示するように、ｎ＝４であるので、画像
データ１１ａ内のＹ＝ｂで，Ｘ＝ａ〜ａ＋３までの４個
のデータＤ₁₁，Ｄ₁₂，Ｄ₁₃，Ｄ₁₄は画像メモリ１０上に
おいては同一アドレスｍ₀ 位置に書込まれる。そして、
次の４個のデータＤ₁₅，Ｄ₁₆，Ｄ₁₇，Ｄ₁₈はアドレスが
２^k だけ離れた同一アドレス位置に書込まれる。そし
て、次の行（Ｙ＝ｂ＋１）の先頭の４個のデータＤ₂₁，
Ｄ₂₂，Ｄ₂₃，Ｄ₂₄は次のアドレス（ｍ₀ ＋１）位置に書
込まれる。そして、次の４個のデータＤ₂₅，Ｄ₂₆，
Ｄ₂₇，Ｄ₂₈は先のアドレス（ｍ₀ ＋１）から２^k だけ離
れたアドレス位置に書込まれる。

【００２９】したがって、例えば、画像データ１１ａに
おける先頭列（Ｘ＝ａ）の各画素データＤ₁₁，Ｄ₂₁，Ｄ
₃₁は、画像メモリ１０内においては、連続したアドレス
ｍ₀〜ｍ₀ ＋２の１ビット目に書込まれる。また、２列
（Ｘ＝ａ＋１）目の各画素データＤ₁₂，Ｄ₂₂，Ｄ₃₂は、
連続したアドレスｍ₀ 〜ｍ₀ ＋２の２ビット目に書込ま
れる。

【００３０】図５は、図２の画像データ１１ａの各画素
データ位置と画像メモリ１０における画素データ位置と
の関係を一般的に示した図である、図示するように、画
像データ１１ａの横方向（Ｘ方向，主走査方向）に並ん
だ各画素データは画像メモリ１０のデータ幅ｎ個ずつ分
割されて、画像メモリ１０内において、２^k ずつ離間し
たアドレス位置に格納される。

【００３１】セレクト回路１９は、画像メモリ１０から
順次読出される並列ｎビット構成のデータＤ0 ，Ｄ1 ，
Ｄ2 …，Ｄn-1 のうち外部制御装置２０から指定された
ビットデータのみをシリアルデータとして次の例えばパ
ターン認識装置へ送出する。なお、回転して読出す必要
のないデータの場合は、外部制御装置２０の指令にて入
力された並列ｎビットデータの全部のビットデータが指
定されるので、このセレクト回路１９は、入力された並
列ｎビットデータをただ単に直列ｎビットデータに変換
する通常の並列／直列変換回路として働く。

【００３２】次に、画像読取装置１１にて読取られた画
像データ１１ａが図２，図５に示すように離間して記憶
された画像メモリ１０の各画素データを読出す手順を説
明する。

【００３３】まず、画像メモリ１０に記憶されている画
素データが縦横正常に読取られたものか、縦横逆に読取
られたものかを、記憶されている画像データのマーク位
置を検出することによって判断する。

【００３４】そして、縦横正常に読取られていた場合
は、画像を回転する必要がない。この場合、書込む場合
と同様に各カウンタ１２，１３，１６，１７に初期値を
設定して起動すると、演算回路１４が(1) 式を用いてア
ドレスｍを指定するので、このアドレスｍ位置に記憶さ
れている４個のデータＤ0 〜Ｄ3 を同時に読出す。読出
された並列４ビットデータＤ0 〜Ｄ3 はセレクト回路１
９へ入力される。セレクト回路１９は外部制御装置２０
の指令にて通常の並列／直列変換回路として動作する。
よって、入力された並列４ビットデータＤ0 〜Ｄ3 はそ
のまま直列４ビットデータとして、図示しないパターン
認識装置へ送信される。

【００３５】図２にて説明すると、まず最初に、画像メ
モリ１０の先頭のＤ₁₁，Ｄ₁₂，Ｄ₁₃，Ｄ₁₄がまとめて４
ビットデータとして読出される。次に、２^k だけ離れた
アドレスの４個のデータＤ₁₅，Ｄ₁₆，Ｄ₁₇，Ｄ₁₈がまと
めて４ビットデータとして読出される。

【００３６】図３は縦横正常に読取られていた場合にお
けるＤＲＡＭで構成された画像メモリ１０における読出
サイクルを示すタイムチャートである、図示するよう
に、ＲＡＳ信号が立下ると行アドレスが出力され、次に
ＣＡＳ信号が立下ると列アドレスが出力される。その結
果、前述した並列４ビットデータＤ0 〜Ｄ3 が読出され
る。そして、セレクト回路１９でそのまま直列４ビット
データに変換されてこの画像データ記憶装置から出力さ
れる。

【００３７】したがって、図２の上側に示した画像デー
タ１１ａがパータン認識装置において正立画像として再
現される。

【００３８】次に、画像データが縦横逆に読取られてい
た場合は、ＤＲＡＭ制御回路１８によって、Ｘ位置カウ
ンタ１２とＹ位置カウンタ１３との動作順序，およびＸ
長さカウンタ１６とＹ長さカウンタ１７との動作順序が
それぞれ逆に制御される。すなわち、読出開始される
と、まずＹ長さカウンタ１７，Ｙ位置カウンタ１３がカ
ウントを開始する。そして、Ｙ長さカウンタ１７のカウ
ント値がＹ方向長さＹ₀に達すると、カウントアップ信
号Ｃ_Y が出力される。すると、Ｘ位置カウンタ１２およ
びＸ長さカウンタ１６の各カウンタ値が１だけ増加す
る。

【００３９】このように、Ｘ方向とＹ方向とを逆にする
ことによって、演算回路１４から出力されるアドレスｍ
は画像メモリ１０上において、順番にアドレスを指定し
ていくことになる。したがって、図２の画像メモリ１０
の各アドレス位置に記憶されたデータは順番に読出され
る。

【００４０】しかし、画像を読出す場合に９０°回転さ
せる必要がある。具体的には、Ｄ₁₁，Ｄ₁₂，Ｄ₁₃，Ｄ₁₄
の順序でなくて、Ｄ₁₁，Ｄ₂₁，Ｄ₃₁，Ｄ₁₂，Ｄ₂₂，Ｄ₃₂
の順序で読出す必要がある。一方、１回のアドレス指定
でもって、Ｄ1 〜Ｄ4 の並列４ビットデータが出力され
る。したがって、１回目のアドレス指定において、
Ｄ₁₁，Ｄ₁₂，Ｄ₁₃，Ｄ₁₄の並列４ビットデータを読出し
て、この並列４ビットデータのうちの先頭のＤ₁₁のみを
セレクト回路１９でもって抽出する。そして、この１ビ
ットデータＤ₁₁を次のパターン認識装置へ送出する。２
回目のアドレス指定でもって次のアドレスに記憶された
Ｄ₂₁，Ｄ₂₂，Ｄ₂₃，Ｄ₂₄の並列４ビットデータを読出し
て、セレクト回路１９でもって先頭のＤ₂₁のみを抽出す
る。同様に、３回目のアドレス指定でもってその次のア
ドレスに記憶されたＤ₃₁，Ｄ₃₂，Ｄ₃₃，Ｄ₃₄の並列４ビ
ットデータを読出して、セレクト回路１９でもって先頭
のＤ₃₁のみを抽出する。以上で、先頭列の３ビットデー
タＤ₁₁，Ｄ₂₁，Ｄ₃₁が読出された。

【００４１】同様に、再度１回目と同一アドレスを指定
して、Ｄ₁₁，Ｄ₁₂，Ｄ₁₃，Ｄ₁₄の４ビットデータを読出
する。そして、今度はセレクト回路１９でもって２番目
ビットデータＤ₁₂を抽出する。さらに、同様の手法に
て、再度２回目と同一アドレスを指定して、Ｄ₂₁，
Ｄ₂₂，Ｄ₂₃，Ｄ₂₄の並列４ビットデータを読出して、セ
レクト回路１９でもって２番目のＤ₂₂のみを抽出する。
さらに、再度３回目と同一アドレスを指定して、２番目
のＤ₃₂を抽出する。

【００４２】このように、同一アドレスを繰返し指定し
て、異なる位置のビットデータを順番に抽出することに
よって、画像メモリ１０に記憶された画像が９０度回転
されて読出される。その結果、次のパターン認識装置に
おいては横向き画像が正立画像となる。

【００４３】この場合、前述したように、同一アドレス
を複数回に亘ってアクセスするので、全体の読出処理速
度が低下する。このような不都合を解消するために、本
発明ににおいては、ＤＲＡＭに対するアクセス手法の一
つであるページモード読出手法を採用する。

【００４４】このページモード読出手法においては、図
４に示すように、連続したアドレスに記憶されている複
数のデータを読出す場合、ＲＡＳ信号を動作状態である
低レベルに維持したまま、ＣＡＳ信号を連続して次々と
印加することによって、データを連続して短周期で読出
すことが可能である。

【００４５】このページモード読出手法を採用すると、
図２の画像メモリ１０における最初に読出すべきデータ
Ｄ₁₁〜Ｄ₁₄，Ｄ₂₁〜Ｄ₂₄，Ｄ₃₁〜Ｄ₃₄のアドレスｍは連
続しているので、図４に示すように、一つのＲＡＳ信号
サイクル内で複数の各４ビットデータＤ₁₁〜Ｄ₁₄，Ｄ₂₁
〜Ｄ₂₄，Ｄ₃₁〜Ｄ₃₄を読出すことが可能である。このよ
うに順次読出されたデータＤ₁₁〜Ｄ₁₄，Ｄ₂₁〜Ｄ₂₄，Ｄ
₃₁〜Ｄ₃₄はセレクト回路１９へ入力されて、それぞれ先
頭のビットデータＤ₁₁，Ｄ₂₁，Ｄ₃₁が抽出されてパター
ン認識装置へ送出される。

【００４６】次の、ＲＡＳサイクルにおいて、同様に複
数の各４ビットデータＤ₁₁〜Ｄ₁₄，Ｄ₂₁〜Ｄ₂₄，Ｄ₃₁〜
Ｄ₃₄を読出して、セレクト回路１９でもって２番目のビ
ットデータＤ₁₂，Ｄ₂₂，Ｄ₃₂が抽出されてパターン認識
装置へ送出される。

【００４７】このように構成された画像データ記憶装置
においては、画像読取装置１１で例えば帳票１ａ，１ｂ
に記入された文字や図形の画像を読取る場合、縦長の帳
票１ａの場合、縦横正常に読取操作を行い、横長の帳票
１ｂの場合、縦横逆に読取操作を行う。そして、いずれ
の場合であっても、ＤＲＡＭで構成された画像メモリ１
０には、副走査方向に隣り合う各画素データのアドレス
が連続するように、所定の手順に従って、読取った画像
データの各画素データが記憶される。

【００４８】したがって、縦横逆に読取った場合は、ペ
ージモード読出手法が採用できるので、従来の１個の画
素データ毎に、ＲＡＳ信号とＣＡＳ信号とを送出してデ
ータを読出す場合に比較して、画素データの読出平均時
間を大幅に短縮できる。

【００４９】また、縦横正常に読取った場合は、画像デ
ータを画像メモリに書込む時に実行した手順の逆手順で
もって画像データを読出せばよい。この場合、画像を回
転させる必要がないので、ＤＲＡＭで構成された画像メ
モリ１０の横幅ビット数（ｎ）個分の画素データを一度
に読出することが可能である。すなわち、縦横逆に読取
った場合にページモード読出手法を採用できるようにし
たことには影響されないので、画素データ読出速度が低
下することはない。

【００５０】

【発明の効果】以上説明したように本発明の画像データ
記憶装置によれば、画像読取装置にて読取られた画像デ
ータを、副走査方向に隣り合う画素データのアドレスが
連続アドレスとなるように画像メモリ内に書込むように
している。したがって、縦横正常に読取られた画像デー
タに対しては通常の読出しモードを採用することによっ
て通常の読取速度を維持でき、縦横逆に読取られた画像
データに対してはページモード読出処理を採用すること
によって読出速度を上昇でき、結果として、画像データ
の平均的な読出処理速度を上昇できる。

【図面の簡単な説明】

【図１】 本発明の一実施例に係わる画像データ記憶装
置の概略構成を示すブロック図、

【図２】 実施例装置における画像データの帳票上と画
像メモリ上における位置関係を示す図、

【図３】 画像メモリにおける通常モードの読出動作を
示すタイムチャート、

【図４】 画像メモリにおけるページモードの読出動作
を示すタイムチャート、

【図５】 実施例装置における画像データの帳票上と画
像メモリ上における位置関係を示す図、

【図６】 画像読取り装置における帳票の型による読取
方向の差を示す図、

【図７】 記憶された画像の回転処理を示す図。

【符号の説明】

１０…画像メモリ、１１…画像読取装置、１１ａ…画像
データ、１２…Ｘ位置カウンタ、１３…Ｙ位置カウン
タ、１４…演算回路、１５…マルチプレクサ、１６…Ｘ
長さカウンタ、１７…Ｙ長さカウンタ、１８…ＤＲＡＭ
制御回路、１９…セレクト回路、２０…外部制御装置。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 博田 弘之 東京都港区虎ノ門１丁目26番５号 エヌ・ ティ・ティ・データ通信株式会社内

Claims (1)

【特許請求の範囲】
1. 【請求項１】 画像読取装置(11)にて読取った画像デー
   タ(11a) をＤＲＡＭで構成された画像メモリ(10)に一旦
   記憶して、縦横正常に読取られた画像データに対しては
   画像データをそのまま読出し、縦横逆に読取られた画像
   データに対してはこの画像データを回転させて縦横正常
   な画像データとして読出す画像データ記憶装置におい
   て、 前記画像読取装置にて読取られた画像データのＸ位置を
   発生するＸ位置カウンタ(12)と、前記画像データのＹ位
   置を発生するＹ位置カウンタ(13)と、このＸ，Ｙ位置カ
   ウンタから出力される各位置Ｘ，Ｙおよび縦横正常に読
   取られた画像データの主走査方向の幅と前記画像メモリ
   の列アドレス幅とで定まる前記画像メモリ上の物理的な
   アドレスを算出する演算回路(14)と、この演算回路から
   出力されたアドレスに対応した行アドレスおよび列アド
   レスを発生するマルチプレクサ(15)と、前記画像読取装
   置から順次入力される画像データの各画素データを前記
   画像メモリの前記マルチプレクサにて指定された行アド
   レスおよび列アドレスの指定位置に書込む画像データ書
   込手段と、縦横正常に読取られた画像データに対しては
   前記画像メモリに記憶されている画像データを書込み順
   と同一順序で複数画素データづつ通常モードで読出す通
   常モード読出手段と、縦横逆に読取られた画像データに
   対しては前記画像メモリに記憶されている画像データを
   前記Ｘ，Ｙ位置カウンタの動作順序を逆にしたアドレス
   を指定して複数画素データずつページモードで読出すペ
   ージモード読出手段と、前記通常モード読出手段にて読
   出された並列ビットデータを直列ビットデータに変換す
   るとともに、前記ページモード読出手段にて読出された
   並列ビットデータのうちの指定されたビットデータを抽
   出するセレクト回路(19)とを備えた画像データ記憶装
   置。