JPH05334168A - フラッシュメモリを用いた情報処理装置 - Google Patents

フラッシュメモリを用いた情報処理装置

Info

Publication number
JPH05334168A
JPH05334168A JP30847092A JP30847092A JPH05334168A JP H05334168 A JPH05334168 A JP H05334168A JP 30847092 A JP30847092 A JP 30847092A JP 30847092 A JP30847092 A JP 30847092A JP H05334168 A JPH05334168 A JP H05334168A
Authority
JP
Japan
Prior art keywords
flash memory
information processing
user
information
processing apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP30847092A
Other languages
English (en)
Other versions
JP3275398B2 (ja
Inventor
Koichi Nakatani
公一 中谷
Jun Kitahara
潤 北原
Takashi Tsunehiro
隆司 常広
Kunihiro Katayama
国弘 片山
Hajime Yamagami
一 山上
Yukihiro Seki
行宏 関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP30847092A priority Critical patent/JP3275398B2/ja
Publication of JPH05334168A publication Critical patent/JPH05334168A/ja
Application granted granted Critical
Publication of JP3275398B2 publication Critical patent/JP3275398B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/20Pc systems
    • G05B2219/23Pc programming
    • G05B2219/23309System boot only allowed after inputting user identification, password
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/20Pc systems
    • G05B2219/24Pc safety
    • G05B2219/24167Encryption, password, user access privileges
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/20Pc systems
    • G05B2219/25Pc structure of the system
    • G05B2219/25265Flash memory

Landscapes

  • Financial Or Insurance-Related Operations Such As Payment And Settlement (AREA)
  • Storage Device Security (AREA)
  • Input From Keyboards Or The Like (AREA)
  • Memory System (AREA)

Abstract

(57)【要約】 【目的】本発明は、情報処理装置に好適な記憶装置を提
供することを目的とする。 【構成】情報処理装置の主記憶を構成する半導体記憶素
子にフラッシュメモリ2を用いた。また、主記憶に使用
者識別情報22を記憶する。さらに、ROM3に格納し
た使用者識別手段は、使用者がキーボード9から入力す
る使用者識別情報と前記使用者識別情報の対応関係を検
査する。 【効果】記憶素子自体が不揮発性であるため電源が切れ
ても主記憶の記憶内容が消失することがない。従って、
作業途中で電源が切れても電源が復活したときに作業を
続行できる。また、電源を投入したときに使用者の識別
検査を行うので、保持している主記憶の内容が他者に漏
洩することはない。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】情報処理装置の記憶装置の構成に
関する。
【0002】
【従来の技術】情報処理装置の半導体記憶素子にはRO
M、D−RAM、S−RAM、VRAMなどの種類の違
う素子が用途別に用いられていた。
【0003】情報処理装置の電源を作業途中で切ったと
しても、その後の電源投入時には中断した作業を電源を
切ったところから再開するレジューム機能を実現するた
めに、作業再開に必要なその時の状態の各情報を特別な
不揮発性メモリかバッテリィバックアップしたメモリに
格納していた。特別な不揮発性メモリを用いた例とし
て、特開昭62−169218号公報がある。
【0004】
【発明が解決しようとする課題】ROM以外の記憶素子
は電源が切れてしまうと記憶している情報を保持できな
くなる問題があった。
【0005】ROM以外の記憶素子でもバッテリィバッ
クアップにより記憶した情報を保持し続けることは可能
であるが、バックアップ用のバッテリィ及び制御回路が
必要になり小型軽量化に問題があった。
【0006】用途別に種類の違う素子を用意しなければ
ならなかった。
【0007】情報処理装置には処理する用途の中の最も
記憶容量の必要なプログラムにあわせた記憶装置が必要
である。この情報処理装置で記憶容量をあまり必要とし
ない簡単な処理を行う場合には無駄になってしまう問題
があった。
【0008】バッテリィバックアップによって情報を保
持していると、長時間情報処理装置を使用しないでおく
とバックアップ用のバッテリィも消耗してしまい、情報
を保持し続けられなくなってくる問題があった。
【0009】本発明の目的は、上述した問題を解決する
ことにあり、小型計量化を図れるとともに電源が切れて
も情報保持が保障される情報処理装置を提供することに
ある。
【0010】
【課題を解決するための手段】情報処理装置の主記憶を
フラッシュメモリで構成したものである。
【0011】情報処理装置の主記憶の一部をフラッシュ
メモリで構成したものである。
【0012】情報処理装置のVRAMをフラッシュメモ
リで構成したものである。
【0013】情報処理装置の半導体記憶装置全てをフラ
ッシュメモリで構成したものである。
【0014】情報処理装置本体は記憶部を持たず、フラ
ッシュメモリで構成されたメモリカードを接続すること
により記憶部を構成したものである。
【0015】情報処理装置本体には共通作業領域として
のフラッシュメモリを設け、さらにフラッシュメモリで
構成されたメモリカードを接続することにより記憶部を
構成したものである。
【0016】
【作用】主記憶をフラッシュメモリで構成したために電
源が切れても記憶している情報は消失することがない。
【0017】VRAMをフラッシュメモリで構成したた
めに電源が切れても記憶している画像情報は消失するこ
とがない。
【0018】主記憶やVRAMをフラッシュメモリで構
成したために電源が切れる直前までのメモリの情報を全
て保持できるためレジューム機能が簡単に実現できる。
【0019】バッテリィバックアップが不要になり動作
時の電源供給のためだけのバッテリィを搭載すれば良い
ため、バッテリィ制御が簡単になると共にバッテリィの
構成、制御も簡単になる。
【0020】フラッシュメモリで構成されたメモリカー
ドを接続することによりアプリケーションプログラムと
処理するデータのサイズにより最適な容量のメモリシス
テムを構築できる。
【0021】長時間情報処理装置を使用しないでおいて
いたためバッテリィが消耗してしまっても、記憶装置を
フラッシュメモリで構成したために、記憶してある情報
を消失してしまうことがない。
【0022】
【実施例】本発明の第一の実施例を図1に示す。図1
は、CPU(1)、主記憶(2)、ROM(3)、表示
系(4)、周辺装置制御部(5)、電源供給部(6)
と、各々を接続するシステムバス(7)とからなる情報
処理装置を示している。
【0023】表示系(4)の例として図ではCRT(1
1)を対象としているが、液晶表示装置などのパネル型
の表示装置でも良い。周辺装置制御部(5)は、外部記
憶(8)やキーボード(9)などの周辺装置を制御す
る。
【0024】この情報処理装置の主記憶(2)はフラッ
シュメモリで構成されている。フラッシュメモリは不揮
発性メモリであるため電源が切れても記憶している情報
を消失することが無い。
【0025】従来は、図2のように、主記憶(2)には
D−RAMが使用されておりD−RAM制御部(14)
が必要であった。処理の最中に電源を切って処理を中断
した後に、電源を入れて中断したところから処理を続行
するレジューム機能を実現するためのバックアップ用の
バッテリィやその制御回路(13)及びS−RAM(1
2)が必要であった。バッテリィ駆動可能な情報処理装
置であると電源供給部(6)にもバッテリィが必要であ
り、バックアップ用のバッテリィやその制御回路(1
3)とバッテリィを2重に設けるか、共用して使う制御
が必要であった。
【0026】本発明では、バッテリィは情報処理装置を
駆動するための電力を供給できれば良くなるためバッテ
リィの構成、制御回路が簡単になる。
【0027】本発明の第二の実施例を図3に示す。図3
は、第一の実施例の主記憶(2)の一部をフラッシュメ
モリ(15)で構成し、残りを従来通りD−RAMで構
成する。電源が切れたときに保持しておかなければなら
ない情報はフラッシュメモリに記憶し、それ以外の保持
する必要の無い情報は従来通りD−RAMに記憶する。
【0028】従来のように、情報のバックアップ用のメ
モリとして設けていたS−RAM(12)の代わりにフ
ラッシュメモリを用意した形になる。フラッシュメモリ
とD−RAMの、容量とコストを考慮し情報処理装置の
目的に合った構成にする。
【0029】フラッシュメモリでは従来のようなバック
アップ用のバッテリィは不要になる。
【0030】本発明の第三の実施例を図4に示す。図4
は、第一の実施例の表示装置の画像情報を記憶するVR
AM(10)をフラッシュメモリで構成したものであ
る。
【0031】従来にも作業中に電源を切りその時の状態
の画面情報をバッテリィバックアップされたメモリなど
に転送し、電源が再び投入されたときに以前の画面情報
を再表示して作業を再開できる情報処理装置はあった
が、画面情報をバッテリィバックアップされたメモリな
どに転送しなければならなかった。レジューム機能を実
現するために画面情報をバッテリィバックアップされた
メモリに退避する場合、電源を切るという情報を検出し
てから実際に電源を切る前にバッテリィバックアップさ
れたメモリに画面情報を退避しなければならないため、
電源を切るという情報を検出してから実際に電源を切る
までに時間が必要である。表示装置の画像情報を記憶す
るメモリをフラッシュメモリで構成したことにより、突
然電源が切れても画像情報が消失することが無い。この
ため、レジューム機能をより簡単に実現することができ
る。
【0032】本発明の第四の実施例を図5に示す。図5
は、主記憶(2)、VRAM(10)、ROM(3)な
どの情報処理装置の記憶素子全てをフラッシュメモリで
構成したものである。情報処理装置では不揮発性のメモ
リとしてROMを搭載しハードウェアの基本制御プログ
ラムなどを格納している。これをフラッシュメモリに置
き換えると単に不揮発性メモリになるだけでなく、ハー
ドウェアの基本制御プログラムが改良されたりしたとき
の更新が容易になる。また、一種類のメモリ素子だけで
メモリを構成できるため、メモリの種類ごとにあった制
御部を統一することができる。これにより、回路の共通
化ができて装置の簡略化に効果がある。また、一種類の
メモリ素子だけでメモリを構成することにより、コスト
の低減にも効果がある。
【0033】また、主記憶、VRAM、ROMなどの情
報処理装置の記憶素子全てをフラッシュメモリで一様に
構成し、その中にROM部、VRAM部を設けVRAM
部を表示系と共用する構成にすると図6になる。
【0034】本発明の第五の実施例を図7に示す。図7
は情報処理装置の本体には記憶装置を持たず、フラッシ
ュメモリを搭載したメモリカード(17)を接続して情
報処理装置の機能を果たす。情報処理を制御するプログ
ラムと処理の対象となるデータにより最適の容量を持つ
フラッシュメモリで構成し、これを情報処理装置本体に
接続して処理を行う。これにより本体の小型軽量化に貢
献し、また情報処理装置の処理内容によって最適なメモ
リ容量が設定できるため経済的である。また、書き込み
処理中でなければメモリカードをコネクタから抜いても
データは変化しないため取扱が容易になる。書き込み処
理中はメモリカードが抜けなくなる機構を設けても良
い。
【0035】本発明の第六の実施例を図8に示す。図8
は第五の実施例の情報処理装置本体にも共通の記憶装置
としてフラッシュメモリ(18)を搭載したものであ
る。アプリケーションプログラムのメモリカードとデー
タ用のメモリカードだけでは実際の処理に必要な作業領
域が少なくなることがある。そこで共通の作業領域とし
て情報処理装置本体にもフラッシュメモリを搭載したも
のである。
【0036】以上では、本発明の第一から第六の実施例
を説明した。ただし、これらは機密保護の観点から見る
と共通の問題がある。例えば第一の実施例(図1)の場
合、電源を切っても主記憶(フラッシュメモリ)の内容
は消失しないが、このことは機密保護の面ではマイナス
要因となる場合がある。すなわち、ある使用者が作業途
中で情報処理装置の電源を切った後、他の使用者が電源
を投入した場合、前の使用者の作業情報が主記憶に残っ
ている。主記憶の内容が機密保護したい情報だとして
も、簡単に漏洩してしまうことになる。第二から第六の
実施例も同様である。そこで、機密保護を配慮した実施
例を以下に示す。
【0037】本発明の第七の実施例を図9から図12を
用いて説明する。図9は図1に示した第一の実施例にお
いて、主記憶(2)の特定の領域に使用者識別情報(2
2)を登録(記憶)するものである。使用者識別情報
(22)は例えば、パスワードや暗証番号などであり、
特定の使用者あるいは使用者グループを識別するための
情報である。情報処理装置の使用者は主記憶の内容を他
者に知られたくない場合、自分の使用者識別情報をこの
領域に登録しておく。そして、ROM(3)に格納した
プログラムである使用者識別手段は、電源投入時におい
て起動され、登録されている使用者識別情報(22)と
使用者がキーボード(9)から入力する使用者識別情報
の対応関係を検査する。
【0038】使用者識別手段の第一の実施例を図10に
示す。以下、このフローチャートに従って処理内容を説
明する。
【0039】31…電源を投入すると、CPUはパワー
オンリセットされて本使用者識別手段を呼び出す。そし
て最初に使用者識別情報、例えばパスワードを主記憶か
ら読み出し、文字変数P1(主記憶の一部、またはCP
Uの内部レジスタ。以下の変数も同様。)に格納する。
【0040】32…変数P1が空(NULL)かどうか
を調べる。もし空ならばパスワードが登録されていな
い、すなわち、機密保護を必要としないことを意味す
る。この場合、主記憶(フラッシュメモリ)に保持され
ている情報に基づいて以前の処理を再開する。一方、空
でなければ33以降の使用者識別処理を行う。
【0041】33…数値変数tに初期値0を設定する。
本実施例では、使用者がパスワード入力を誤った場合を
想定し、一定回数(この例では3回)までパスワード入
力ができるようにする。そこで、変数tを導入し、パス
ワード入力回数を示すカウンタとして用いる。
【0042】34…変数tの値を1増やす。すなわち、
パスワード入力回数をカウントアップする。
【0043】35…変数tの値、すなわちパスワード入
力回数が3回目以内ならば36へ、否ならば39へ進
む。
【0044】36…CRTにメッセージを出力して、使
用者にパスワードの入力を要求する。この時点で、使用
者はキーボードからパスワードを入力する。
【0045】37…入力されたパスワードを文字変数P
2に格納する。
【0046】38…変数P1と変数P2の内容を比較す
る。もし一致すれば、パスワードを入力した使用者と前
に電源を切った時の使用者は同一であると判断し、主記
憶(フラッシュメモリ)に保持されている情報に基づい
て以前の処理を再開する。一方、一致しなければ34に
戻る。
【0047】39…電源を切った時の使用者とは異なる
と判断し、情報が漏洩しないように主記憶(フラッシュ
メモリ)の内容を消去する。その後、システム起動に移
行する。なお、消去方法としては、バイト、ワード、ダ
ブルワード単位などシステムバスのデータバス幅に応じ
て、0または1を連続書き込みすればよいが、フラッシ
ュメモリにはチップ消去機能と呼ばれるチップ単位で消
去できる機能がある。この機能を用いれば、主記憶の消
去を一括して高速に行うことができる。
【0048】上記使用者識別手段を設けることにより、
パスワードを登録しておけば主記憶情報の機密を保護す
ることができる。すなわち、ある使用者が作業途中で情
報処理装置の電源を切った後、他の使用者が電源を投入
した場合、前の使用者の作業情報が主記憶に残っている
ようなことはない。
【0049】使用者識別手段の第二の実施例を図11に
示す。これは図10に示したフローチャートの36と3
7の間に、パスワード入力までの時間を計る処理41を
追加したものである。計時には図9に示したタイマ(2
1)(例えば、一般的に備わっているリアルタイムクロ
ック)を用いる。41では使用者にパスワードの入力を
要求してから所定時間(この例では30秒)、使用者が
パスワードを入力しないと、34に戻ってパスワード入
力回数をカウントアップする。これにより、主記憶情報
の機密保護をさらに強化することができる。
【0050】以上、使用者識別手段の第一と第二の実施
例では、パスワードが所定回数あるいは所定時間以内に
一致しなければ主記憶の内容を消去することになる。す
なわち、電源を切った時の使用者の主記憶情報が消失す
る。ところが状況によっては、これが消失しないように
する方が好ましいこともある。すなわち、電源を切った
時の使用者が後で情報処理装置を使用する場合などであ
る。この点を配慮したのが次で説明する使用者識別手段
の第三の実施例である。
【0051】使用者識別手段の第三の実施例を図12に
示す。これは図11に示したフローチャートの35と3
9の間に、主記憶(フラッシュメモリ)の内容を退避す
る処理42を追加したものである。42では主記憶(フ
ラッシュメモリ)の内容を消去する前に、内容を図9に
示した外部記憶(8)に退避する。これにより、前の使
用者の主記憶情報は消失することがなく、外部記憶
(8)に保管される。
【0052】以上で説明した第七の実施例は、前記第一
の実施例に使用者識別手段を設けたものである。前記第
二から第四の実施例に対しても同様に、上記第一から第
三の使用者識別手段を設けることができる。ただし、第
四の実施例に関しては、ROM領域もフラッシュメモリ
で構成しているため、フラッシュメモリ消去時には、こ
の領域を消去しないようにしなければならない。
【0053】本発明の第八の実施例を図13と図14を
用いて説明する。図13は図8に示した第六の実施例に
おいて、各フラッシュメモリカード(17)の特定の領
域に前記と同様の使用者識別情報(22)を登録(記
憶)するものである。フラッシュメモリカードの使用者
はカードの内容を他者に知られたくない場合、自分の使
用者識別情報をこの領域に登録しておく。そして、フラ
ッシュメモリ(18)に格納したプログラムである使用
者識別手段は、電源投入時において起動され、各フラッ
シュメモリカードに登録されている使用者識別情報(2
2)と使用者がキーボード(9)から入力する使用者識
別情報の対応関係を検査する。
【0054】使用者識別手段の第四の実施例を図14に
示す。これは図11に示したフローチャートの31と3
9に代えて、パスワードをフラッシュメモリカードから
読み出して文字変数P1に格納する処理43と、フラッ
シュメモリカードの内容を消去する処理44をそれぞれ
導入したものである。他の処理は全て図11と同様であ
り、装着された全てのフラッシュメモリカードに対して
パスワードの対応関係を検査する。すなわち、パスワー
ドが所定回数あるいは所定時間以内に一致しなければ、
該当するフラッシュメモリカードの内容を消去する。こ
れにより、フラシュメモリカードを他者に不正使用され
るのを防ぐことができる。なお、本使用者識別手段は前
記第五の実施例にも対しても同様に設けることができ
る。
【0055】
【発明の効果】記憶素子自体が不揮発性であるため電源
が切れても主記憶の記憶内容が消失することがないた
め、作業途中で電源が切れても電源が復活したときに作
業を続行できる。また、表示メモリをフラッシュメモリ
にすることによって、電源が切れても表示していた画面
情報も保持し続けることができるため、電源が復活した
ときの作業の続行が簡単に行えるようになる。
【0056】記憶素子を一種類の記憶素子で構成できる
ためコストダウンに効果がある。
【0057】バッテリィは情報処理装置の動作時の電源
のみを供給すれば良いため小型軽量化に効果がある。
【0058】処理に最低限必要な記憶容量の情報処理装
置を構築できるため無駄な大きさ、無駄な消費電力など
を削減できる。
【0059】以上のことにより、情報処理装置の構成を
簡単にでき小型化に効果があり、電源が切れる心配もし
なくて済むようになるため、使い勝手が良くなる。
【図面の簡単な説明】
【図1】本発明に係る第一の実施例を示す図。
【図2】本発明に係る従来の構成を示す図。
【図3】本発明に係る第二の実施例を示す図。
【図4】本発明に係る第三の実施例を示す図。
【図5】本発明に係る第四の実施例1を示す図。
【図6】本発明に係る第四の実施例2を示す図。
【図7】本発明に係る第五の実施例を示す図。
【図8】本発明に係る第六の実施例を示す図。
【図9】本発明に係る第七の実施例を示す図。
【図10】使用者識別手段の第一の実施例を示すフロー
チャート。
【図11】使用者識別手段の第ニの実施例を示すフロー
チャート。
【図12】使用者識別手段の第三の実施例を示すフロー
チャート。
【図13】本発明に係る第八の実施例を示す図。
【図14】使用者識別手段の第四の実施例を示すフロー
チャート。
【符号の説明】
1…CPU、 2…主記憶、 3…ROM、 4…表示系、 5…周辺装置制御部、 6…電源供給部、 7…システムバス、 8…外部記憶装置、 9…キーボード、 10…VRAM、 11…CRT、 12…S−RAM、 13…バックアップバッテリィ及び制御部、 14…D−RAM制御部、 15…フラッシュメモリで構成した主記憶の一部、 16…主記憶拡張用コネクタ、 17…フラッシュメモリカード、 18…共通領域としてのフラッシュメモリ、 21…タイマ、 22…使用者識別情報。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 常広 隆司 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所マイクロエレクトロニクス 機器開発研究所内 (72)発明者 片山 国弘 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所マイクロエレクトロニクス 機器開発研究所内 (72)発明者 山上 一 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所マイクロエレクトロニクス 機器開発研究所内 (72)発明者 関 行宏 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所マイクロエレクトロニクス 機器開発研究所内

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】中央処理装置と、主記憶部と、表示系と、
    それらを接続するバスとからなる情報処理装置におい
    て、少なくとも該主記憶部がフラッシュメモリであるこ
    とを特徴とする情報処理装置。
  2. 【請求項2】中央処理装置と、主記憶部と、表示系と、
    それらを接続するバスとからなる情報処理装置におい
    て、該主記憶部の一部がフラッシュメモリであることを
    特徴とする情報処理装置。
  3. 【請求項3】中央処理装置と、主記憶部と、表示系と、
    それらを接続するバスとからなる情報処理装置におい
    て、該表示系のVRAMがフラッシュメモリであること
    を特徴とする情報処理装置。
  4. 【請求項4】中央処理装置と、主記憶部と、表示系と、
    それらを接続するバスとからなる情報処理装置におい
    て、該主記憶部と該表示系における記憶素子がフラッシ
    ュメモリであることを特徴とする情報処理装置。
  5. 【請求項5】中央処理装置と、表示系と、それらを接続
    するバスとからなる情報処理装置において、主記憶部と
    してフラッシュメモリカードを装着する構成であること
    を特徴とする情報処理装置。
  6. 【請求項6】中央処理装置と、主記憶部と、表示系と、
    それらを接続するバスとからなり、該主記憶部と該表示
    系における記憶素子がフラッシュメモリである情報処理
    装置において、プログラムやデータをフラッシュメモリ
    カードで提供することを特徴とする情報処理装置。
  7. 【請求項7】請求項1、2、3、または4記載の情報処
    理装置において、使用者が該情報処理装置に使用者識別
    情報を入力する度に、該使用者識別情報と該情報処理装
    置に登録した使用者識別情報の対応関係を検査し、対応
    不良回数が一定回数に至ったときは、該フラッシュメモ
    リの内容を消去する使用者識別手段を設けたことを特徴
    とする情報処理装置。
  8. 【請求項8】請求項7記載の情報処理装置において、該
    使用者識別手段は該フラッシュメモリの内容を消去する
    前に、該フラッシュメモリの内容を上記情報処理装置の
    外部記憶装置に退避することを特徴とする情報処理装
    置。
  9. 【請求項9】請求項5または6記載の情報処理装置にお
    いて、使用者が上記情報処理装置に使用者識別情報を入
    力する度に、上記使用者識別情報と上記フラッシュメモ
    リカードに登録した使用者識別情報の対応関係を検査
    し、対応不良回数が一定回数に至ったときは、上記フラ
    ッシュメモリカードの内容を消去する使用者識別手段を
    設けたことを特徴とする情報処理装置。
  10. 【請求項10】請求項7、8または9記載の情報処理装
    置において、上記使用者識別手段は、上記フラッシュメ
    モリまたは上記フラッシュメモリカードの内容を消去す
    る際、フラッシュメモリのチップ消去機能を用いること
    を特徴とする情報処理装置。
  11. 【請求項11】請求項7、8、9または10記載の情報
    処理装置において、上記使用者識別手段は、上記使用者
    が上記情報処理装置に上記使用者識別情報を所定時間経
    過しても入力しない場合、上記対応不良回数を加算する
    ことを特徴とする情報処理装置。
  12. 【請求項12】使用者が利用する情報を記憶すると共
    に、上記使用者の上記使用者識別情報を記憶することを
    特徴とする請求項9記載のフラッシュメモリカード。
JP30847092A 1992-02-18 1992-11-18 フラッシュメモリを用いた情報処理装置 Expired - Lifetime JP3275398B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30847092A JP3275398B2 (ja) 1992-02-18 1992-11-18 フラッシュメモリを用いた情報処理装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP4-30442 1992-02-18
JP3044292 1992-02-18
JP30847092A JP3275398B2 (ja) 1992-02-18 1992-11-18 フラッシュメモリを用いた情報処理装置

Publications (2)

Publication Number Publication Date
JPH05334168A true JPH05334168A (ja) 1993-12-17
JP3275398B2 JP3275398B2 (ja) 2002-04-15

Family

ID=26368787

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30847092A Expired - Lifetime JP3275398B2 (ja) 1992-02-18 1992-11-18 フラッシュメモリを用いた情報処理装置

Country Status (1)

Country Link
JP (1) JP3275398B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07146820A (ja) * 1993-04-08 1995-06-06 Hitachi Ltd フラッシュメモリの制御方法及び、それを用いた情報処理装置
WO1996019760A1 (de) * 1994-12-21 1996-06-27 Firma J. Eberspächer Steuervorrichtung mit ablaufprogrammspeicher
US5696917A (en) * 1994-06-03 1997-12-09 Intel Corporation Method and apparatus for performing burst read operations in an asynchronous nonvolatile memory
WO2004097651A1 (ja) * 2003-04-28 2004-11-11 Sharp Kabushiki Kaisha 情報処理装置
JP2006294050A (ja) * 2006-05-15 2006-10-26 Sharp Corp 情報処理装置
JP2011138276A (ja) * 2009-12-28 2011-07-14 Mitsubishi Electric Corp 情報入力装置及び情報入力方法
JP2011210037A (ja) * 2010-03-30 2011-10-20 Renesas Electronics Corp 半導体装置及びデータ処理方法
JP2016009273A (ja) * 2014-06-23 2016-01-18 キヤノン株式会社 情報処理装置および情報処理方法、およびコンピュータプログラム

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07146820A (ja) * 1993-04-08 1995-06-06 Hitachi Ltd フラッシュメモリの制御方法及び、それを用いた情報処理装置
US5696917A (en) * 1994-06-03 1997-12-09 Intel Corporation Method and apparatus for performing burst read operations in an asynchronous nonvolatile memory
US6026465A (en) * 1994-06-03 2000-02-15 Intel Corporation Flash memory including a mode register for indicating synchronous or asynchronous mode of operation
US6564285B1 (en) 1994-06-03 2003-05-13 Intel Corporation Synchronous interface for a nonvolatile memory
WO1996019760A1 (de) * 1994-12-21 1996-06-27 Firma J. Eberspächer Steuervorrichtung mit ablaufprogrammspeicher
WO2004097651A1 (ja) * 2003-04-28 2004-11-11 Sharp Kabushiki Kaisha 情報処理装置
US8045191B2 (en) 2003-04-28 2011-10-25 Sharp Kabushiki Kaisha Information processing device with attached security settings and security setting-dependent operation modes
JP2006294050A (ja) * 2006-05-15 2006-10-26 Sharp Corp 情報処理装置
JP4480692B2 (ja) * 2006-05-15 2010-06-16 シャープ株式会社 情報処理装置
JP2011138276A (ja) * 2009-12-28 2011-07-14 Mitsubishi Electric Corp 情報入力装置及び情報入力方法
JP2011210037A (ja) * 2010-03-30 2011-10-20 Renesas Electronics Corp 半導体装置及びデータ処理方法
JP2016009273A (ja) * 2014-06-23 2016-01-18 キヤノン株式会社 情報処理装置および情報処理方法、およびコンピュータプログラム

Also Published As

Publication number Publication date
JP3275398B2 (ja) 2002-04-15

Similar Documents

Publication Publication Date Title
KR930004943B1 (ko) 리쥼 기능을 갖는 컴퓨터
KR0149503B1 (ko) 메모리 카트리지
JP2880863B2 (ja) サスペンド制御方法およびシステム
KR100444537B1 (ko) 데이타처리장치
US5115508A (en) Password system utilizing two password types, the first being changeable after entry, the second being unchangeable until power is removed
US5875345A (en) Information processing system having dual power saving modes
JPH10177563A (ja) フラッシュメモリ内蔵マイクロコンピュータ
US6154846A (en) System for controlling a power saving mode in a computer system
KR19980023759A (ko) 휴대형 단말기기의 메모리 관리방법
JPH05334168A (ja) フラッシュメモリを用いた情報処理装置
JPH08328683A (ja) コンピュータシステム及びそのメッセージ表示方法
KR100201513B1 (ko) 싱글 칩 마이크로컴퓨터 및 그것을 내장한 전자기기
JPH07319569A (ja) コンピュータシステム
JPS62257700A (ja) Eepromの書込み制御方式
JPH09231329A (ja) メモリカード
JPH11237983A (ja) ワンチップマイコンおよびこのワンチップマイコンにおけるブート領域アクセスのためのエントリー方法
JP2740685B2 (ja) 記憶装置のバックアップ回路
JPH06139064A (ja) 電子機器のバグ対策装置
JP2839631B2 (ja) パーソナルコンピュータシステムおよびその構成変更方法
JPS6250983A (ja) 表示機能付メモリカ−ド
JPH07191775A (ja) 情報処理装置
JPH03256128A (ja) プログラムロード方法
JPH08335193A (ja) 情報処理装置
JPH04296954A (ja) メモリシステム
JPH1165922A (ja) パーソナルコンピュータ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080208

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090208

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090208

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100208

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100208

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110208

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120208

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120208

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130208

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130208

Year of fee payment: 11