JPH05330144A - ドットデータ用駆動回路 - Google Patents
ドットデータ用駆動回路Info
- Publication number
- JPH05330144A JPH05330144A JP14393192A JP14393192A JPH05330144A JP H05330144 A JPH05330144 A JP H05330144A JP 14393192 A JP14393192 A JP 14393192A JP 14393192 A JP14393192 A JP 14393192A JP H05330144 A JPH05330144 A JP H05330144A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- dot
- bit
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dot-Matrix Printers And Others (AREA)
- Impact Printers (AREA)
- Electronic Switches (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Storing Facsimile Image Data (AREA)
Abstract
(57)【要約】
【目的】 出力回路部の占有面積が小さく、安価なドッ
トデータ用駆動回路を提供する。 【構成】 ２ｎビット分のドットデータを受けてこれを
記憶するシフトレジスタ５と、シフトレジスタ５からの
２ｎビットのデータを受けてこれを２分し、各ｎビット
のデータ群のうち切換信号のレベルに対応した方を出力
する選択回路４と、選択回路４の出力データを受けるラ
ッチ回路３と、ラッチ回路３からのデータを受け、これ
をストローブ信号に同期して出力する出力回路２とを備
える。
トデータ用駆動回路を提供する。 【構成】 ２ｎビット分のドットデータを受けてこれを
記憶するシフトレジスタ５と、シフトレジスタ５からの
２ｎビットのデータを受けてこれを２分し、各ｎビット
のデータ群のうち切換信号のレベルに対応した方を出力
する選択回路４と、選択回路４の出力データを受けるラ
ッチ回路３と、ラッチ回路３からのデータを受け、これ
をストローブ信号に同期して出力する出力回路２とを備
える。
Description
【０００１】
【産業上の利用分野】この発明は、サーマルプリントヘ
ッドやＬＥＤプリントヘッドを駆動するドットデータ用
駆動回路に関し、特に、ドライバー部の面積が小さく、
且つ低価格である駆動用ＩＣに関する。
ッドやＬＥＤプリントヘッドを駆動するドットデータ用
駆動回路に関し、特に、ドライバー部の面積が小さく、
且つ低価格である駆動用ＩＣに関する。
【０００２】
【従来の技術】サーマルプリントヘッド用の駆動ＩＣ
は、従来、例えば図３のような構成であった。すなわ
ち、図３の回路は、典型的なサーマルヘッド用駆動ＩＣ
の回路図の一部（４ビット分）を示したものであり、発
熱抵抗体１１……１１を駆動するＡＮＤゲート１２……
１２と、発熱抵抗体１１に出力するべきドットデータを
一時保存するラッチ回路１３と、外部回路からの直列デ
ータを受けてこれを記憶するシフトレジスタ１４とで構
成されている。この駆動ＩＣには、ラッチ回路１３のデ
ータを発熱抵抗体１１に出力する為のストローブ信号を
加えるＳＴＢ端子と、シフトレジスタ１４の各データを
ラッチ回路１３に一時保存させる為のラッチ信号を加え
るＬＡ端子と、シフトレジスタ１４に対して直列データ
を供給する為のＤＩ端子と、シフトレジスタ１４に対し
てクロックパルスを供給する為のＣＬＫ端子と、電源端
子ＶDDと、グランド端子ＧＮＤとが備えられている。
は、従来、例えば図３のような構成であった。すなわ
ち、図３の回路は、典型的なサーマルヘッド用駆動ＩＣ
の回路図の一部（４ビット分）を示したものであり、発
熱抵抗体１１……１１を駆動するＡＮＤゲート１２……
１２と、発熱抵抗体１１に出力するべきドットデータを
一時保存するラッチ回路１３と、外部回路からの直列デ
ータを受けてこれを記憶するシフトレジスタ１４とで構
成されている。この駆動ＩＣには、ラッチ回路１３のデ
ータを発熱抵抗体１１に出力する為のストローブ信号を
加えるＳＴＢ端子と、シフトレジスタ１４の各データを
ラッチ回路１３に一時保存させる為のラッチ信号を加え
るＬＡ端子と、シフトレジスタ１４に対して直列データ
を供給する為のＤＩ端子と、シフトレジスタ１４に対し
てクロックパルスを供給する為のＣＬＫ端子と、電源端
子ＶDDと、グランド端子ＧＮＤとが備えられている。
【０００３】上記の回路において、ＤＩ端子に供給され
た直列ビットデータは、クロックパルスに同期してシフ
トレジスタ１４に記憶されて並列ビットデータに変換さ
れる。この並列ビットデータは、ＬＡ端子へのラッチ信
号に同期してラッチ回路１３に一時保存される。そし
て、ＳＴＢ端子へのストローブ信号がＨレベルとなれ
ば、ラッチ回路１３のデータが発熱抵抗体１１……１１
に出力され、このデータに対応したドット模様が印字処
理される。
た直列ビットデータは、クロックパルスに同期してシフ
トレジスタ１４に記憶されて並列ビットデータに変換さ
れる。この並列ビットデータは、ＬＡ端子へのラッチ信
号に同期してラッチ回路１３に一時保存される。そし
て、ＳＴＢ端子へのストローブ信号がＨレベルとなれ
ば、ラッチ回路１３のデータが発熱抵抗体１１……１１
に出力され、このデータに対応したドット模様が印字処
理される。
【０００４】ところで、図３に示す従来の駆動ＩＣは、
発熱抵抗体１１……１１へのデータ数とドライバー部の
駆動素子（ＡＮＤゲート１２）の数とが一対一に対応し
ており、その為に、ストローブ分割や印字周期について
の制約が少なく、種々の条件に対応してフレキシブルな
使用ができるという特徴がある。つまり、必要があれ
ば、全ての発熱抵抗体を一挙に通電することもできるの
であり、例えば、Ａ４サイズのサーマルプリントヘッド
には１７２８ドットの発熱抵抗体が備えられているが、
これを同時に発熱させることもできるという特徴があ
る。
発熱抵抗体１１……１１へのデータ数とドライバー部の
駆動素子（ＡＮＤゲート１２）の数とが一対一に対応し
ており、その為に、ストローブ分割や印字周期について
の制約が少なく、種々の条件に対応してフレキシブルな
使用ができるという特徴がある。つまり、必要があれ
ば、全ての発熱抵抗体を一挙に通電することもできるの
であり、例えば、Ａ４サイズのサーマルプリントヘッド
には１７２８ドットの発熱抵抗体が備えられているが、
これを同時に発熱させることもできるという特徴があ
る。
【０００５】
【発明が解決しようとする課題】しかし、実際の動作に
おいては、電流容量や発熱量などの関係から発熱抵抗体
を全て同時に通電することはなく、ストローブ信号を用
いて、発熱抵抗体を２分割もしくは４分割して印字動作
をさせるのが通例である。その為、従来の駆動ＩＣのド
ライバー部には、動作していない駆動用素子（ＡＮＤゲ
ート）が常に存在することになり、ドライバー部の効率
が悪いという問題点がある。また、動作していない駆動
用素子の分だけ占有面積に無駄があり、価格も高くなる
という問題点もある。
おいては、電流容量や発熱量などの関係から発熱抵抗体
を全て同時に通電することはなく、ストローブ信号を用
いて、発熱抵抗体を２分割もしくは４分割して印字動作
をさせるのが通例である。その為、従来の駆動ＩＣのド
ライバー部には、動作していない駆動用素子（ＡＮＤゲ
ート）が常に存在することになり、ドライバー部の効率
が悪いという問題点がある。また、動作していない駆動
用素子の分だけ占有面積に無駄があり、価格も高くなる
という問題点もある。
【０００６】この発明は、この問題点に着目してなされ
たものであって、ドライバー部の効率を上げ、駆動ＩＣ
の占有面積を小さく抑えることによって駆動ＩＣの低価
格化を図ることを目的とする。
たものであって、ドライバー部の効率を上げ、駆動ＩＣ
の占有面積を小さく抑えることによって駆動ＩＣの低価
格化を図ることを目的とする。
【０００７】
【課題を解決するための手段】上記の目的を達成する
為、この発明に係るドットデータ用駆動回路装置は、
外部回路より２ｎビット分のドットデータを受けてこれ
を記憶する記憶回路と、この記憶回路の記憶データを
受けてｎビット毎のデータ群に２分し、２分された各ｎ
ビットのデータ群のうち、切換信号のレベルに対応した
方のデータ群のみを出力する選択回路と、この選択回
路の出力データを受け、これを一時保存するラッチ回路
と、このラッチ回路の保存データを受け、これをスト
ローブ信号に同期して出力する出力回路とを特徴的に備
えている。
為、この発明に係るドットデータ用駆動回路装置は、
外部回路より２ｎビット分のドットデータを受けてこれ
を記憶する記憶回路と、この記憶回路の記憶データを
受けてｎビット毎のデータ群に２分し、２分された各ｎ
ビットのデータ群のうち、切換信号のレベルに対応した
方のデータ群のみを出力する選択回路と、この選択回
路の出力データを受け、これを一時保存するラッチ回路
と、このラッチ回路の保存データを受け、これをスト
ローブ信号に同期して出力する出力回路とを特徴的に備
えている。
【０００８】
【作用】 記憶回路は、外部回路より２ｎビット分のドットデー
タを受けてこれを記憶する。 選択回路は、この記憶回路の記憶データを受けてｎビ
ット毎のデータ群に２分し、２分された各ｎビットのデ
ータ群のうち、切換信号のレベルに対応した方のデータ
群のみを出力する。
タを受けてこれを記憶する。 選択回路は、この記憶回路の記憶データを受けてｎビ
ット毎のデータ群に２分し、２分された各ｎビットのデ
ータ群のうち、切換信号のレベルに対応した方のデータ
群のみを出力する。
【０００９】ラッチ回路は、この選択回路の出力デー
タを受けてこれを一時保存する。 出力回路は、このラッチ回路の保存データを受け、こ
れをストローブ信号に同期して出力する。なお、この出
力回路は、例えば、発熱抵抗体と接続されている。 この発明に係るドットデータ用駆動回路装置は、外部回
路である制御回路に接続されて使用され、制御回路から
はストローブ信号や切換信号などが供給される。いま、
出力回路がｎ個の発熱抵抗体を駆動している場合につい
て、記憶回路に記憶されている２ｎビットのドットデー
タが、発熱抵抗体に供給され終わるまでの動作の一例を
説明する。
タを受けてこれを一時保存する。 出力回路は、このラッチ回路の保存データを受け、こ
れをストローブ信号に同期して出力する。なお、この出
力回路は、例えば、発熱抵抗体と接続されている。 この発明に係るドットデータ用駆動回路装置は、外部回
路である制御回路に接続されて使用され、制御回路から
はストローブ信号や切換信号などが供給される。いま、
出力回路がｎ個の発熱抵抗体を駆動している場合につい
て、記憶回路に記憶されている２ｎビットのドットデー
タが、発熱抵抗体に供給され終わるまでの動作の一例を
説明する。
【００１０】制御回路は、先ず、切換信号のレベルを第
１のレベルにして、記憶回路の２ｎビットデータ中の第
１群のｎビットデータをラッチ回路に一時保存させ、そ
の後、ストローブ信号を出力して第１回目の印字動作を
行わせる。次に、制御回路は、発熱抵抗体の位置を記録
用紙に対して１ドット分だけ移動させる。そして、切換
信号を第２のレベルにして、残りのｎビットデータをラ
ッチ回路に保存させ、その後、ストローブ信号を出力し
て第２回目の印字動作を行わせる。以上の処理によっ
て、２ｎビット分のドットデータの印字処理が終わるの
で、次は、新たな別の２ｎビット分のドットデータの記
憶回路に供給して、上記と同じ処理を繰り返す。
１のレベルにして、記憶回路の２ｎビットデータ中の第
１群のｎビットデータをラッチ回路に一時保存させ、そ
の後、ストローブ信号を出力して第１回目の印字動作を
行わせる。次に、制御回路は、発熱抵抗体の位置を記録
用紙に対して１ドット分だけ移動させる。そして、切換
信号を第２のレベルにして、残りのｎビットデータをラ
ッチ回路に保存させ、その後、ストローブ信号を出力し
て第２回目の印字動作を行わせる。以上の処理によっ
て、２ｎビット分のドットデータの印字処理が終わるの
で、次は、新たな別の２ｎビット分のドットデータの記
憶回路に供給して、上記と同じ処理を繰り返す。
【００１１】以上の動作から明らかなように、このドッ
トデータ用駆動回路装置によれば、出力回路（ドライバ
ー部）の駆動用素子は、１回の印字動作で動作する素子
数だけ備えておれば足りることになる。従って、従来装
置より駆動用素子が少ない分だけ占有面積が小さくする
ことができ、価格も低く抑えることができる。
トデータ用駆動回路装置によれば、出力回路（ドライバ
ー部）の駆動用素子は、１回の印字動作で動作する素子
数だけ備えておれば足りることになる。従って、従来装
置より駆動用素子が少ない分だけ占有面積が小さくする
ことができ、価格も低く抑えることができる。
【００１２】
【実施例】以下、実施例に基づいて、この発明を更に詳
細に説明する。図１は、この発明の一実施例であるドッ
トデータ用駆動回路を備えるサーマルプリントヘッドの
回路図を図示したものである。このサーマルプリントヘ
ッドは、ｎ個の発熱抵抗体１……１と、発熱抵抗体の駆
動素子たるｎ個のＡＮＤゲート２……２と、各ＡＮＤゲ
ート２に対してドットデータを供給するラッチ回路３
と、２ｎビットのデータを受け、このうちのｎビットデ
ータのみを選択して出力する選択回路４と、外部回路か
ら２ｎビットの直列データを受けてこれを記憶するシフ
トレジスタ５とで構成されている。このサーマルプリン
トヘッドは、図示しない制御回路によって制御されてお
り、制御回路とサーマルプリントヘッドとは、端子ＳＴ
Ｂ，端子Ａ，端子Ｂ，端子ＣＬＫ，端子ＤＩなどを介し
て接続されている。なお、このドットデータ用駆動回路
は、いわゆるセンタータイプ及びシャトルタイプのサー
マルヘッドに使用される。
細に説明する。図１は、この発明の一実施例であるドッ
トデータ用駆動回路を備えるサーマルプリントヘッドの
回路図を図示したものである。このサーマルプリントヘ
ッドは、ｎ個の発熱抵抗体１……１と、発熱抵抗体の駆
動素子たるｎ個のＡＮＤゲート２……２と、各ＡＮＤゲ
ート２に対してドットデータを供給するラッチ回路３
と、２ｎビットのデータを受け、このうちのｎビットデ
ータのみを選択して出力する選択回路４と、外部回路か
ら２ｎビットの直列データを受けてこれを記憶するシフ
トレジスタ５とで構成されている。このサーマルプリン
トヘッドは、図示しない制御回路によって制御されてお
り、制御回路とサーマルプリントヘッドとは、端子ＳＴ
Ｂ，端子Ａ，端子Ｂ，端子ＣＬＫ，端子ＤＩなどを介し
て接続されている。なお、このドットデータ用駆動回路
は、いわゆるセンタータイプ及びシャトルタイプのサー
マルヘッドに使用される。
【００１３】ラッチ回路３は、ｎ個の記憶素子ＬＡ1 …
ＬＡ4 …で構成されており、ラッチ回路３のｎビットデ
ータは、端子ＳＴＢにストローブ信号が供給されるタイ
ミングで発熱抵抗体１……１に出力される。シフトレジ
スタ５は、２ｎ個の記憶素子ＦＦ1 …ＦＦ8 …で構成さ
れており、端子ＤＩに供給される直列ビットデータが、
端子ＣＬＫに供給されるクロック信号に同期して記憶さ
れる。
ＬＡ4 …で構成されており、ラッチ回路３のｎビットデ
ータは、端子ＳＴＢにストローブ信号が供給されるタイ
ミングで発熱抵抗体１……１に出力される。シフトレジ
スタ５は、２ｎ個の記憶素子ＦＦ1 …ＦＦ8 …で構成さ
れており、端子ＤＩに供給される直列ビットデータが、
端子ＣＬＫに供給されるクロック信号に同期して記憶さ
れる。
【００１４】選択回路４は、２ｎ個のＡＮＤゲート６…
…６などで構成されており、制御回路から供給される端
子Ａ，Ｂの切換信号のレベルに応じて、シフトレジスタ
５の偶数或いは奇数番目の記憶素子ＦＦi のｎビットデ
ータを出力する。具体的には、端子ＡにＨレベル、端子
ＢにＬレベルの切換信号が供給されると、奇数番目の記
憶素子ＦＦ1 ，ＦＦ3 …ＦＦ7 …のデータがラッチ回路
３の記憶素子ＬＡ1 …ＬＡ4 …に記憶され、逆に、端子
ＡにＬレベル、端子ＢにＨレベルの切換信号が供給され
ると、偶数番目の記憶素子ＦＦ2 ，ＦＦ4 …ＦＦ8 …の
データがラッチ回路３の記憶素子ＬＡ1 …ＬＡ4 …に記
憶される。尚、ラッチ回路３の各記憶素子ＬＡi には２
つのＡＮＤゲートの出力が供給されているが、この２つ
の出力は、適宜な回路によって論理ＯＲの処理がされ、
ラッチ回路３の各記憶素子ＬＡiに記憶される。
…６などで構成されており、制御回路から供給される端
子Ａ，Ｂの切換信号のレベルに応じて、シフトレジスタ
５の偶数或いは奇数番目の記憶素子ＦＦi のｎビットデ
ータを出力する。具体的には、端子ＡにＨレベル、端子
ＢにＬレベルの切換信号が供給されると、奇数番目の記
憶素子ＦＦ1 ，ＦＦ3 …ＦＦ7 …のデータがラッチ回路
３の記憶素子ＬＡ1 …ＬＡ4 …に記憶され、逆に、端子
ＡにＬレベル、端子ＢにＨレベルの切換信号が供給され
ると、偶数番目の記憶素子ＦＦ2 ，ＦＦ4 …ＦＦ8 …の
データがラッチ回路３の記憶素子ＬＡ1 …ＬＡ4 …に記
憶される。尚、ラッチ回路３の各記憶素子ＬＡi には２
つのＡＮＤゲートの出力が供給されているが、この２つ
の出力は、適宜な回路によって論理ＯＲの処理がされ、
ラッチ回路３の各記憶素子ＬＡiに記憶される。
【００１５】以下、図１に示すサーマルプリントヘッド
の動作を説明する。図示しない制御回路は、２ｎビット
の直列データを端子ＤＩに供給すると共に、端子ＣＬＫ
にクロックパルスを供給する。すると、シフトレジスタ
５は、このクロックパルスに同期して、直列データを時
間順次に取り込み、これを２ｎビットの並列データとし
て記憶する。
の動作を説明する。図示しない制御回路は、２ｎビット
の直列データを端子ＤＩに供給すると共に、端子ＣＬＫ
にクロックパルスを供給する。すると、シフトレジスタ
５は、このクロックパルスに同期して、直列データを時
間順次に取り込み、これを２ｎビットの並列データとし
て記憶する。
【００１６】次に、制御回路は、端子ＡにＨレベル、端
子ＢにＬレベルの切換信号を供給して、シフトレジスタ
５の奇数番目の記憶素子ＦＦ1 ，ＦＦ3 …ＦＦ7 …のｎ
ビットデータをラッチ回路３に記憶させる。そして、端
子ＳＴＢにストローブ信号を供給して、ラッチ回路３の
ｎビットデータを発熱抵抗体１……１に出力させて印字
動作を行う。
子ＢにＬレベルの切換信号を供給して、シフトレジスタ
５の奇数番目の記憶素子ＦＦ1 ，ＦＦ3 …ＦＦ7 …のｎ
ビットデータをラッチ回路３に記憶させる。そして、端
子ＳＴＢにストローブ信号を供給して、ラッチ回路３の
ｎビットデータを発熱抵抗体１……１に出力させて印字
動作を行う。
【００１７】以上の処理によって、例えば、記録紙１行
分の印字処理の半分が１ドット飛びに完了したことにな
る。そこで制御装置は、発熱抵抗体１……１と記録紙と
の位置関係を印字ドット１個分だけずらせて、残りのｎ
ビットデータの印字処理を開始する。すなわち、端子Ａ
にＬレベル、端子ＢにＨレベルの切換信号を供給して、
シフトレジスタ５の偶数番目の記憶素子ＦＦ2 ，ＦＦ4
…ＦＦ8 …のデータを、ラッチ回路３の記憶素子ＬＡ1
…ＬＡ4 …に記憶させる。その後、端子ＳＴＢにストロ
ーブ信号を供給して、シフトレジスタ５の偶数番目の記
憶素子に記憶されていたビットデータについての印字処
理を行う。
分の印字処理の半分が１ドット飛びに完了したことにな
る。そこで制御装置は、発熱抵抗体１……１と記録紙と
の位置関係を印字ドット１個分だけずらせて、残りのｎ
ビットデータの印字処理を開始する。すなわち、端子Ａ
にＬレベル、端子ＢにＨレベルの切換信号を供給して、
シフトレジスタ５の偶数番目の記憶素子ＦＦ2 ，ＦＦ4
…ＦＦ8 …のデータを、ラッチ回路３の記憶素子ＬＡ1
…ＬＡ4 …に記憶させる。その後、端子ＳＴＢにストロ
ーブ信号を供給して、シフトレジスタ５の偶数番目の記
憶素子に記憶されていたビットデータについての印字処
理を行う。
【００１８】この処理によって、２ｎビット分の全ドッ
トデータについて、例えば１行分の印字処理が完了する
ので、制御回路は、次に、発熱抵抗体と記録紙との位置
関係を最初の状態に戻して、次の行についての２ｎビッ
トデータを、前回の場合と同様にしてシフトレジスタ５
に記憶させる。以上のように、この実施例では、発熱抵
抗体を機械的に発熱抵抗体の列方向に移動させている
が、具体的にはカム等を利用して例えば０．１２５ｍｍ
程度の往復運動をさせればよい。もっとも、この方法に
限定される必要はなく、例えば、発熱抵抗体を２ｎ個設
けておき、２ｎ個の発熱抵抗体とｎ個のＡＮＤゲート２
との接続を、スイッチ回路で切り換えるようにしてもよ
い。
トデータについて、例えば１行分の印字処理が完了する
ので、制御回路は、次に、発熱抵抗体と記録紙との位置
関係を最初の状態に戻して、次の行についての２ｎビッ
トデータを、前回の場合と同様にしてシフトレジスタ５
に記憶させる。以上のように、この実施例では、発熱抵
抗体を機械的に発熱抵抗体の列方向に移動させている
が、具体的にはカム等を利用して例えば０．１２５ｍｍ
程度の往復運動をさせればよい。もっとも、この方法に
限定される必要はなく、例えば、発熱抵抗体を２ｎ個設
けておき、２ｎ個の発熱抵抗体とｎ個のＡＮＤゲート２
との接続を、スイッチ回路で切り換えるようにしてもよ
い。
【００１９】また、以上の説明では端子Ａと端子Ｂに独
立の切換信号を供給する旨説明したが、これに限定され
る必要はなく、例えば端子Ａの信号を論理否定した信号
を端子Ｂに加えたのでもよい。更にまた、データを奇数
と偶数に分ける方法として、カウンタ等を用意して、デ
ータ転送と同時に分類してゆく方法もある。図２は、そ
の一例を図示したものであり、Ｔ型フリップフロップ６
によってクロックパルスＣＰを２分周して、その出力信
号Ｑ，Ｑバーによって入力データＤＩ’を奇数番目のデ
ータと偶数番目のデータに分ける場合を示している。但
し、この場合には数回にわたって同じデータを転送する
必要がある。尚、Ａ，Ａバーは、データ切換端子であ
る。
立の切換信号を供給する旨説明したが、これに限定され
る必要はなく、例えば端子Ａの信号を論理否定した信号
を端子Ｂに加えたのでもよい。更にまた、データを奇数
と偶数に分ける方法として、カウンタ等を用意して、デ
ータ転送と同時に分類してゆく方法もある。図２は、そ
の一例を図示したものであり、Ｔ型フリップフロップ６
によってクロックパルスＣＰを２分周して、その出力信
号Ｑ，Ｑバーによって入力データＤＩ’を奇数番目のデ
ータと偶数番目のデータに分ける場合を示している。但
し、この場合には数回にわたって同じデータを転送する
必要がある。尚、Ａ，Ａバーは、データ切換端子であ
る。
【００２０】
【発明の効果】以上説明したように、この発明に係るド
ットデータ用駆動回路は、２ｎビット容量のシフトレジ
スタと、ｎビット容量のラッチ回路と、ｎ個の駆動素子
と、２ｎビットのデータを２分して出力する選択回路と
を備えており、駆動素子が従来装置の場合の半分となる
ので、この駆動素子が占有する面積を小さく抑えること
ができ、コストの低減化を実現することができる。
ットデータ用駆動回路は、２ｎビット容量のシフトレジ
スタと、ｎビット容量のラッチ回路と、ｎ個の駆動素子
と、２ｎビットのデータを２分して出力する選択回路と
を備えており、駆動素子が従来装置の場合の半分となる
ので、この駆動素子が占有する面積を小さく抑えること
ができ、コストの低減化を実現することができる。
【００２１】また、駆動素子数が同じである従来装置と
比べた場合には、例えばｎビットのドットデータを印字
する毎に、１ドット分だけ記録紙をずらすことによっ
て、より精密な印字処理を行うことができる。
比べた場合には、例えばｎビットのドットデータを印字
する毎に、１ドット分だけ記録紙をずらすことによっ
て、より精密な印字処理を行うことができる。
【図１】この発明の一実施例であるドットデータ用駆動
回路の回路図を図示したものである。
回路の回路図を図示したものである。
【図２】図１の回路の一部を変形した回路図を図示した
ものである。
ものである。
【図３】従来のドットデータ用駆動回路の回路図を図示
したものである。
したものである。
１ 発熱抵抗体 ２ 駆動素子（出力回路） ３ ラッチ回路 ４ 選択回路 ５ シフトレジスタ（記憶回路９）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｂ４１Ｊ 2/45 2/455 9110−2Ｃ Ｂ４１Ｊ 3/21 Ｌ
Claims (1)
- 【請求項１】外部回路より２ｎビット分のドットデータ
を受けてこれを記憶する記憶回路と、 この記憶回路の記憶データを受けてｎビット毎のデータ
群に２分し、２分された各ｎビットのデータ群のうち、
切換信号のレベルに対応した方のデータ群のみを出力す
る選択回路と、 この選択回路の出力データを受け、これを一時保存する
ラッチ回路と、 このラッチ回路の保存データを受け、これをストローブ
信号に同期して出力する出力回路とを備えることを特徴
とするドットデータ用駆動回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14393192A JP3148359B2 (ja) | 1992-06-04 | 1992-06-04 | ドットデータ用駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14393192A JP3148359B2 (ja) | 1992-06-04 | 1992-06-04 | ドットデータ用駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05330144A true JPH05330144A (ja) | 1993-12-14 |
| JP3148359B2 JP3148359B2 (ja) | 2001-03-19 |
Family
ID=15350413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14393192A Expired - Fee Related JP3148359B2 (ja) | 1992-06-04 | 1992-06-04 | ドットデータ用駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3148359B2 (ja) |
-
1992
- 1992-06-04 JP JP14393192A patent/JP3148359B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3148359B2 (ja) | 2001-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0774358A1 (en) | Thermal Printer | |
| US4543644A (en) | Control circuit for matrix-driven recording | |
| EP0138493B1 (en) | Printer | |
| JPH0630887B2 (ja) | サーマルプリンタ | |
| JPH05330144A (ja) | ドットデータ用駆動回路 | |
| JP3357811B2 (ja) | 駆動用ｉｃ及び光プリントヘッド | |
| JP2001088345A (ja) | 光プリントヘッド | |
| JPS58215376A (ja) | 感熱記録装置 | |
| JP2589858B2 (ja) | サーマルヘッドの発熱体制御方法 | |
| JP2932606B2 (ja) | 印字装置 | |
| JP3179962B2 (ja) | Ｌｅｄアレイの駆動制御回路 | |
| JP3237133B2 (ja) | サーマルプリンタ | |
| JPH058429A (ja) | サーマルヘツド駆動回路装置および印字装置 | |
| JP3062314B2 (ja) | 印字素子駆動回路装置及び印字装置 | |
| JPS6028180B2 (ja) | 記録ヘツド | |
| JP3207259B2 (ja) | サーマルプリントヘッド | |
| JP2772170B2 (ja) | サーマルヘッド駆動回路及び印字装置 | |
| JP2537394B2 (ja) | シリアル・ドット・プリンタの印字制御方式 | |
| JP2760303B2 (ja) | サーマルヘッド駆動装置 | |
| JP2563014B2 (ja) | サーマルヘッド | |
| JPH0615877A (ja) | 印字ヘッド制御装置 | |
| JPS6231893A (ja) | 発光素子及び光量制御素子の駆動回路 | |
| JPH04298362A (ja) | プリンタの印字制御回路 | |
| JPH08300711A (ja) | ラインヘッドへの多階調データ入力方法 | |
| JPH0834138A (ja) | プリントヘッド駆動回路及びプリントヘッド |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |