JP2932606B2 - 印字装置 - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、ドットマトリックスタイプの印字装置に係
り、詳しくは基本ドットパターンにおける連続したドッ
トの一部を間引きしたうえ、残りのドットそれぞれを適
切な印字タイミングで印字することにより、印字品質の
劣化を極力少なくした状態で印字ヘッドの応答周波数よ
りも早い速度で印字可能な印字装置に関する。

（従来の技術） 従来、ドットマトリックスタイプの印字装置では、印
字ヘッドの応答周波数により連続ドットの印字速度が決
まるため、印字装置としての印字速度は連続ドットの印
字速度で決定されていた。そのため、印字装置としての
印字速度を上げる場合には、印字用ドットパターンにお
ける横方向の連続したドットを間引くことにより基本印
字速度の1.5倍、あるいは２倍等の速度で印字するとい
うことが一般的に行われていた。

（発明が解決しようとする課題） しかしながら、上記のように横方向の連続したドット
を単純に間引くことによって印字速度を上げる場合、印
字用ドットパターンを構成する多くのドットが減ってし
まうため、印字品質が大きく低下してしまうという問題
があった。

そこで本発明では、基本ドットパターン中の横方向の
連続ドットのうち３番目毎のドットを間引いたうえ、そ
のドットパターンにより印字する際に、連続ドットの印
字タイミングを基本印字タイミングより適正にずらして
印字することにより、印字品質を大きく劣化させること
なく、印字速度を上げることを解決すべき技術的課題と
するものである。

（課題を解決するための手段） 上記課題解決のための技術的手段は、印字ヘットと、
その印字ヘットを印字媒体に対して相対的に行方向に移
動させる移動手段と、前記印字ヘッドを駆動する駆動手
段と、予め定められた基本ドットパターンが格納された
記憶手段と、外部からの入力データに対応する基本ドッ
トパターンを前記記憶手段から読出し、その基本ドット
パターンから印字用のドットパターンを作成したあと、
その印字用のドットパターンに応じて前記移動手段及び
駆動手段を制御することにより前記印字媒体に印字する
印字制御手段とを備えた印字装置を、前記基本ドットパ
ターンを１ドット行毎に検索して横方向に連続したドッ
トがあった場合に、その連続したドットの３番目毎のド
ットを間引いた印字用ドットパターンを作成するドット
パターン変更手段と、基本印字タイミングとしての第１
の印字タイミングと、その第１の印字タイミングの周期
より半周期ずらした周期を持つ第２の印字タイミングと
を発生させる印字タイミング発生手段と、前記ドットパ
ターン変更手段により作成された印字用ドットパターン
を印字する際に、連続したドットの一方のドットを本来
印字するはずである第１の印字タイミングから半周期ず
れた第２の印字タイミングで印字する印字タイミング選
択手段とを備えた構成にすることである。

（作用） 上記構成の印字装置によれば、ドットパターン変更手
段は外部からの入力データに対応する基本ドットパター
ンを１ドット行毎に検索して横方向に連続したドットが
あった場合に、その連続したドットの３番目毎のドット
を間引いたドットパターンを作成する。そして印字タイ
ミング選択手段は上記ドットパターンを印字する際に、
連続したドットの一方のドットを本来印字するはずであ
る第１の印字タイミングから半周期ずれた第２の印字タ
イミングで印字させることにより均一的なドット印字を
実現し、印字品質の大きな低下を防止する。

（実施例） 次に、本発明の実施例を図面を参照しながら説明す
る。

第１図は本発明の印字装置の電気的構成を示したブロ
ック図である。

印字装置１は、シリアルインパクトドットマトリック
ス方式であって、印字機構部３と電子制御部５とを主要
部として構成されている。

印字機構部３には、図示していないキャリッジに搭載
された印字ヘッド７と、キャリッジを駆動するステッピ
ングモータ（以下、CRモータという）９と、図示してい
ないプラテンを駆動するステッピングモータ（以下、LF
モータという）11とが備えられている。尚、印字機構部
３の機械的構成は周知であるので、詳細は省略する。

印字ヘッド７は、図示していない複数のドットワイヤ
と、各ドットワイヤを印字方向に駆動する複数のソレノ
イド13とを備え、各ソレノイド13は電子制御部５内の印
字ヘッド駆動回路42によって通電制御される。

電子制御部５は、CPU32、ROM34、RAM36、フォントROM
38及び入出力回路40を主として構成されており、上記そ
れぞれは相互にコモンバス30により接続されている。そ
して入出力回路40には、印字ヘッド制御回路42、CRモー
タ駆動回路44、LFモータ駆動回路46、及び後述する間引
き回路50が接続されている。

更に、電子制御部５には、コモンバス30の中のデータ
バス30a及び図示していない制御線に接続された間引き
回路50と、アドレスバス30b及び図示していない制御線
に接続されるとともに間引き回路50を介してデータバス
30cに接続されたイメージバッファ52とが備えられてい
る。

フォントROM38には、各種の文字、図形に対応した基
本ドットパターンが格納されている。例えば、基本ドッ
トパターンが「24×24」のマトリックスの場合には、３
バイトで１カラム分のデータが24ライン分で１文字（図
形）のドットパターンデータを構成してフォントROM38
内の所定領域に格納されている。

印字ヘッド制御回路42は、印字ヘッド駆動制御回路54
と、通電回路56とを備え、通電回路56には各ソレノイド
13に駆動電流を通電するパワートランジスタ56aとその
ベース端子に接続されたノアゲート56bとから成ってい
る。印字ヘッド駆動制御回路54は、入出力回路40からの
タイミング信号Stiに基づき、CRモータ９の回動に同期
した印字ヘッド７の印字方向への移動ステップ毎に、イ
メージバッファ52から後述の印字用ドットパターンデー
タを読出し、その印字用ドットパターンデータに応じて
ノアゲート56bへドット記録信号Sd（論理Ｌ）を出力す
る。

通電回路56は、入出力回路40からノアゲート56bの一
方の入力端子T1に入力される通電指令信号EN（論理Ｌ）
とイメージバッファ52から他方の入力端子T2に入力され
るドット記録信号Sd（論理Ｌ）とに基づいて、印字ヘッ
ド７の印字方向への移動ステップ毎にソレノイド13を選
択的に所定時間通電してドットを印字し、この移動ステ
ップに伴う通電を所定回数行うことによって所定サイズ
のドットマトリクスに文字や図形を印字する。CRモータ
駆動回路44は、入出力回路40から出力されるパルス信号
Spcに同期して所定のシーケンスで、CRモータ９の各相
への通電をする。また、LFモータ駆動回路46も、入出力
回路40から出力されるパルス信号Sp1に基づいてLFモー
タ11を駆動する。

次に、前記間引き回路50について第２図を参照しなが
ら説明する。

第２図に示した間引き回路50は、フォントROM38から
読み出されたドットパターンデータにおいて横方向に連
続したドットがある場合に、第３番目毎のドットを間引
くための回路である。

第２図に示すように、間引き回路50は、周知のシフト
レジスタ70、Ｄ型フリップフロップ71、及び論理素子7
2,73で構成された回路ユニット50a〜50hが、データバス
30aの数（例えば８個）と同じ数だけ設けられたゲート
アレイである。各回路ユニット50a〜50hではデータ（Do
〜D7）が入力されたときに、入力データが３個連続して
ドット印字データが入力された場合に、３個目のドット
印字データを間引いた印字用ドットデータをアンドゲー
ト72からイメージバッファ52に出力するものである。

次に、前記印字ヘッド駆動制御回路54における印字制
御回路を、第３図を参照して説明する。

この印字制御回路は、前記ノアゲート56bそれぞれに
論理Ｌの駆動パルス信号（前記ドット記録信号Sd）を出
力するようにノアゲート56bと同じ数の回路が設けられ
ている。

第３図に示すように印字制御回路は、前記イメージバ
ッファ52から読み出された印字用ドットパターンデータ
を入力し、前記CPU32からのプリントクロック信号（PRC
LK）に同期して上記印字用ドットパターンデータを記憶
するとともにシフトするシフトレジスタ81と、そのシフ
トレジスタ81に接続されたアンドゲート82,83,84,及び
ノットゲート85と、アンドゲート82及び84の出力端子に
接続されるとともに、前記CPU32からの方向信号を入力
するセレクター回路86と、セレクター回路86に接続され
た駆動パルス発生回路87と、前記アンドゲート83の出力
端子に接続された駆動パルス発生回路88と、駆動パルス
発生回路87,88それぞれの出力端子に接続されたアンド
ゲート89とを用いて構成されている。

上記セレクター回路86は、CPU32からの方向信号が論
理Ｈで、前記CRモータ９が正回転され、キャリッジが左
から右方向に移動するときにアンドゲート82からの信号
を選択する一方、CPU32からの方向信号が論理Ｌである
場合には、アンドゲート84からの信号を選択するように
構成されている。

前記駆動パルス発生回路87は、CPU32から、基本印字
タイミング（例えば1/180インチピッチで、特許請求の
範囲に記載した第１の印字タイミングに相当する）で印
字するときの印字タイミング信号Ａが出力されたとき、
アンドゲート82からの信号、あるいはアンドゲート84か
らの信号に基づいて前記ソレノイド13を駆動するための
論理Ｌのパルス信号を出力する。一方、駆動パルス発生
回路88は、CPU32から、基本印字タイミングと半周期ず
れた印字タイミング（特許請求の範囲に記載した第２の
印字タイミングに相当する）で印字するときの印字タイ
ミング信号Ｂが出力されたとき、アンドゲート83からの
信号に基づいて前記ソレノイド13を駆動するための論理
Ｌのパルス信号を出力する。

駆動パルス発生回路87、88の出力端子に接続されたア
ンドゲート89は、駆動パルス発生回路87、88のどちらか
一方から論理Ｌの前記パルス信号が出力されると、その
信号を入力して論理Ｌの駆動パルス信号を出力する。そ
して、アンドゲート89から出力された信号（ドット記録
信号Sd）は第１図に示した前記ノアゲート55bの入力端
子に印加される。

第４図、及び第５図は第３図に示した印字制御回路の
タイミングチャートを示したものである。

第４図は、キャリッジを左から右の方向（正方向）に
移動させる過程でドットを印字するときのタイミングチ
ャートを示したものである。また、第５図は、キャリッ
ジを右から左の方向（逆方向）に移動させる過程でドッ
トを印字するときのタイミングチャートを示したもので
ある。

第４図において、前記イメージバッファ52からシフト
レジスタ81に対して、印字用ドットパターンデータ（以
下、印字データという）D1、D2が連続した状態で入力さ
れたあと非印字データが入力され、そのあと、印字デー
タD3、D4が連続した状態で入力されたとき、シフトレジ
スタ81はCPU32からのプリントクロック信号PRCLKに同期
して印字データD1、D2を記憶し、更に印字データD3、D4
を記憶するとともに、プリントクロック信号PRCLKを入
力するに伴ってシフトし、シフト１端子、シフト２端
子、シフト３端子から出力する信号が図に示すように順
次シフトされる。また、この場合は前記方向信号が論理
Ｈであり、セレクター回路86は、前記アンドゲート82の
出力信号を駆動パルス発生回路87に入力するように回路
を選択し、アンドゲート82からの論理信号を駆動パルス
発生回路87に印加するように接続する。一方、駆動パル
ス発生回路88に対してはアンドゲート83からの論理信号
が入力される。尚、方向信号が論理Ｈである場合、即ち
キャリッジの移動方向が正方向である場合に、アンドゲ
ート84の出力信号はセレクター回路86により遮断され
る。

CPU32から出力される印字タイミング信号Ａ、及び印
字タイミング信号Ｂは第４図に示すように論理Ｌのパル
ス信号であり、キャリッジの移動方向が正方向である場
合には、駆動パルス発生回路87は印字タイミング信号Ａ
の立ち下がりに同期してゲート89に前記アンドゲート82
の出力信号を伝送する。また駆動パルス発生回路88は印
字タイミング信号Ｂの立ち下がりに同期してアンドゲー
ト89に前記アンドゲート83の出力信号を伝送する。そし
て、駆動パルス発生回路87、88の一方、もしくは両方か
ら論理Ｌの信号が出力されたとき、アンドゲート89は論
理Ｌの駆動パルス信号（ドット記録信号Sd）を前記ノア
ゲート56bに出力するものである。

第５図はキャリッジの移動方向が逆方向である場合の
印字制御回路のタイミングチャートを示したものであ
る。

前記イメージバッファ52からシフトレジスタ81に対し
て、印字データD4、D3が連続した状態で入力されたあと
非印字データが入力され、そのあと、印字データD2、Dl
が連続した状態で入力されたとき、シフトレジスタ81は
CPU32からのプリントクロック信号PRCLKに同期して印字
データD4、D3を記憶し、更に印字データD2、Dlを記憶す
るとともに、プリントクロック信号PRCLKを入力するに
伴ってシフトし、シフト１端子、シフト２端子、シフト
３端子から出力する信号が図に示すように順次シフトさ
れる。

また、キャリッジの移動方向が逆方向である場合は前
記方向信号が論理Ｌであり、セレクター回路86は、前記
アンドゲート84の出力信号を駆動パルス発生回路87に入
力するように回路を選択し、アンドゲート84からの論理
信号を駆動パルス発生回路87に印加するように接続す
る。一方、駆動パルス発生回路88に対してはアンドゲー
ト83からの論理信号が入力される。

駆動パルス発生回路87は印字タイミング信号Ａの立ち
下がりに同期してゲート89に前記アンドゲート84の出力
信号を伝送する。また駆動パルス発生回路88は印字タイ
ミング信号Ｂの立ち下がりに同期してゲート89に前記ア
ンドゲート83の出力信号を伝送する。そして、駆動パル
ス発生回路87、88の一方、もしくは両方から論理Ｌの信
号が出力されたとき、ゲート89は論理Ｌの駆動パルスを
前記ノアゲート56bに出力するものである。

第６図はキャリッジの移動方向が正方向のときに、フ
ォントROM38から読み出されたドットパターンデータに
おいて横方向に連続したドットがある場合に、第３番目
毎のドットが前記間引き回路50により間引かれたあと、
イメージバッファ52に記憶された印字ドットデータを第
３図に示した印字制御回路を通すことにより、印字タイ
ミングＡ、印字タイミングＢで適切にドット印字するこ
とを示した作用説明図である。

第６図左図面はフォントROM38から読み出されたドッ
トパターンから前記間引き回路50により黒丸部のドット
が間引かれたドットパターンを示し、白丸は印字される
ドットを示したものである。また、右図面は印字される
ドット間隔が均一状になるように連続ドットの先行ドッ
トは印字タイミングＡに同期して印字させ、後続のドッ
トは印字タイミングＢに同期して印字することを示した
ものである。このような制御をすることにより、基本印
字タイミングで連続印字するときの印字速度より速い速
度で印字することができる 尚、キャリッジの移動方向が逆方向のとき、連続ドッ
トの先行ドットは一つ前の印字タイミングＢに同期して
印字させ、後続のドットは印字タイミングＡに同期して
印字させるため、双方向印字の際にも印字タイミングＡ
で印字するドットと、印字タイミングＢで印字するドッ
トが位置的に変わることはない。

（発明の効果） 以上のように本発明によれば、外部からの入力データ
に対応する基本ドットパターンを１ドット行毎に検索し
て横方向に連続したドットがあった場合に、その連続し
たドットの３番目毎のドットを間引いたあと、連続した
ドットの一方のドットを本来印字するはずである第１の
印字タイミングから半周期ずれた第２の印字タイミング
で印字するようにしたため、印字品質を落とすことな
く、基本印字タイミングで連続印字するときの印字速度
より速い速度で印字することができるという効果があ
る。

【図面の簡単な説明】

第１図は本発明の一実施例の全体的な構成を示したブロ
ック図、第２図は間引き回路の回路図、第３図は印字制
御回路の回路図、第４図及び第５図は印字制御回路のタ
イミングチャート図、第６図は印字ドットパターン変換
説明図である。 1:印字装置、3:印字機構部、5:電子制御部、7:印字ヘッ
ド、32:CPU、38:フォントROM、50:間引き回路、52:イメ
ージバッファ、54:印字ヘッド駆動制御回路

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】印字ヘッドと、その印字ヘッドを印字媒体
   に対して相対的に行方向に移動させる移動手段と、前記
   印字ヘッドを駆動する駆動手段と、予め定められた基本
   ドットパターンが格納された記憶手段と、外部からの入
   力データに対応する基本ドットパターンを前記記憶手段
   から読出し、その基本ドットパターンから印字用のドッ
   トパターンを作成したあと、その印字用のドットパター
   ンに応じて前記移動手段及び駆動手段を制御することに
   より前記印字媒体に印字する印字制御手段とを備えた印
   字装置において、 前記基本ドットパターンを１ドット行毎に検索して横方
   向に連続したドットがあった場合に、その連続したドッ
   トの３番目毎のドットを間引いた印字用ドットパターン
   を作成するドットパターン変更手段と、 基本印字タイミングとしての第１の印字タイミングと、
   その第１の印字タイミングの周期より半周期ずらした周
   期を持つ第２の印字タイミングとを発生させる印字タイ
   ミング発生手段と、 前記ドットパターン変更手段により作成された印字用ド
   ットパターンを印字する際に、連続したドットの一方の
   ドットを本来印字するはずである第１の印字タイミング
   から半周期ずれた第２の印字タイミングで印字する印字
   タイミング選択手段とを備えたことを特徴とする印字装
   置。