JPH05316251A - Isdn network subordinate clock generating device - Google Patents

Isdn network subordinate clock generating device

Info

Publication number
JPH05316251A
JPH05316251A JP4117284A JP11728492A JPH05316251A JP H05316251 A JPH05316251 A JP H05316251A JP 4117284 A JP4117284 A JP 4117284A JP 11728492 A JP11728492 A JP 11728492A JP H05316251 A JPH05316251 A JP H05316251A
Authority
JP
Japan
Prior art keywords
frame pulse
isdn
interface
interface control
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4117284A
Other languages
Japanese (ja)
Inventor
Ayanori Yoshitani
文徳 吉谷
Noriya Murakami
憲也 村上
Masaaki Suzuki
正章 鈴木
Naohito Kataoka
尚人 片岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
N T T DATA TSUSHIN KK
NTT Data Corp
NEC Corp
Original Assignee
N T T DATA TSUSHIN KK
NEC Corp
NTT Data Communications Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by N T T DATA TSUSHIN KK, NEC Corp, NTT Data Communications Systems Corp filed Critical N T T DATA TSUSHIN KK
Priority to JP4117284A priority Critical patent/JPH05316251A/en
Publication of JPH05316251A publication Critical patent/JPH05316251A/en
Pending legal-status Critical Current

Links

Landscapes

  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

PURPOSE:To flexibly connect a given ISDN line to one unit at the user's side without deteriorating various service functions such as data communication and without increasing the cost of hardware. CONSTITUTION:The device extracts clock components from reception signals from basic interfaces 4a-4n and primary group speed interfaces 5a-5n in ISDN lines 2a-2n and 3a-3n, and prepares frame pulses in ISDN lines 6a-6n and 7a-7n. Among the prepared frame pulses, the frame pulse corresponding to the normal ISDN line is selected by a selector 8, and a section 9 generates the network subordinate clocks synchronized with the frame pulse.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、ISDN(Integ
rated Services Digital Ne
twork:サービス統合ディジタル通信網)回線に、
種々のデータ処理装置を接続する加入者線インタフェー
ス制御装置のISDN網従属クロック生成装置に係り、
特に契約者側の複数の装置と複数の基本インタフェース
及び一次群速度インタフェースとを任意に組み合わせて
接続したシステム構成におけるISDN網従属クロック
生成装置に関するものである。
The present invention relates to ISDN (Integral)
rated Services Digital Ne
network: service integrated digital communication network)
The present invention relates to an ISDN network dependent clock generation device of a subscriber line interface control device for connecting various data processing devices,
In particular, the present invention relates to an ISDN network dependent clock generation device in a system configuration in which a plurality of devices on the contractor side, a plurality of basic interfaces and a primary group speed interface are arbitrarily combined and connected.

【0002】[0002]

【従来の技術】周知のようにISDN回線を利用してデ
ータ転送を行う場合は、ISDN回線の受信信号からビ
ット、オクテット並びにフレームのクロック成分を抽出
し、その抽出したクロック成分のタイミングにデータ転
送タイミングを同期させる必要がある。
2. Description of the Related Art As is well known, when data is transferred using an ISDN line, clock components of bits, octets and frames are extracted from a received signal of the ISDN line and data is transferred at the timing of the extracted clock component. Timing needs to be synchronized.

【0003】このようなISDN回線にデータ処理装置
を接続する構成として、単一のISDN回線と単一のデ
ータ処理装置とを1対1で接続する構成、あるいは複数
のISDN回線と複数のデータ処理装置とをそれぞれ1
対1に対応させて接続する構成があるが、いずれにおい
てもISDN回線とデータ処理装置とが1対1に接続さ
れているため、クロック成分は各回線毎に抽出すれば良
い。
As a structure for connecting a data processing device to such an ISDN line, a structure in which a single ISDN line and a single data processing device are connected one-to-one, or a plurality of ISDN lines and a plurality of data processes 1 for each device
Although there is a configuration in which they are connected in a one-to-one correspondence, in each case, the ISDN line and the data processing device are connected in a one-to-one manner, so the clock component may be extracted for each line.

【0004】ところで、複数のISDN回線と複数のデ
ータ処理装置とを設けた構成において、任意のISDN
回線に任意のデータ処理装置を切り替え接続して使用す
ることができれば、多様のサービスを提供することが可
能になる。
By the way, in a structure provided with a plurality of ISDN lines and a plurality of data processing devices, an arbitrary ISDN line is provided.
If it is possible to switch and connect an arbitrary data processing device to the line, it becomes possible to provide various services.

【0005】そこで、回線を制御する機能と各データ処
理装置を制御する機能とを分離した端末の構成が考えら
れている。すなわち、複数のISDN回線のうち特定の
1つのISDN回線の受信信号からクロック成分を抽出
し、この抽出したクロック成分を全ての回線に共通の網
従属クロックとして提供する構成である。
Therefore, a configuration of a terminal in which the function of controlling the line and the function of controlling each data processing device are separated has been considered. That is, the clock component is extracted from the reception signal of a specific one ISDN line among a plurality of ISDN lines, and the extracted clock component is provided to all the lines as a common network dependent clock.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、複数の
ISDN回線のうち特定の1つのISDN回線の受信信
号からクロック成分を抽出する構成にあっては、網従属
クロックを生成している特定のISDN回線インタフェ
ースが故障になると、全てのISDN回線を使用するこ
とができなくなり、データ通信などの各種サービスが全
く提供できなくなるといった問題がある。
However, in the configuration in which the clock component is extracted from the received signal of one specific ISDN line among the plurality of ISDN lines, the specific ISDN line that generates the network dependent clock is generated. If the interface fails, all ISDN lines cannot be used, and various services such as data communication cannot be provided at all.

【0007】また、ISDN回線のインタフェースに
は、基本インタフェースと一次群速度インタフェースが
存在するが、これらのインタフェースが混在して使用さ
れている場合、各インタフェースの種類別に網従属クロ
ックを生成すると、構成が複雑になってハードウェアの
コストが嵩むという問題がある。
Further, there are a basic interface and a primary group speed interface in the interface of the ISDN line. When these interfaces are used in a mixed manner, a network dependent clock is generated for each type of interface, which is a configuration. However, there is a problem in that the hardware becomes complicated and the cost of hardware increases.

【0008】本発明の目的は、データ通信などの各種サ
ービス機能を低下させることなく、またハードウェアの
コストを増加させることなく、ユーザ側の1つの装置に
任意のISDN回線を柔軟に接続して使用することがで
きるISDN網従属クロック生成装置を提供することで
ある。
An object of the present invention is to flexibly connect an arbitrary ISDN line to one device on the user side without degrading various service functions such as data communication and without increasing hardware cost. An ISDN network dependent clock generator that can be used.

【0009】[0009]

【課題を解決するための手段】本発明は上記目的を達成
するために、ISDN回線の基本インタフェースの受信
信号からクロック成分を抽出しフレームパルスを作成す
る基本インタフェース制御部と、一次群速度インタフェ
ースの受信信号からクロック成分を抽出しフレームパル
スを作成する一次群速度インタフェース制御部と、作成
されたフレームパルスのうち正常なISDN回線に対応
する基本インタフェース制御部および一次群速度インタ
フェース制御部で作成された特定のフレームパルスを選
択するフレームパルス選択回路と、選択されたフレーム
パルスに同期した網従属クロックを生成し、前記基本イ
ンタフェース制御部および一次群速度インタフェース制
御部に共通に供給する網従属クロック生成回路とから構
成した。
In order to achieve the above object, the present invention provides a basic interface controller for extracting a clock component from a received signal of a basic interface of an ISDN line to create a frame pulse, and a primary group speed interface. A primary group velocity interface control unit that extracts a clock component from a received signal to create a frame pulse, and a basic interface control unit and a primary group velocity interface control unit that correspond to a normal ISDN line among the created frame pulses. A frame pulse selection circuit for selecting a specific frame pulse, and a network dependent clock generation circuit for generating a network dependent clock synchronized with the selected frame pulse and commonly supplying it to the basic interface controller and the primary group speed interface controller. And consisted of

【0010】[0010]

【作用】上記手段においては、基本インタフェース制御
部および一次群速度インタフェース制御部はそれぞれの
インタフェースから受信された信号からクロック成分を
抽出後、送信用フレームのタイミングを定める8KHz
のフレームパルスを生成する。このうち、正常なISD
N回線に対応する基本インタフェース制御部および一次
群速度インタフェース制御部で作成された特定のフレー
ムパルスがフレームパルス選択回路で選択され、この選
択されたフレームパルスに同期した網従属クロックが網
従属クロック生成回路で生成される。この生成された網
従属クロックは基本インタフェース制御部および一次群
速度インタフェース制御部に共通に供給される。もし、
現在選択されているフレームパルスに対応するISDN
回線において、回線の瞬断、同期外れ等の回線異常が発
生した場合には、別の正常なISDN回線に対応するフ
レームパルスが直ちに選択され、このフレームパルスに
同期した網従属クロックが生成される。
In the above means, the basic interface control section and the primary group velocity interface control section extract the clock component from the signals received from their respective interfaces, and then determine the timing of the transmission frame at 8 KHz.
Generate a frame pulse of. Of these, normal ISD
A specific frame pulse created by the basic interface control unit and the primary group speed interface control unit corresponding to the N line is selected by the frame pulse selection circuit, and the network dependent clock synchronized with this selected frame pulse is generated as the network dependent clock. Generated by the circuit. The generated network dependent clock is commonly supplied to the basic interface control unit and the primary rate interface control unit. if,
ISDN corresponding to the currently selected frame pulse
When a line abnormality such as a momentary disconnection or loss of synchronization occurs in the line, a frame pulse corresponding to another normal ISDN line is immediately selected, and a network dependent clock synchronized with this frame pulse is generated. ..

【0011】従って、基本インタフェース及び一次群速
度インタフェースを同一ユーザが混在利用する場合にお
いても、接続されたインタフェースの種別を意識する必
要がない。また、網従属クロック生成回路の入力位相同
期信号として使用するフレームパルスを、インタフェー
スの種別に関係なく同一回路で制御することが可能とな
り、ハードウェアのコストを低減することができる。
Therefore, even when the same user co-uses the basic interface and the primary group speed interface, it is not necessary to be aware of the type of the connected interface. Further, the frame pulse used as the input phase synchronization signal of the network dependent clock generation circuit can be controlled by the same circuit regardless of the interface type, and the hardware cost can be reduced.

【0012】さらに、ユーザは任意のISDN回線を柔
軟に切り替え接続して使用することができる。
Further, the user can flexibly switch and connect any ISDN line to use.

【0013】[0013]

【実施例】以下、本発明の実施例を図面により詳細に説
明する。
Embodiments of the present invention will now be described in detail with reference to the drawings.

【0014】図1は、複数のISDN回線のS/T点ま
たはT点に接続され、ISDN回線からの受信クロック
に同期した網従属クロックを生成する本発明に係る構成
の一実施例を示す全体ブロック図である。
FIG. 1 is an overall view showing an embodiment of a configuration according to the present invention which is connected to S / T points or T points of a plurality of ISDN lines and generates a network dependent clock synchronized with a reception clock from the ISDN lines. It is a block diagram.

【0015】本実施例の網従属クロック生成装置1は、
ISDN回線2a〜2nの複数の基本インタフェース4
a〜4nの受信信号からクロック成分を抽出し、8KH
zのフレームパルスを作成するn個の基本インタフェー
ス制御部6a〜6n、同じくISDN回線3a〜3nの
n個の一次群速度インタフェース5a〜5nの受信信号
からクロック成分を抽出し、8KHzのフレームパルス
を作成する一次群速度インタフェース制御部7a〜7
n、これらのインタフェース制御部6a〜6nおよび7
a〜7nでそれぞれ作成された8KHzのフレームパル
スのうち正常なISDN回線に対応する基本インタフェ
ース制御部6a〜6nおよび一次群速度インタフェース
制御部7a〜7nで作成された特定のフレームパルスを
選択するフレームパルスセレクタ8、選択されたフレー
ムパルスより網従属クロックを生成し、基本インタフェ
ース制御部6a〜6nおよび一次群速度インタフェース
制御部7a〜7nに対して共通に供給する位相同期発振
機能を持つ網従属クロック生成回路9から構成されてい
る。
The network-dependent clock generator 1 of this embodiment is
A plurality of basic interfaces 4 of ISDN lines 2a to 2n
8KH by extracting the clock component from the received signal of a-4n
A clock component is extracted from the received signals of the n basic interface control units 6a to 6n for creating the z frame pulse, and the n primary group speed interfaces 5a to 5n of the ISDN lines 3a to 3n, and the 8KHz frame pulse is extracted. Primary group velocity interface control units 7a to 7 to be created
n, these interface control units 6a to 6n and 7
A frame for selecting a specific frame pulse created by the basic interface control units 6a to 6n and the primary group velocity interface control units 7a to 7n corresponding to a normal ISDN line among the 8 KHz frame pulses created by a to 7n. The pulse selector 8 generates a network dependent clock from the selected frame pulse and supplies it to the basic interface control units 6a to 6n and the primary group velocity interface control units 7a to 7n in common. It is composed of a generation circuit 9.

【0016】この網従属クロック生成回路9で生成され
る網従属クロックは、システム全体のデータ送受信タイ
ミング用クロックとして利用される。
The network dependent clock generated by the network dependent clock generation circuit 9 is used as a data transmission / reception timing clock for the entire system.

【0017】フレームパルスセレクタ8は図2にその詳
細構成を示しているように、基本インタフェース制御部
6a〜6nおよび一次群速度インタフェース制御部7a
〜7nからそれぞれ出力される障害検出信号を監視し、
回線の瞬断、同期外れ等の回線異常を検出した場合は、
その回線異常となった回線の番号を後述のフレームパル
ス選択回路81に通知するフレームパルス障害検出回路
80と、このフレームパルス障害検出回路80から回線
異常となった回線番号の通知を受けた場合に、その回線
に対応するフレームパルスが網従属クロックの生成に使
用されている時は他の正常回線のフレームパルスに切り
替える制御を行うフレームパルス選択回路81と、この
フレームパルス選択回路81からの指示に応じて、基本
インタフェース制御部6a〜6nおよび一次群速度イン
タフェース制御部7a〜7nでそれぞれ作成されたフレ
ームパルスのうち正常なフレームパルスをフレームパル
ス断及びフレームパルス位相誤差がないように選択して
出力する出力回路82とから構成されている。
The frame pulse selector 8 has basic interface control units 6a to 6n and a primary group velocity interface control unit 7a, as shown in detail in FIG.
Monitor the failure detection signals output from ~ 7n,
If a line abnormality such as momentary disconnection or loss of synchronization is detected,
A frame pulse failure detection circuit 80 for notifying the frame pulse selection circuit 81 of the number of the line in which the line has become abnormal, and when the frame pulse failure detection circuit 80 has received notification of the line number in which the line has become abnormal When the frame pulse corresponding to the line is used for generating the network dependent clock, the frame pulse selection circuit 81 for controlling to switch to the frame pulse of another normal line, and the instruction from the frame pulse selection circuit 81 Accordingly, a normal frame pulse among the frame pulses created by the basic interface control units 6a to 6n and the primary group velocity interface control units 7a to 7n is selected and output so that there is no frame pulse disconnection or frame pulse phase error. And an output circuit 82 for

【0018】ここで、フレームパルス選択回路81は、
図3に示すように、最若番号の回線から順に正常なフレ
ームパルスを選択し、最終項番の回線のフレームパルス
の選択中に回線障害が発生した場合には再度最若番号を
選択するといった回転優先論理動作で特定フレームパル
スを選択するようになっている。この場合、回転優先論
理で選択されるフレームパルスの数は制約されない。ま
た、新たなフレームパルスが選択された後に障害が復旧
しても元のフレームパルスに切り替わらず、継続して現
在選択中のフレームパルスを基に網従属クロックが生成
される。
Here, the frame pulse selection circuit 81 is
As shown in FIG. 3, a normal frame pulse is selected in order from the lowest numbered line, and if a line failure occurs while selecting the frame pulse of the last numbered line, the lowest number is selected again. A specific frame pulse is selected by the rotation priority logic operation. In this case, the number of frame pulses selected by the rotation priority logic is not limited. Further, even if the fault is recovered after a new frame pulse is selected, the original frame pulse is not switched and the network dependent clock is continuously generated based on the currently selected frame pulse.

【0019】以上の構成において、n個の基本インタフ
ェース制御部6a〜6nおよび一次群速度インタフェー
ス5a〜5nは、ISDN回線2a〜2nおよび3a〜
3nの受信信号からクロック成分をそれぞれ抽出し、8
KHzのフレームパルスを作成し、フレームパルスセレ
クタ8に入力している。
In the above configuration, the n basic interface control units 6a to 6n and the primary group speed interfaces 5a to 5n are the ISDN lines 2a to 2n and 3a to.
The clock component is extracted from the 3n received signal,
A KHz frame pulse is created and input to the frame pulse selector 8.

【0020】フレームパルスセレクタ8は、入力された
2n個のフレームパルスのうち正常なISDN回線に対
応する特定のフレームパルスを上記の回転優先論理でフ
レームパルス断及びフレームパルス位相誤差がないよう
に選択して網従属クロック生成回路9に入力する。そこ
で、網従属クロック生成回路9は入力されたフレームパ
ルスより網従属クロックを生成し、基本インタフェース
制御部6a〜6nおよび一次群速度インタフェース制御
部7a〜7nに対し、システム全体のデータ送受信タイ
ミング用クロックとして共通に供給する。
The frame pulse selector 8 selects a specific frame pulse corresponding to a normal ISDN line out of the input 2n frame pulses by the above rotation priority logic so that there is no frame pulse disconnection or frame pulse phase error. And input to the network dependent clock generation circuit 9. Therefore, the network-dependent clock generation circuit 9 generates a network-dependent clock from the input frame pulse, and sends it to the basic interface control units 6a to 6n and the primary group velocity interface control units 7a to 7n as a clock for data transmission / reception timing of the entire system. As common supply.

【0021】これにより、システム全体が単一の網従属
クロックで動作するようになる。
This allows the entire system to operate with a single network dependent clock.

【0022】ここで、フレームパルスセレクタ8が基本
インタフェース制御部6aで作成されたフレームパルス
を選択していた時に、この基本インタフェース制御部6
aに対応するISDN回線2aで回線障害が発生したと
すると、基本インタフェース制御部6aはその障害検出
信号をフレームパルス障害検出回路80に入力する。す
ると、フレームパルス障害検出回路80はその回線異常
となったISDN回線4aの番号をフレームパルス選択
回路81に通知し、他の正常回線のフレームパルスに切
り替えるように通知する。この通知を受けたフレームパ
ルス選択回路81は、フレームパルス障害検出回路80
からの指示に応じて、現在選択しているフレームパルス
に代えて、正常な回線状態のフレームパルスをフレーム
パルス断及びフレームパルス位相誤差がないように選択
して出力する。
Here, when the frame pulse selector 8 is selecting the frame pulse created by the basic interface controller 6a, the basic interface controller 6 is selected.
If a line fault occurs in the ISDN line 2a corresponding to a, the basic interface control unit 6a inputs the fault detection signal to the frame pulse fault detection circuit 80. Then, the frame pulse failure detection circuit 80 notifies the frame pulse selection circuit 81 of the number of the ISDN line 4a in which the line has become abnormal, and notifies the frame pulse selection circuit 81 to switch to the frame pulse of another normal line. Upon receiving this notification, the frame pulse selection circuit 81 receives the frame pulse failure detection circuit 80.
In response to the instruction from, a frame pulse in a normal line state is selected and output in place of the currently selected frame pulse so that there is no frame pulse disconnection or frame pulse phase error.

【0023】これによって、網従属クロック生成回路9
は継続して正常な網従属クロックを生成し出力すること
ができる。この結果、データ通信などの各種サービス機
能を中断することなく提供することができる。
As a result, the network dependent clock generation circuit 9
Can continuously generate and output a normal network dependent clock. As a result, various service functions such as data communication can be provided without interruption.

【0024】また、この実施例においては、基本インタ
フェース4a〜4n及び一次群速度インタフェース5a
〜5nといったインタフェースの種別に関係なく、共通
の周波数のフレームパルスを生成し、その中の特定のも
のを回転優先論理によって選択しているため、基本イン
タフェース及び一次群速度インタフェースを同一ユーザ
が混在利用する場合においても、どのインタフェースの
フレームパルスが選択されたか、すなわち網従属クロッ
ク生成回路9に接続されたインタフェース4a〜4n,
5a〜5nの種別を意識する必要がない。また、網従属
クロック生成回路9の入力位相同期信号として使用する
フレームパルスを、インタフェースの種別に関係なく図
2に示すような同一構成の簡単な回路で制御することが
できるので、ハードウェアのコストを低減することがで
きる。
Also, in this embodiment, the basic interfaces 4a-4n and the primary group velocity interface 5a are used.
-5n frame pulses of a common frequency are generated regardless of the interface type, and a specific one of them is selected by rotation priority logic. In this case, which interface frame pulse has been selected, that is, the interfaces 4a to 4n, which are connected to the network dependent clock generation circuit 9,
It is not necessary to be aware of the types of 5a to 5n. Further, the frame pulse used as the input phase synchronization signal of the network dependent clock generation circuit 9 can be controlled by a simple circuit having the same configuration as shown in FIG. Can be reduced.

【0025】さらに、基本インタフェース4a〜4n及
び一次群速度インタフェース5a〜5nに共通の網従属
クロックを生成しているため、ユーザは任意のISDN
回線を柔軟に切り替え接続して使用することができる。
Further, since the network dependent clock common to the basic interfaces 4a to 4n and the primary group speed interfaces 5a to 5n is generated, the user can select any ISDN.
Lines can be flexibly switched and connected.

【0026】なお、この実施例においては、2n個のフ
レームパルスを1つのフレームパルスセレクタ8で選択
しているが、図4に示すように、フレームパルスセレク
タ8を階層的に接続し、最終階層のフレームパルスセレ
クタ8で選択されたフレームパルスを網従属クロック生
成回路9に入力するように構成することも容易である。
In this embodiment, 2n frame pulses are selected by one frame pulse selector 8. However, as shown in FIG. 4, the frame pulse selectors 8 are hierarchically connected and the final layer is selected. The frame pulse selected by the frame pulse selector 8 can be easily input to the network dependent clock generation circuit 9.

【0027】このような構成にすれば、基本インタフェ
ースと一次群速度インタフェースとに分け、それぞれで
フレームパルスを選択し、選択されたフレームパルスを
さらに選択して使用するといった構成が可能になり、さ
らにISDN回線の増設に際しての変更が容易になると
いう利点がある。
With such a configuration, it is possible to divide the basic interface and the primary group velocity interface, select a frame pulse for each, and further select and use the selected frame pulse. This has the advantage that changes can be easily made when adding ISDN lines.

【0028】以上、本発明を実施例にもとづき具体的に
説明したが、本発明は、前記実施例に限定されるもので
はなく、その要旨を逸脱しない範囲において種々変更可
能であることは言うまでもない。
Although the present invention has been specifically described based on the embodiments, the present invention is not limited to the above embodiments, and it goes without saying that various modifications can be made without departing from the scope of the invention. ..

【0029】[0029]

【発明の効果】以上説明したように本発明は、ISDN
回線の基本インタフェースの受信信号からクロック成分
を抽出しフレームパルスを作成する基本インタフェース
制御部と、一次群速度インタフェースの受信信号からク
ロック成分を抽出しフレームパルスを作成する一次群速
度インタフェース制御部と、作成されたフレームパルス
のうち正常なISDN回線に対応する基本インタフェー
ス制御部および一次群速度インタフェース制御部で作成
された特定のフレームパルスを選択するフレームパルス
選択回路と、選択されたフレームパルスに同期した網従
属クロックを生成し、前記基本インタフェース制御部お
よび一次群速度インタフェース制御部に共通に供給する
網従属クロック生成回路とから構成したので、網従属ク
ロック生成回路の入力位相同期信号として使用するフレ
ームパルスを、インタフェースの種別に関係なく同一の
簡単な回路で制御することができるようになり、ハード
ウェアのコストを低減することができる。
As described above, the present invention is based on the ISDN.
A basic interface control unit that extracts a clock component from the received signal of the basic interface of the line and creates a frame pulse, and a primary interface speed interface control unit that extracts the clock component from the received signal of the primary group velocity interface and creates a frame pulse, A frame pulse selection circuit that selects a specific frame pulse created by the basic interface control unit and the primary group speed interface control unit that corresponds to a normal ISDN line among the created frame pulses, and is synchronized with the selected frame pulse. A frame pulse used as an input phase synchronization signal of the network dependent clock generation circuit, since it is composed of a network dependent clock generation circuit for generating a network dependent clock and commonly supplying it to the basic interface controller and the primary group speed interface controller. A Can now be controlled by the same simple circuit regardless of the type of interface, it is possible to reduce the cost of the hardware.

【0030】さらに、基本インタフェース及び一次群速
度インタフェースに共通の網従属クロックを生成してい
るため、ユーザは任意のISDN回線を柔軟に切り替え
接続して使用することができる。
Further, since the network dependent clock common to the basic interface and the primary rate interface is generated, the user can flexibly switch and use any ISDN line.

【0031】また、特定回線からのクロック抽出方式で
はないため、各種のサービスが中断しない信頼線の高い
システムを構築することができるなどの優れた効果があ
る。
Further, since it is not a clock extraction method from a specific line, there is an excellent effect that it is possible to construct a system with a high reliability line in which various services are not interrupted.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明によるISDN網従属クロック生成装
置の一実施例を示すブロック図である。
FIG. 1 is a block diagram showing an embodiment of an ISDN network dependent clock generator according to the present invention.

【図2】 図1におけるフレームパルスセレクタの詳細
構成の一実施例を示すブロック図である。
FIG. 2 is a block diagram showing an example of a detailed configuration of a frame pulse selector in FIG.

【図3】 図1における回転優先論理の動作例を示す説
明図である。
3 is an explanatory diagram showing an operation example of a rotation priority logic in FIG. 1. FIG.

【図4】 本発明によるISDN網従属クロック生成装
置の他の実施例を示すブロック図である。
FIG. 4 is a block diagram showing another embodiment of an ISDN network dependent clock generation device according to the present invention.

【符号の説明】[Explanation of symbols]

1…ISDN網従属クロック生成装置、2a〜2n,3
a〜3n…ISDN回線、4a〜4n…基本インタフェ
ース、5a〜5n…一次群速度インタフェース、6a〜
6n…基本インタフェース制御部、7a〜7n…一次群
速度インタフェース制御部、8…フレームパルスセレク
タ、9…網従属クロック生成回路。
1 ... ISDN network dependent clock generator, 2a to 2n, 3
a-3n ... ISDN line, 4a-4n ... Basic interface, 5a-5n ... Primary rate interface, 6a-
6n ... Basic interface control unit, 7a to 7n ... Primary group speed interface control unit, 8 ... Frame pulse selector, 9 ... Network dependent clock generation circuit.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴木 正章 東京都港区芝五丁目7番1号 日本電気株 式会社内 (72)発明者 片岡 尚人 東京都港区芝五丁目7番1号 日本電気株 式会社内 ─────────────────────────────────────────────────── ─── Continuation of front page (72) Inventor Masaaki Suzuki 5-7-1, Shiba, Minato-ku, Tokyo Inside NEC Corporation (72) Inventor Naoto Kataoka 5-7-1, Shiba, Minato-ku, Tokyo Inside NEC Corporation

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 ISDN回線の基本インタフェース及び
一次群速度インタフェースに接続され、ISDN回線と
従属動作を行うために必要な網従属クロックを生成する
装置であって、前記基本インタフェースの受信信号から
クロック成分を抽出しフレームパルスを作成する基本イ
ンタフェース制御部と、前記一次群速度インタフェース
の受信信号からクロック成分を抽出しフレームパルスを
作成する一次群速度インタフェース制御部と、作成され
たフレームパルスのうち正常なISDN回線に対応する
基本インタフェース制御部および一次群速度インタフェ
ース制御部で作成された特定のフレームパルスを選択す
るフレームパルス選択回路と、選択されたフレームパル
スに同期した網従属クロックを生成し、前記基本インタ
フェース制御部および一次群速度インタフェース制御部
に共通に供給する網従属クロック生成回路とを備えるI
SDN網従属クロック生成装置。
1. An apparatus for generating a network dependent clock necessary for performing a dependent operation with an ISDN line, the device being connected to a basic interface of an ISDN line and a primary rate interface, the clock component being a received signal of the basic interface. To create a frame pulse, a basic interface control unit to extract a clock component from the received signal of the primary group velocity interface to create a frame pulse, and a normal interface of the created frame pulse. A frame pulse selection circuit for selecting a specific frame pulse created by a basic interface control unit and a primary rate interface control unit corresponding to an ISDN line, and a network dependent clock synchronized with the selected frame pulse, Interface control unit and And a network dependent clock generation circuit commonly supplied to the primary group speed interface control unit I
SDN network dependent clock generator.
JP4117284A 1992-05-11 1992-05-11 Isdn network subordinate clock generating device Pending JPH05316251A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4117284A JPH05316251A (en) 1992-05-11 1992-05-11 Isdn network subordinate clock generating device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4117284A JPH05316251A (en) 1992-05-11 1992-05-11 Isdn network subordinate clock generating device

Publications (1)

Publication Number Publication Date
JPH05316251A true JPH05316251A (en) 1993-11-26

Family

ID=14707939

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4117284A Pending JPH05316251A (en) 1992-05-11 1992-05-11 Isdn network subordinate clock generating device

Country Status (1)

Country Link
JP (1) JPH05316251A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8472578B2 (en) 2011-03-30 2013-06-25 Fujitsu Limited Radio apparatus, radio apparatus controller, and synchronization establishing method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8472578B2 (en) 2011-03-30 2013-06-25 Fujitsu Limited Radio apparatus, radio apparatus controller, and synchronization establishing method

Similar Documents

Publication Publication Date Title
JP3071976B2 (en) Bus type clock supply system for communication systems
US5506833A (en) PCA transmission apparatus and PCA transmission method
JPH11177553A (en) Control information service device
JPH05316251A (en) Isdn network subordinate clock generating device
JPH0795132A (en) Redundancy system transmission line operating system
JP3365382B2 (en) Duplex system for transmission spread processing circuit in CDMA communication device
JP2738223B2 (en) Clock supply method
JPH0316441A (en) Slave synchronizing clock selection system
KR100208227B1 (en) Time slot switch between processor and device
JP3507552B2 (en) Network synchronous clock selection circuit for private branch exchange.
KR0164110B1 (en) Apparatus for distributing system clock
JP3688754B2 (en) Network synchronous clock switching method
JP2616696B2 (en) Clock selection control method
JPH08163162A (en) Loop type data transmitter
JPH09215073A (en) Clock distribution system
JP2001358737A (en) Loop network controlled synchronization system and method
JPH04290348A (en) System for switching dual type information transfer processor
JP3229993B2 (en) Frame pulse switching circuit
JP2000049841A (en) Communication system
JPH0563601A (en) Transmission line changeover device
JPH01236851A (en) Selector for system clock distribution line
JPH05136778A (en) Clock supply method
JPH08204688A (en) Two-way channel clock selection system
JPH0662481A (en) Synchronizing signal generating circuit for digital exchange
JPH0537500A (en) Clock extracting system for synchronizing network of transmitter