JPH05314278A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH05314278A JPH05314278A JP4117133A JP11713392A JPH05314278A JP H05314278 A JPH05314278 A JP H05314278A JP 4117133 A JP4117133 A JP 4117133A JP 11713392 A JP11713392 A JP 11713392A JP H05314278 A JPH05314278 A JP H05314278A
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- circuit
- voltage
- microcomputer
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microcomputers (AREA)
Abstract
(57)【要約】
【目的】 マイクロコンピュータのスタンバイモードか
ら動作モードへの復帰における、発振回路の発振安定化
時間を最小にする。 【構成】 CPU3からの命令により発振制御回路2を
通して発振回路1を制御することで、マイクロコンピュ
ータのスタンバイモードと動作モードとの切り替えをす
る。スタンバイモードから動作モードへの復帰の際に
は、電圧制御回路4はCPU3からの命令等により機能
せず、昇圧回路5が機能するようにしておき、発振起動
時に昇圧回路5で作成された倍電圧を発振回路1の電源
に供給する。発振が開始し、発振回路1の出力が発振安
定確認回路6を通過すると、電圧制御回路4が機能し始
め、電圧制御回路4の出力電圧を発振回路1またはCP
U3の電源電圧に供給する。このとき、昇圧回路5はC
PU3からの制御により機能しないようにする。
ら動作モードへの復帰における、発振回路の発振安定化
時間を最小にする。 【構成】 CPU3からの命令により発振制御回路2を
通して発振回路1を制御することで、マイクロコンピュ
ータのスタンバイモードと動作モードとの切り替えをす
る。スタンバイモードから動作モードへの復帰の際に
は、電圧制御回路4はCPU3からの命令等により機能
せず、昇圧回路5が機能するようにしておき、発振起動
時に昇圧回路5で作成された倍電圧を発振回路1の電源
に供給する。発振が開始し、発振回路1の出力が発振安
定確認回路6を通過すると、電圧制御回路4が機能し始
め、電圧制御回路4の出力電圧を発振回路1またはCP
U3の電源電圧に供給する。このとき、昇圧回路5はC
PU3からの制御により機能しないようにする。
Description
【0001】
【産業上の利用分野】本発明は、マイクロコンピュータ
に関するものである。
に関するものである。
【0002】
【従来の技術】近年、半導体集積回路やマイクロコンピ
ュータは、低電圧化及び低消費電力化が要求されてい
る。マイクロコンピュータの電源電圧の低電圧化に伴い
スタンバイモード(発振停止状態)から動作モードへ復
帰の際、発振回路の発振安定時間が長くなってきてい
る。
ュータは、低電圧化及び低消費電力化が要求されてい
る。マイクロコンピュータの電源電圧の低電圧化に伴い
スタンバイモード(発振停止状態)から動作モードへ復
帰の際、発振回路の発振安定時間が長くなってきてい
る。
【0003】以下に従来のマイクロコンピュータにおけ
る発振制御について説明する。図3は、従来のマイクロ
コンピュータにおける発振制御の回路構成の一例を示す
ものである。1は発振回路、2は発振制御回路で、発振
回路1に接続している。3はROM、RAM、および命
令デコーダを備えた中央演算回路(以下CPUと記す)
で、発振回路1および発振制御回路2に接続している。
4は電圧制御回路で、発振回路1およびCPU3に接続
している。
る発振制御について説明する。図3は、従来のマイクロ
コンピュータにおける発振制御の回路構成の一例を示す
ものである。1は発振回路、2は発振制御回路で、発振
回路1に接続している。3はROM、RAM、および命
令デコーダを備えた中央演算回路(以下CPUと記す)
で、発振回路1および発振制御回路2に接続している。
4は電圧制御回路で、発振回路1およびCPU3に接続
している。
【0004】以上のように構成されたマイクロコンピュ
ータにおける発振制御について説明する。
ータにおける発振制御について説明する。
【0005】まず、未使用時におけるマイクロコンピュ
ータは、一般に消費電力を抑えるために、発振回路1を
発振停止状態にしたスタンバイモードにしていることが
多い。マイクロコンピュータの動作モードへの復帰は、
CPU3からの命令により発振制御回路2を通して発振
回路1を発振状態にする。このとき、マイクロコンピュ
ータの動作モードでの低消費電力化のために、電圧制御
回路4で作成した電圧により発振回路1およびCPU3
を駆動させている場合もある。
ータは、一般に消費電力を抑えるために、発振回路1を
発振停止状態にしたスタンバイモードにしていることが
多い。マイクロコンピュータの動作モードへの復帰は、
CPU3からの命令により発振制御回路2を通して発振
回路1を発振状態にする。このとき、マイクロコンピュ
ータの動作モードでの低消費電力化のために、電圧制御
回路4で作成した電圧により発振回路1およびCPU3
を駆動させている場合もある。
【0006】
【発明が解決しようとする課題】しかしながら上記の従
来の構成では、マイクロコンピュータのスタンバイモー
ドから動作モードへの復帰において低電圧(特に電池電
圧駆動1.5V/3V)の場合、水晶振動子は起動しに
くくなり、発振周波数も遅くなるため、発振回路1の発
振安定時間が十数秒もかかるという欠点を有していた。
また、低消費化のために電圧制御回路4を用いている場
合、発振回路1にかかる電位は通常電源電圧より低くな
っている。そのため、発振回路1の発振安定時間がより
いっそう長くなるという欠点を有していた。
来の構成では、マイクロコンピュータのスタンバイモー
ドから動作モードへの復帰において低電圧(特に電池電
圧駆動1.5V/3V)の場合、水晶振動子は起動しに
くくなり、発振周波数も遅くなるため、発振回路1の発
振安定時間が十数秒もかかるという欠点を有していた。
また、低消費化のために電圧制御回路4を用いている場
合、発振回路1にかかる電位は通常電源電圧より低くな
っている。そのため、発振回路1の発振安定時間がより
いっそう長くなるという欠点を有していた。
【0007】本発明は上記従来の課題を解決するもの
で、マイクロコンピュータのスタンバイモードから動作
モードへの復帰において、発振回路の発振安定時間を最
小に抑えることのできるマイクロコンピュータを提供す
ることを目的とする。
で、マイクロコンピュータのスタンバイモードから動作
モードへの復帰において、発振回路の発振安定時間を最
小に抑えることのできるマイクロコンピュータを提供す
ることを目的とする。
【0008】
【課題を解決するための手段】この目的を達成するため
に本発明のマイクロコンピュータは、スタンバイモード
から動作モードへの復帰における発振回路起動時に、電
源電圧を昇圧した電圧を発生させる昇圧回路と、発振起
動を確認する発振安定確認回路と、前記昇圧回路で発生
させた電圧を制御して、発振回路、CPUへ電圧を供給
する電圧制御回路の構成を有している。
に本発明のマイクロコンピュータは、スタンバイモード
から動作モードへの復帰における発振回路起動時に、電
源電圧を昇圧した電圧を発生させる昇圧回路と、発振起
動を確認する発振安定確認回路と、前記昇圧回路で発生
させた電圧を制御して、発振回路、CPUへ電圧を供給
する電圧制御回路の構成を有している。
【0009】
【作用】この構成によって、発振起動時に発振回路の電
源電圧を昇圧することができるため、水晶振動子の起動
が容易になり、発振回路の発振安定時間を、短縮するこ
とができる。また、発振安定後に電圧制御回路を動作さ
せるため、低消費化による水晶振動子の発振起動のしに
くさを解消できる。
源電圧を昇圧することができるため、水晶振動子の起動
が容易になり、発振回路の発振安定時間を、短縮するこ
とができる。また、発振安定後に電圧制御回路を動作さ
せるため、低消費化による水晶振動子の発振起動のしに
くさを解消できる。
【0010】
【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。
しながら説明する。
【0011】図1は本発明の第1の実施例におけるマイ
クロコンピュータの回路図である。図1において、1は
発振回路、2は発振制御回路、3はCPUである。CP
U3の出力は発振制御回路2に接続し、その出力は発振
回路1に接続している。発振回路1の出力は発振安定確
認回路6に接続し、その出力はCPU3に接続してい
る。また、発振回路1とCPU3は、電圧制御回路4と
昇圧回路5に接続されている。昇圧回路5は、外部クロ
ック入力端子と電圧制御回路4とも接続されている。
クロコンピュータの回路図である。図1において、1は
発振回路、2は発振制御回路、3はCPUである。CP
U3の出力は発振制御回路2に接続し、その出力は発振
回路1に接続している。発振回路1の出力は発振安定確
認回路6に接続し、その出力はCPU3に接続してい
る。また、発振回路1とCPU3は、電圧制御回路4と
昇圧回路5に接続されている。昇圧回路5は、外部クロ
ック入力端子と電圧制御回路4とも接続されている。
【0012】以上のように構成されたマイクロコンピュ
ータについて、以下その動作を説明する。
ータについて、以下その動作を説明する。
【0013】まず、マイクロコンピュータのスタンバイ
モードと動作モードとの切り替えは、CPU3からの命
令により、発振制御回路2を通して発振回路1を制御す
る。マイクロコンピュータのスタンバイモードから動作
モードへの復帰の際には、低消費化のための電圧制御回
路4は、CPU3からの命令等により、機能しないよう
にする。しかし、昇圧回路5は機能するようにしてお
き、発振起動時に昇圧回路5で作成された倍電圧を発振
回路1の電源に供給する。昇圧回路5は、外部クロック
入力端子と接続させることにより、CPU3からの制御
だけでなく外部からも制御できるようにする。水晶振動
子の発振が開始し、発振回路1の出力が発振安定確認回
路6を通過すると、電圧制御回路4が機能し始め、電圧
制御回路4の出力電圧を発振回路1またはCPU3の電
源電圧に供給する。このとき、昇圧回路5はCPU3か
らの制御により機能しないようにする。
モードと動作モードとの切り替えは、CPU3からの命
令により、発振制御回路2を通して発振回路1を制御す
る。マイクロコンピュータのスタンバイモードから動作
モードへの復帰の際には、低消費化のための電圧制御回
路4は、CPU3からの命令等により、機能しないよう
にする。しかし、昇圧回路5は機能するようにしてお
き、発振起動時に昇圧回路5で作成された倍電圧を発振
回路1の電源に供給する。昇圧回路5は、外部クロック
入力端子と接続させることにより、CPU3からの制御
だけでなく外部からも制御できるようにする。水晶振動
子の発振が開始し、発振回路1の出力が発振安定確認回
路6を通過すると、電圧制御回路4が機能し始め、電圧
制御回路4の出力電圧を発振回路1またはCPU3の電
源電圧に供給する。このとき、昇圧回路5はCPU3か
らの制御により機能しないようにする。
【0014】以上のように本実施例によれば、発振起動
時に昇圧回路5による昇圧した倍電圧を発振回路1の電
源に設けることにより、水晶振動子の起動を容易にし、
発振回路1の発振安定時間を最小にすることができる。
また、発振回路1の出力が発振安定確認回路6を通過し
てから、電圧制御回路4を動作させるため、いままでの
低消費化における発振回路1およびCPU3の電圧制御
方式の課題を解消することができる。
時に昇圧回路5による昇圧した倍電圧を発振回路1の電
源に設けることにより、水晶振動子の起動を容易にし、
発振回路1の発振安定時間を最小にすることができる。
また、発振回路1の出力が発振安定確認回路6を通過し
てから、電圧制御回路4を動作させるため、いままでの
低消費化における発振回路1およびCPU3の電圧制御
方式の課題を解消することができる。
【0015】以下本発明の第2実施例について図面を参
照しながら説明する。図2は本発明の第1の実施例にお
けるマイクロコンピュータの回路図を示すものである。
図1の構成と異なるのは、電圧制御回路4を電流制御回
路7におきかえた点である。
照しながら説明する。図2は本発明の第1の実施例にお
けるマイクロコンピュータの回路図を示すものである。
図1の構成と異なるのは、電圧制御回路4を電流制御回
路7におきかえた点である。
【0016】これは、第1の実施例において、マイクロ
コンピュータの低消費化を電圧制御で行っていたもの
を、第2の実施例では電流制御で行ったものである。
コンピュータの低消費化を電圧制御で行っていたもの
を、第2の実施例では電流制御で行ったものである。
【0017】
【発明の効果】以上のように本発明は、マイクロコンピ
ュータ中に、昇圧回路、電圧制御回路、および発振安定
確認回路を設けることにより、マイクロコンピュータの
スタンバイモードから動作モードへの復帰において、発
振回路の発振安定時間を最小にすることができる優れた
マイクロコンピュータを実現できるものである。
ュータ中に、昇圧回路、電圧制御回路、および発振安定
確認回路を設けることにより、マイクロコンピュータの
スタンバイモードから動作モードへの復帰において、発
振回路の発振安定時間を最小にすることができる優れた
マイクロコンピュータを実現できるものである。
【図1】本発明の第1の実施例におけるマイクロコンピ
ュータのブロック図
ュータのブロック図
【図2】本発明の第2の実施例におけるマイクロコンピ
ュータのブロック図
ュータのブロック図
【図3】従来のマイクロコンピュータのブロック図
1 発振回路 2 発振制御回路 3 CPU 4 電圧制御回路 5 昇圧回路 6 発振安定確認回路 7 電流制御回路
Claims (1)
- 【請求項1】発振回路と、前記発振回路の発振安定確認
回路と、前記発振回路の動作モードとスタンバイモード
(発振停止状態)を制御する発振制御回路と、発振起動
時に電源電圧を昇圧した電圧を発生させる昇圧回路と、
前記発振回路、前記昇圧回路、中央演算回路の電圧を制
御する電圧制御回路とを備えたマイクロコンピュータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4117133A JPH05314278A (ja) | 1992-05-11 | 1992-05-11 | マイクロコンピュータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4117133A JPH05314278A (ja) | 1992-05-11 | 1992-05-11 | マイクロコンピュータ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05314278A true JPH05314278A (ja) | 1993-11-26 |
Family
ID=14704269
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4117133A Pending JPH05314278A (ja) | 1992-05-11 | 1992-05-11 | マイクロコンピュータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05314278A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006349409A (ja) * | 2005-06-14 | 2006-12-28 | Denso Corp | 静電駆動・容量検出型のジャイロセンサのセンサ回路 |
US9374082B2 (en) | 2012-09-21 | 2016-06-21 | Samsung Electronics Co., Ltd. | Clock control device of controlling clock stable time based on operational condition, semiconductor device including the same and clock control method |
-
1992
- 1992-05-11 JP JP4117133A patent/JPH05314278A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006349409A (ja) * | 2005-06-14 | 2006-12-28 | Denso Corp | 静電駆動・容量検出型のジャイロセンサのセンサ回路 |
US9374082B2 (en) | 2012-09-21 | 2016-06-21 | Samsung Electronics Co., Ltd. | Clock control device of controlling clock stable time based on operational condition, semiconductor device including the same and clock control method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100746843B1 (ko) | 스위칭 전원 장치 | |
JP3048921B2 (ja) | 水晶発振回路 | |
JPH0556577A (ja) | 電源制御装置 | |
CA2022573A1 (en) | Standby/run power supply and control circuit | |
US4964073A (en) | Portable data collecting and processing apparatus | |
JPH1075119A (ja) | 発振器 | |
WO2003015280A1 (fr) | Circuit de lancement | |
JPH05314278A (ja) | マイクロコンピュータ | |
JPH11265234A (ja) | 電源装置 | |
JPH10174286A (ja) | 電池電源制御装置 | |
JP2003338552A (ja) | 半導体装置 | |
JP2000286637A (ja) | 発振回路 | |
JP2919321B2 (ja) | Pllシンセサイザ | |
JPH05161262A (ja) | 直流給電回路 | |
JPH0744524A (ja) | マイクロコンピュータ | |
JP2002135052A (ja) | 水晶発振装置とその制御方法 | |
JPH0514187A (ja) | 発振装置 | |
JPS63292312A (ja) | クロック信号発生回路 | |
JPH1042549A (ja) | 集積回路 | |
JP3372726B2 (ja) | 周辺装置 | |
JPH04207304A (ja) | 半導体回路 | |
JPS6019273A (ja) | Cmosワンチツプマイクロコンピユ−タ | |
JPH11298250A (ja) | 水晶発振回路の起動システム | |
JP2929691B2 (ja) | 放電灯点灯装置及びこの装置を使用した車輌用照明装置 | |
JPH0759345A (ja) | トランス結合型スイッチング電源装置 |