JPH0531330U - 広帯域増幅回路 - Google Patents

Abstract

(57)【要約】 【目的】本考案は、広帯域増幅回路において、大振幅の
入力信号が入力される場合にもスルーレート特性を従来
に比して一段と向上することができる。 【構成】出力段回路を２段のコンプリメンタリエミツタ
フオロア構成の出力段で構成し、後段のＰＮＰ形トラン
ジスタのベースを前段の出力段の出力端とを容量を介し
て接続することにより、出力信号の立ち下がり時、前段
及び後段の出力段を構成するＰＮＰ形トランジスタがダ
ーリントン接続として動作し、後段の出力端に多くのエ
ミツタ電流を供給することができ、大振幅の信号が入力
される場合にも出力信号を従来に比して一段と速やかに
立ち下げることができる。

Description

【考案の詳細な説明】

【０００１】

【目次】

以下の順序で本考案を説明する。 産業上の利用分野 従来の技術（図４及び図５） 考案が解決しようとする課題（図６及び図７） 課題を解決するための手段（図１及び図３） 作用（図２） 実施例（図１〜図３） 考案の効果

【０００２】

【産業上の利用分野】

本考案は、広帯域増幅回路に関し、高周波帯域で振幅の大きい入力信号が入力 される広帯域増幅回路に適用して好適なものである。

【０００３】

【従来の技術】

従来、出力段回路１としては、図４に示すようなプツシユプル増幅回路が用い られている。 すなわち出力段回路１は、互いにエミツタで接続されたＮＰＮ形トランジスタ Ｑ１及びＰＮＰ形トランジスタＱ２を有し、トランジスタＱ１及びＱ２はそれぞ れ入力信号Ｖ_INの立ち上がり及び立ち下がりでそれぞれ交互に動作するようにな されている。

【０００４】 ここでトランジスタＱ１及びＱ２のベース間には、各トランジスタのバイアス 電圧Ｖ１が接続されており、またＰＮＰ形トランジスタＱ２のベースには電流源 ２が他端を接地して接続されている。 トランジスタＱ１にはトランジスタＱ３がダーリントン接続されており、コレ クタは基準電圧源Ｖ_ccに接続されている。

【０００５】 またトランジスタＱ３のベースには、信号源抵抗Ｒ１を介して信号源３より入 力信号Ｖ_INが入力されるようになされており、信号源３にはバイアス電圧Ｖ２が 与えられるようになされている。

【０００６】 ところで出力段回路１の入力信号Ｖ_INに対する立ち上がり特性は、トランジス タＱ１及びＱ３がダーリントン接続されていることにより速やかに立ち上がる。 一方立ち下がり特性は、出力端に接続されているピン等の端子容量Ｃ１をＰＮ Ｐ形トランジスタＱ２に流れるエミツタ電流によつて駆動しなければならないた め、エミツタ電流が多いか否かによつて決定されることになる。

【０００７】 すなわち入力信号振幅をＡ〔Ｖ_pp〕とした場合における出力信号Ｖ_OUT の立ち 下がりに要する時間ｔ_f （図５）は、電流源２に流れる電流をＩ、トランジスタ Ｑ２の電流増幅率をｈ_FE、端子容量Ｃ１の容量をＣとすると、次式

【数１】 と表すことができる。

【０００８】 このとき周波数特性ｆの遮断周波数をｆ_max とすると、次式

【数２】 に示すように、入力振幅Ａが小さくなつても、電流増幅率ｈ_FEが小さくなつても 減少する。 このため帯域を伸ばそうとすると、電流源２に流れる電流Ｉを増加させるか、 電流増幅率ｈ_FEを大きくする必要がある。

【０００９】

【考案が解決しようとする課題】

ところが電流Ｉを増加させようとすると、電流源２はＮＰＮ形トランジスタＱ ４に固定バイアスを接続した構成を有しているため（図６）、電流Ｉを増加させ ると当該トランジスタＱ４の電流増幅率ｈ_FEが低下してベース電圧が低くなり、 負帰還がかかるため電流源２に流れる最大電流量に限界がある。 そこでＮＰＮ形トランジスタＱ４のセル面積を大きくすることにより、最大電 流量を増やすことが考えられるが、その場合には寄生容量Ｃ_CS及びＣ_CBが増加し 、またこれに伴つてＰＮＰ形トランジスタＱ１のセル面積も大きくする必要から 、当該トランジスタＱ１の寄生容量Ｃ_CBも増加する。

【００１０】 これにより電流源２に流れる電流量を単純に増やしても寄生容量が増えるため 、当該寄生容量を駆動するに必要な電流が必要となり周波数帯域を十分伸ばすこ とができない。 さらに電流量を増やす場合には、入力信号Ｖ_INが無信号のときトランジスタＱ ３にエミツタ電流として電流源２に流れる電流Ｉが流れるため、トランジスタＱ ３を駆動するために前段にエミツタフオロア増幅回路が必要となり、出力信号Ｖ _OUT のダイナミツクレンジが狭くなるという問題があつた。

【００１１】 一方電流増幅率ｈ_FEを大きくさせようとしても、ＰＮＰ形トランジスタＱ２の 電流増幅率ｈ_FEは高周波帯域になればなるほど低くなるため、遮断周波数ｆ_max を大きくすることができない。例えば大振幅信号が入力される場合には、トラン ジシヨン周波数ｆ_T に対して１／３〜１／２の帯域しか伸長できない。 この高周波帯域における周波数特性の劣化を補うためには、電流を多く流す必 要があつた。

【００１２】 また図７に示すように、トランジスタＱ２にＰＮＰ形トランジスタＱ５をダー リントン接続し、そのベースを電流源２とバイアス電圧源Ｖ１との接続中点に接 続することにより、周波数特性を向上させることが考えられるが、この場合には 出力信号Ｖ_OUT の最小値が２Ｖ_be＋Ｖ_sat （ここでＶ_sat は電流源２を構成する ＮＰＮ形トランジスタＱ４の電圧分である）以下にならず、ダイナミツクレンジ が狭くなるという問題があつた。

【００１３】 本考案は以上の点を考慮してなされたもので、大振幅の入力信号が入力される 場合にも周波数特性を一段と伸長することができる広帯域増幅回路を提案しよう とするものである。

【００１４】

【課題を解決するための手段】

かかる課題を解決するため第１の考案においては、第１のプツシユプル増幅回 路１２を構成する第１及び第２のトランジスタＱ１及びＱ２と、第２のトランジ スタＱ２のベースに他端を接地して接続された第１の電流源２と、第１及び第２ のトランジスタＱ１及びＱ２のベース間に接続される第１のバイアス電圧源Ｖ１ と、第１のトランジスタＱ１にダーリントン接続され、第１及び第２のトランジ スタＱ１及びＱ２を入力信号Ｖ_INにより駆動する第３のトランジスタＱ３と、第 ２のプツシユプル増幅回路１１を構成する第４及び第５のトランジスタＱ１１及 びＱ１２と、第４のトランジスタＱ１１のベースに他端を接地して接続された第 ２の電流源１３と、第４及び第５のトランジスタＱ１１及びＱ１２のベース間に 接続される第２のバイアス電圧源Ｖ１１と、第４のトランジスタＱ１１にダーリ ントン接続され、第４及び第５のトランジスタＱ１１及びＱ１２を入力信号Ｖ_IN により駆動する第６のトランジスタＱ１３と、第２のトランジスタＱ２のベース 及び第２のプツシユプル増幅回路１１の出力端との間に接続され、入力信号Ｖ_IN が立ち下がるとき、第２のトランジスタＱ２と第５のトランジスタＱ１２をダー リントン接続として動作させる位相素子Ｃ１０とを備えるようにする。

【００１５】 また第２の考案においては、プツシユプル増幅回路を構成する第１及び第２の トランジスタＱ１及びＱ２と、第２のトランジスタＱ２のベースに他端を接地し て接続された第１の電流源２と、第１及び第２のトランジスタＱ１及びＱ２のベ ース間に接続される第１のバイアス電圧源Ｖ１と、第１のトランジスタＱ１にダ ーリントン接続され、第１及び第２のトランジスタＱ１及びＱ２を入力信号Ｖ_IN により駆動する第３のトランジスタＱ３と、第３のトランジスタＱ３に並列に接 続され入力信号Ｖ_INをベースに入力する第４のトランジスタＱ４と、第４のトラ ンジスタＱ２１のエミツタに他端を接地して接続された第２の電流源２１と、第 ４のトランジスタＱ２１のエミツタ及び第２の電流源２１と第２のトランジスタ のベースとの間に接続され、入力信号Ｖ_INが立ち下がるとき、第２のトランジス タＱ２のベース電流を第２の電流源２１に引き込む位相素子Ｃ２０とを備えるよ うにする。

【００１６】

【作用】

第１の考案においては、入力信号Ｖ_INが立ち下がる期間、第１及び第２のプツ シユプル増幅回路１１及び１２間に接続された位相素子Ｃ１０が動作し、当該位 相素子Ｃ１０を介して接続された第２及び第５のトランジスタＱ２及びＱ１２が ダーリントン接続として動作することにより、ダイナミツクレンジを狭めること なく、第２のトランジスタＱ２に流れるエミツタ電流を増加させることができ、 矩形波信号の立ち下がり特性を従来に比して一段と向上することができる。

【００１７】 また第２の考案においては、入力信号Ｖ_INが立ち上がる期間、プツシユプル増 幅回路を構成する第１及び第２のトランジスタＱ１及びＱ２のうち第２のトラン ジスタＱ２のベースと第２の電流源２１間に接続された位相素子Ｃ２０が動作し 、当該第２のトランジスタＱ２のベース電流が、第１及び第２の電流源２及び２ １に流れ込むことにより、ダイナミツクレンジを狭めることなく、第２のトラン ジスタＱ２に流れるエミツタ電流を増加させることができ、矩形波信号の立ち下 がり特性を従来に比して一段と向上することができる。

【００１８】

【実施例】

以下図面について、本考案の一実施例を詳述する。

【００１９】 図４との対応部分に同一符号を付して示す図１において、出力段回路１０は、 同様の構成を有する第１及び第２の増幅回路１１及び１２を有している。 ここで第１の増幅回路１１は、プツシユプル増幅段を構成するＮＰＮ形トラン ジスタＱ１１及びＰＮＰ形トランジスタＱ１２の出力端Ｐ１でコンデンサＣ１０ を介して第２の増幅回路１２のトランジスタＱ２のベースと接続されるようにな されている。

【００２０】 このトランジスタＣ１０は数〔μＦ〕の容量を有し、入力信号Ｖ_INが立ち下が るのに要する時間ｔ_f のみ動作するようになされている。 このときトランジスタＱ２及びＱ１２は、コンデンサＣ１０を介してダーリン トン接続となり、第２の増幅回路１２を構成するトランジスタＱ２のベース電流 を電流源２と共にトランジスタＱ１２に引き込むことができるようになされてい る。

【００２１】 また第１の増幅回路１１のＰＮＰ形トランジスタＱ１２のベースには、電流源 １３が接続されており、両トランジスタＱ１１及びＱ１２のベース間には、バイ アス電圧源Ｖ１１が接続されるようになされている。 さらにトランジスタＱ１１には、ＰＮＰ形トランジスタＱ１３がダーリントン 接続されており、当該トランジスタＱ１３のベースは第２の増幅回路１２のトラ ンジスタＱ３のベースと共通に接続されている。

【００２２】 以上の構成において、並列接続された第１及び第２の増幅回路１１及び１２に 入力される入力信号Ｖ_INが立ち上がると、第２の増幅回路１２におけるトランジ スタＱ１及びＱ３がオン動作し、出力信号Ｖ_OUT が立ち上がる。 一方入力信号Ｖ_INが立ち下がると、第１及び第２の増幅回路１１及び１２のＰ ＮＰ形トランジスタＱ２及びＱ１２がそれぞれオン動作し、出力端Ｐ１及びＰ３ の電位は立ち下がる。

【００２３】 このとき第１の増幅回路１１の出力端Ｐ１には、第２の増幅回路１２の出力端 Ｐ３のように容量の大きい端子負荷Ｃ１がないため図２に示すように矩形形状に 立ち下がる出力信号ＶＯが表れる。 ここでコンデンサＣ１０は、この立ち下がりに要する時間だけオン動作するた め第１の増幅回路１１におけるＰＮＰ形トランジスタＱ１２と第２の増幅回路１ ２におけるＰＮＰ形トランジスタＱ２は見掛け上、ダーリントン接続として動作 する。

【００２４】 これによりトランジスタＱ２のベース電流は、コンデンサＣ１０を介してトラ ンジスタＱ１２にも引き込まれ、ＰＮＰ形トランジスタＱ２及びＱ１２の電流増 幅率ｈ_FEは等価的にｈ_FE（ｈ_FE＋１）になる。 この結果出力端Ｐ３の容量Ｃ１を駆動するトランジスタＱ２のエミツタ電流は 、第２の増幅回路１２だけで動作する場合に比して（ｈ_FE＋１）倍となり、出力 信号Ｖ_OUT の立ち下がりスルーレートが一段と向上する。

【００２５】 ここで出力端Ｐ１と接続中点Ｐ２との電位は、利得が同じエミツタフオロア出 力（０〔dB〕）であり、入力信号Ｖ_INの立ち下がり期間のみ動作するため、入力 信号Ｖ_INの利得によつて周波数特性が変化することはない。 またこのとき出力端Ｐ３のダイナミツクレンジの下限は、ＰＮＰ形トランジス タのベース−エミツタ間の電圧降下分と電流源２の電圧降下分で定まり、図７に 示す出力段回路５の場合に比してトランジスタＱ５のベース−エミツタ電圧降下 分広いダイナミツクレンジで出力信号波形の立ち下がり特性を一段と向上するこ とができる。

【００２６】 以上の構成によれば、プツシユプル回路で構成される第１及び第２の増幅回路 １１及び１２を同一の入力信号Ｖ_INで駆動し、第１の増幅回路１１の出力端Ｐ１ と第２の増幅回路１２のＰＮＰ形トランジスタＱ２のベースとをコンデンサＣ１ ０を介して接続することによつて、入力信号Ｖ_INが立ち下がるとき、コンデンサ Ｃ１０がオン動作してトランジスタＱ２とトランジスタＱ１２とをダーリントン 接続として動作させることにより、出力信号Ｖ_OUT のダイナミツクレンジを狭め ることなくトランジスタＱ２のドライブ電流を増加させることができ、大振幅の 入力信号Ｖ_INが入力される場合にも周波数特性を従来に比して一段と伸長するこ とができる。

【００２７】 なお上述の実施例においては、出力段回路におけるＰＮＰ形トランジスタＱ２ のベース電流をコンデンサＣ１０を介してダーリントン接続されたトランジスタ Ｑ１２及び電流源２を介して引き込む場合について述べたが、本考案はこれに限 らず、図３に示すように、接続中点Ｐ２にコンデンサＣ２０を介して接続された 電流源２１を介して引き込むようにしても上述の実施例と同様の効果を得ること ができる。

【００２８】 また上述の実施例においては、第１及び第２の増幅回路１１及び１２のトラン ジスタを同一セル面積を有するトランジスタで構成する場合について述べたが、 本考案はこれに限らず、第２の増幅回路１２のトランジスタのセル面積を第１の 増幅回路１１のセル面積のｎ倍にしても良い。

【００２９】 さらに上述の実施例においては、コンデンサＣ２０を第１の増幅回路１１の出 力端Ｐ１と第２の増幅回路１２の接続中点Ｐ２で接続する場合について述べたが 、本考案はこれに限らず、第１及び第２の増幅回路１１及び１２の出力端間を接 続するようにしても良い。

【００３０】

【考案の効果】

上述のように本考案によれば、第１のプツシユプル増幅回路を構成する第２の トランジスタのベースに位相素子を接続し、入力信号が立ち下がるとき、位相素 子を介して第２のトランジスタに流れ込むベース電流を引き込むことにより、第 ２のトランジスタを駆動するベース電流を増大させることができ、ダイナミツク レンジを狭めることなく第２のトランジスタに流れるエミツタ電流を増加させる ことができ、大振幅の入力信号が入力される場合にも立ち下がりスルーレートを 一段と向上することができる。

【図面の簡単な説明】

【図１】本考案による出力段回路の一実施例を示す接続
図である。

【図２】第１の増幅回路の出力端に表れる出力信号の特
性を示す信号波形図である。

【図３】他の実施例の説明に供する接続図である。

【図４】従来の出力段回路の説明に供する接続図であ
る。

【図５】その出力信号の特性を示す信号波形図である。

【図６】電流源の説明に供する接続図である。

【図７】従来の出力段回路の説明に供する接続図であ
る。

【符号の説明】

１０、２０……出力段回路、１１、１２……増幅回路、
Ｃ１０、Ｃ２０……コンデンサ。

Claims (2)

【実用新案登録請求の範囲】
1. 【請求項１】第１のプツシユプル増幅回路を構成する第
   １及び第２のトランジスタと、 上記第２のトランジスタのベースに他端を接地して接続
   された第１の電流源と、 上記第１及び第２のトランジスタのベース間に接続され
   る第１のバイアス電圧源と、 上記第１のトランジスタにダーリントン接続され、上記
   第１及び第２のトランジスタを入力信号により駆動する
   第３のトランジスタと、 第２のプツシユプル増幅回路を構成する第４及び第５の
   トランジスタと、 上記第４のトランジスタのベースに他端を接地して接続
   された第２の電流源と、 上記第４及び第５のトランジスタのベース間に接続され
   る第２のバイアス電圧源と、 上記第４のトランジスタにダーリントン接続され、上記
   第４及び第５のトランジスタを上記入力信号により駆動
   する第６のトランジスタと、 上記第２のトランジスタのベース及び上記第２のプツシ
   ユプル増幅回路の出力端との間に接続され、上記入力信
   号が立ち下がるとき、上記第２のトランジスタと上記第
   ５のトランジスタをダーリントン接続として動作させる
   位相素子とを具えることを特徴とする広帯域増幅回路。
2. 【請求項２】プツシユプル増幅回路を構成する第１及び
   第２のトランジスタと、 上記第２のトランジスタのベースに他端を接地して接続
   された第１の電流源と、 上記第１及び第２のトランジスタのベース間に接続され
   る第１のバイアス電圧源と、 上記第１のトランジスタにダーリントン接続され、上記
   第１及び第２のトランジスタを入力信号により駆動する
   第３のトランジスタと、 上記第３のトランジスタに並列に接続され上記入力信号
   をベースに入力する第４のトランジスタと、 上記第４のトランジスタのエミツタに他端を接地して接
   続された第２の電流源と、 上記第４のトランジスタのエミツタ及び上記第２の電流
   源と上記第２のトランジスタのベースとの間に接続さ
   れ、上記入力信号が立ち下がるとき、上記第２のトラン
   ジスタのベース電流を上記第２の電流源に引き込む位相
   素子とを具えることを特徴とする広帯域増幅回路。