JPH05309872A - Printing device - Google Patents

Abstract

PURPOSE:To obtain at real time high quality magnification printing output wherein it has a very simple circuit constitution and a dot width (thickness) of a longitudinal rule mark of a plurality of dot widths is unified. CONSTITUTION:This device is constituted so that when picture element data are put in continuously, two kinds of theoretical conversions of the picture element data put out constitution and the next stage image data following the picture element data are performed by an AND circuit 305 and OR circuit 306, at this time selectors 302-304 select any of theoretical conversion result data converted by a conversion device while making reference to a state of the image data of the stage after next or a preceding stage following the picture element data according to an output state of the image data.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、印刷装置に係り、特に
ホストコンピュータ等からの画像情報に応じて画像を印
刷する印刷装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printing apparatus, and more particularly to a printing apparatus for printing an image according to image information from a host computer or the like.

【０００２】[0002]

【従来の技術】従来の印刷装置、特にページプリンタ等
では、その装置に備えられたビットマップメモリに展開
されたビットマップデータをビデオクロック信号に同期
して拡大処理しながら印刷する必要がある場合、出力す
る際にビット密度を低くして出力するような構成をとる
装置以外では、あるビットを連続して出力することによ
って拡大印刷を実行するような構成が採用されている。2. Description of the Related Art In a conventional printing apparatus, especially a page printer, etc., when it is necessary to print while expanding bitmap data expanded in a bitmap memory provided in the apparatus in synchronization with a video clock signal. Other than an apparatus configured to output with a reduced bit density when outputting, a configuration is adopted in which enlarged printing is executed by continuously outputting a certain bit.

【０００３】図１０は従来の拡大印刷処理手順の一例を
示すフローチャートである。なお、(1) 〜(5) は各ステ
ップを示す。FIG. 10 is a flowchart showing an example of a conventional enlarged print processing procedure. Note that (1) to (5) indicate each step.

【０００４】ビデオクロック信号の立ち上がり時に、ビ
デオ信号として出力されるキャリー信号が「Ｈ」レベル
かどうかを判定し(1) 、ＹＥＳならば今出力した画像デ
ータと同一の画素データを再び出力し(2) 、次の画素デ
ータ処理のためステップ(1)に戻る。At the time of rising of the video clock signal, it is judged whether or not the carry signal output as the video signal is at the "H" level (1). If YES, the same pixel data as the image data just output is output again ( 2) Then, the process returns to step (1) for the next pixel data processing.

【０００５】一方、ステップ(1) の判定でＮＯの場合
は、その時、ロード信号が「Ｈ」レベルかどうかを判定
し(3) 、ＮＯならば次の画素データを出力し(4) 、ステ
ップ(1) に戻り、ＹＥＳならばデータバスを選択し出力
し(5) 、ステップ(1) に戻る。On the other hand, if the judgment in step (1) is NO, then it is judged whether or not the load signal is at the "H" level (3), and if NO, the next pixel data is output (4). Return to (1), and if YES, select the data bus and output (5), and return to step (1).

【０００６】[0006]

【発明が解決しようとする課題】従来の拡大印刷処理は
上記のように実行されているので、すなわち設定された
拡大率に従ってあるビットを連続して出力することによ
って拡大処理を行っているため、１ドット幅の縦の罫線
が複数ある場合、そのドット幅（太さ）が不統一、すな
わち２ドット幅のままのものと、１ドット幅のままのも
のとが混在し、画質が劣化してしまう等の問題点があっ
た。Since the conventional enlargement printing process is executed as described above, that is, the enlargement process is performed by continuously outputting a certain bit in accordance with the set enlargement ratio, When there are a plurality of 1-dot width vertical ruled lines, the dot widths (thicknesses) are not uniform, that is, the 2-dot width and the 1-dot width are mixed and the image quality deteriorates. There was a problem such as being lost.

【０００７】本発明は、上記の問題点を解決するために
なされたもので、画素データの出力状態に応じて画素デ
ータに後続する次々段または先行する前段の画像データ
状態を参照しながら前記変換手段が変換した何れかの論
理変換結果データを選択することにより、非常に簡単な
回路構成で、複数の１ドット幅の縦の罫線のドット幅
（太さ）が統一した高品位の拡大印刷出力をリアルタイ
ムで得ることができる安価な印刷装置を提供することを
目的とする。The present invention has been made to solve the above-mentioned problems, and the conversion is performed while referring to the image data state of the next stage or the preceding stage that follows the pixel data according to the output state of the pixel data. By selecting one of the logical conversion result data converted by the means, with a very simple circuit configuration, a high-quality enlarged print output in which the dot widths (thicknesses) of a plurality of 1-dot-width vertical ruled lines are unified It is an object of the present invention to provide an inexpensive printing device that can obtain the print quality in real time.

【０００８】[0008]

【課題を解決するための手段】本発明に係る印刷装置
は、連続して出力する画素データとこの画素データに後
続する次段の画像データとの２種類の論理変換を行う変
換手段と、画素データの出力状態に応じて画素データに
後続する次々段または先行する前段の画像データ状態を
参照しながら変換手段が変換した何れかの論理変換結果
データを選択する選択手段とを設けたものである。A printer according to the present invention comprises a conversion means for performing two kinds of logical conversion between pixel data continuously output and image data of the next stage following the pixel data, and a pixel. A selection means is provided for selecting one of the logical conversion result data converted by the conversion means while referring to the image data state of the next or subsequent stage following the pixel data according to the output state of the data. ..

【０００９】[0009]

【作用】本発明においては、画素データが連続して入力
されると、変換手段により連続して出力する画素データ
とこの画素データに後続する次段の画像データとの２種
類の論理変換が行われ、この時、選択手段が画素データ
の出力状態に応じて画素データに後続する次々段または
先行する前段の画像データ状態を参照しながら変換手段
が変換した何れかの論理変換結果データを選択すること
により、複数の１ドット幅の縦の罫線のドット幅（太
さ）を統一した拡大印刷することを可能とする。According to the present invention, when pixel data is continuously input, two kinds of logical conversion are performed between pixel data continuously output by the conversion means and image data of the next stage following this pixel data. At this time, the selecting means selects one of the logical conversion result data converted by the converting means while referring to the image data state of the next stage or the preceding stage following the pixel data according to the output state of the pixel data. As a result, it is possible to perform enlargement printing by unifying the dot widths (thicknesses) of a plurality of vertical ruled lines having a 1-dot width.

【００１０】[0010]

【実施例】図１は本発明の一実施例を示す印刷装置の概
略構成を説明するブロック図である。DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a block diagram for explaining the schematic construction of a printing apparatus showing an embodiment of the present invention.

【００１１】図において、１０１はホストからのデータ
を受信して一時的に格納する入力バッファ、１０２は装
置全体を制御するＣＰＵ、１０３は前記ＣＰＵ１０２で
実行される制御プログラムやホストから受信したデータ
に基づいて文字マトリクス等を生成するフォントデータ
を格納するＲＯＭ、１０４は前記ＣＰＵ１０２の作業領
域として用いられるＲＡＭ、１０５は１ページ分の印刷
データをビットマップデータとして展開するためのビッ
トマップメモリ、１０６はビットマップデータを拡大処
理しながらビデオ信号に変換する拡大Ｐ／Ｓ変換回路
（拡大パラレル／シリアル変換回路）、１０７は印字
部、１０８は各装置構成要素を接続し、データバス，制
御バス，アドレスバスから構成されるＣＰＵバスであ
る。In the figure, 101 is an input buffer for receiving and temporarily storing data from a host, 102 is a CPU for controlling the entire apparatus, 103 is a control program executed by the CPU 102 and data received from the host. A ROM for storing font data for generating a character matrix or the like on the basis, 104 is a RAM used as a work area of the CPU 102, 105 is a bitmap memory for expanding print data for one page as bitmap data, and 106 is Enlargement P / S conversion circuit (enlargement parallel / serial conversion circuit) for converting bit map data into a video signal while performing enlargement processing, 107 is a printing unit, 108 is each device constituent element connected, data bus, control bus, address A CPU bus composed of a bus.

【００１２】図２は、図１に示した拡大Ｐ／Ｓ変換回路
１０６の構成を説明する詳細ブロック図である。FIG. 2 is a detailed block diagram illustrating the configuration of the enlarged P / S conversion circuit 106 shown in FIG.

【００１３】図において、２０１はビデオクロック、２
０２は拡大率の値を設定する拡大率レジスタ、２０３は
前記拡大率レジスタ２０２からデータを受け取りビデオ
クロック２０１によってロード信号２０７とキャリー信
号２０８を生成する拡大処理制御ブロック、２０４は前
記ロード信号２０７によってデータバス２０９よりビッ
トマップデータをラッチし、それをビデオクロック２０
１によって順次シフトさせてビデオ信号２１０に変換す
るＰ／Ｓ変換ブロックである。なお、２０５はデータバ
スである。In the figure, 201 is a video clock, 2
Reference numeral 02 is an enlargement ratio register for setting the value of the enlargement ratio, 203 is an enlargement processing control block for receiving data from the enlargement ratio register 202 and generating a load signal 207 and a carry signal 208 by the video clock 201, and 204 is provided by the load signal 207. Bitmap data is latched from the data bus 209, and the data is transferred to the video clock 20.
It is a P / S conversion block that sequentially shifts by 1 to convert into a video signal 210. Incidentally, 205 is a data bus.

【００１４】図３は、図２に示したＰ／Ｓ変換ブロック
２０４の要部構成を説明する回路ブロック図である。FIG. 3 is a circuit block diagram for explaining a main structure of the P / S conversion block 204 shown in FIG.

【００１５】図において、３０１はフリップフロップ
で、クロック入力ＣＫにはビデオクロック２０１が入力
され、セレクタ３０２のセレクタ出力（Ｃ）をセレクタ
３０３の入力Ａに出力する。３０３，３０４はセレクタ
で、セレクタ３０２の入力Ａはフリップフロップ３０１
のＱ出力が入力され、入力Ｂにはビットマップとしての
データバス２０９が入力されて、ロード信号２０７がセ
レクト信号（Ｓ）としてセレクタ入力Ｓに入力される。
また、セレクタ３０３の入力Ａはセレクタ３０２のＣ出
力が入力され、入力Ｂにはフリップフロップ３０１のＱ
出力あるいはセレクタ３０４のＣ出力が入力されてキャ
リー信号２０８がセレクト信号（Ｓ）としてセレクタ入
力Ｓに入力される。さらに、セレクタ３０４の入力Ａに
はＡＮＤ回路３０５の出力が入力され、入力ＢにはＯＲ
回路３０６の出力が入力されて次次段の画素信号がセレ
クト信号（Ｓ）としてセレクタ入力Ｓに入力される。In the figure, 301 is a flip-flop, which inputs the video clock 201 to the clock input CK and outputs the selector output (C) of the selector 302 to the input A of the selector 303. Reference numerals 303 and 304 denote selectors, and the input A of the selector 302 is a flip-flop 301.
Q output is input, the data bus 209 as a bitmap is input to the input B, and the load signal 207 is input to the selector input S as the select signal (S).
Further, the C output of the selector 302 is input to the input A of the selector 303, and the Q output of the flip-flop 301 is input to the input B.
The output or the C output of the selector 304 is input and the carry signal 208 is input to the selector input S as the select signal (S). Further, the output of the AND circuit 305 is input to the input A of the selector 304, and the input B is ORed.
The output of the circuit 306 is input and the pixel signal of the next stage is input to the selector input S as the select signal (S).

【００１６】なお、各セレクタ３０２，３０３，３０４
は、図４に示すようにセレクト信号がＬ／Ｈと変化する
と、セレクタ出力（Ｃ）として入力Ａ／入力Ｂの何れか
の入力を選択する。Note that each of the selectors 302, 303, 304
When the select signal changes to L / H as shown in FIG. 4, either input A / input B is selected as the selector output (C).

【００１７】このように構成された印刷装置において、
画素データが連続して入力されると、変換手段により連
続して出力する画素データとこの画素データに後続する
次段の画像データとの２種類の論理変換が行われ、この
時、選択手段が画素データの出力状態に応じて画素デー
タに後続する次々段または先行する前段の画像データ状
態を参照しながら前記変換手段が変換した何れかの論理
変換結果データを選択することにより、複数の１ドット
幅の縦の罫線のドット幅（太さ）を統一した拡大印刷す
ることを可能とする。In the printing apparatus constructed as described above,
When pixel data is continuously input, two kinds of logical conversion between pixel data continuously output by the conversion means and image data of the next stage subsequent to this pixel data are performed. At this time, the selection means By selecting one of the logical conversion result data converted by the converting means while referring to the image data state of the next stage or the preceding stage following the pixel data according to the output state of the pixel data, a plurality of 1-dot It is possible to perform enlarging printing by unifying the dot width (thickness) of vertical ruled lines.

【００１８】図５は、図２に示した拡大処理制御ブロッ
クの一例を示す回路図である。FIG. 5 is a circuit diagram showing an example of the enlargement processing control block shown in FIG.

【００１９】図において、４０１は加算器で、拡大率レ
ジスタ２０２の値とレジスタ４０２の値を加算し、オー
バーフローすると、ハイレベル「Ｈ」を出力する。４０
２は前記加算器４０１の加算結果を一時的に格納するレ
ジスタ、４０３，４０４はフリップフロップ、４０５は
Ｎ回カウントすると１カウントローレベル「Ｌ」を出力
するＮ進カウンタ、４０６はインバータで、ビデオクロ
ック２０１を反転した反転クロックをフリップフロップ
４０３，４０４のクロック入力に出力する。なお、４０
７はＮＡＮＤ回路、４０８はＡＮＤ回路である。In the figure, reference numeral 401 denotes an adder, which adds the value of the enlargement ratio register 202 and the value of the register 402, and outputs a high level "H" when it overflows. 40
2 is a register for temporarily storing the addition result of the adder 401, 403 and 404 are flip-flops, 405 is an N-ary counter which outputs 1 count low level “L” when counting N times, 406 is an inverter, and The inverted clock obtained by inverting the clock 201 is output to the clock inputs of the flip-flops 403 and 404. 40
7 is a NAND circuit, and 408 is an AND circuit.

【００２０】以下、図６に示すフローチャートおよび図
７，図８に示す印字出力例を参照しながらビットマップ
拡大処理動作について説明する。The bit map enlargement processing operation will be described below with reference to the flow chart shown in FIG. 6 and the print output examples shown in FIGS.

【００２１】図６は本発明に係る印刷装置におけるビッ
トマップ拡大処理手順の一例を示すフローチャートであ
る。なお、(1) 〜(7) は各ステップを示す。FIG. 6 is a flowchart showing an example of a bitmap enlargement processing procedure in the printing apparatus according to the present invention. Note that (1) to (7) indicate each step.

【００２２】ビデオクロック２０７の立ち上がり時に、
キャリー信号２０８が「Ｈ」レベルかどうかを判定し
(1) 、ＹＥＳならば次々段の画素データを参照し、それ
が白（ローレベル「Ｌ」）の時は(2) 、今出力した画素
データと次段の画素データとの論理積（ＡＮＤ）をとっ
たもの追加してＡＮＤ回路３０５から出力し(3) 、ステ
ップ(1) に戻る。When the video clock 207 rises,
Determine whether the carry signal 208 is at "H" level
(1) If YES, refer to the pixel data of the next stage, and if it is white (low level "L"), (2) If the AND of the pixel data just output and the pixel data of the next stage (AND ) Is added and output from the AND circuit 305 (3), and the process returns to step (1).

【００２３】一方、ステップ(2) の判定でＮＯの場合
は、すなわち次々段の画素データを参照し、それが黒
（ハイレベル「Ｈ」）の時は、今出力した画素データと
次段の画素データと論理和（ＯＲ）をとったもの追加し
てＯＲ回路３０６から出力し(4)、ステップ(1) に戻
る。On the other hand, if the determination in step (2) is NO, that is, the pixel data of the next stage is referred to, and when it is black (high level "H"), the pixel data output now and the next stage are compared. The logical sum (OR) of the pixel data is added and output from the OR circuit 306 (4), and the process returns to step (1).

【００２４】一方、ステップ(1) の判定でＮＯの場合
は、その時、ロード信号が「Ｈ」レベルかどうかを判定
し(5) 、ＮＯならば次の画素データを出力し(6) 、ステ
ップ(1) に戻り、ＹＥＳならばデータバス２０９を選択
し出力し(7) 、ステップ(1) に戻る。 これにより、複
数の１ドット幅の縦の罫線があるものを拡大してもすべ
てが１ドット幅のままであり、図７，図８に示すように
高品位な罫線印字出力を得ることができる。On the other hand, if the judgment in step (1) is NO, then it is judged whether or not the load signal is at the "H" level (5), and if NO, the next pixel data is output (6), and the step Returning to (1), if YES, the data bus 209 is selected and output (7), and the process returns to step (1). As a result, even if a plurality of vertical ruled lines having a 1-dot width is enlarged, all of them remain at the 1-dot width, and a high-quality ruled-line printout can be obtained as shown in FIGS. 7 and 8. ..

【００２５】図７，図８は本発明の印刷装置における拡
大処理出力例を示す図であり、図７は１ドット幅の黒の
罫線画像の拡大出力状態を示し、（ａ）は拡大前状態を
示し、（ｂ）は従来の拡大出力状態を示し、（ｃ）は本
発明による拡大出力状態を示す。FIGS. 7 and 8 are views showing an example of enlargement processing output in the printing apparatus of the present invention. FIG. 7 shows an enlargement output state of a black ruled line image having a 1-dot width, and (a) shows a state before enlargement. (B) shows a conventional enlarged output state, and (c) shows an enlarged output state according to the present invention.

【００２６】一方、図８は、１ドット幅の白の罫線画像
の拡大出力状態を示し、（ａ）は拡大前状態を示し、
（ｂ）は従来の拡大出力状態を示し、（ｃ）は本発明に
よる拡大出力状態を示す。On the other hand, FIG. 8 shows an enlarged output state of a white ruled line image having a 1-dot width, (a) shows a state before enlargement,
(B) shows a conventional enlarged output state, and (c) shows an enlarged output state according to the present invention.

【００２７】なお、上記実施例では次々段の画素データ
を参照して論理変換をして１ドット幅の縦の罫線のドッ
ト幅（太さ）を統一しているが、前段の（既に１クロッ
ク前に出力された）画素データを参照することによって
も可能であり、その一例の回路例の一例を図９に示す。In the above-described embodiment, the dot data (thickness) of the vertical ruled line of 1 dot width is unified by referring to the pixel data of the next stage to perform logical conversion, but This is also possible by referring to (previously output) pixel data, and an example of the circuit example is shown in FIG.

【００２８】図９は本発明の他の実施例を示す印刷装置
における拡大Ｐ／Ｓ変換回路１０６の他の構成を説明す
る詳細ブロック図であり、図３と同一のものには同じ符
号を付してある。FIG. 9 is a detailed block diagram for explaining another configuration of the enlarged P / S conversion circuit 106 in the printing apparatus showing another embodiment of the present invention. The same parts as those in FIG. 3 are designated by the same reference numerals. I am doing it.

【００２９】この図に示されるように、図３との相違点
は、図１に示した拡大Ｐ／Ｓ変換回路１０６が次々段の
画素データを参照しているのに対して、この例では前段
の（既に１クロック前に出力された）画素データを参照
するためのフリップフロップ９０１を１個追加して、こ
の前段の画素データを一時的に保持し、そしてこのデー
タをセレクタ３０４に出力しているところである。As shown in this figure, the difference from FIG. 3 is that the enlarged P / S conversion circuit 106 shown in FIG. 1 refers to the pixel data of the next stage, but in this example. One flip-flop 901 for referring to the pixel data of the previous stage (already output one clock before) is added, the pixel data of the previous stage is temporarily held, and this data is output to the selector 304. It's about to come.

【００３０】[0030]

【発明の効果】以上説明したように、本発明は画素デー
タが連続して入力されると、変換手段により連続して出
力する画素データとこの画素データに後続する次段の画
像データとの２種類の論理変換が行われ、この時、選択
手段が画素データの出力状態に応じて画素データに後続
する次々段または先行する前段の画像データ状態を参照
しながら変換手段が変換した何れかの論理変換結果デー
タを選択する様に構成したので、非常に簡単な回路構成
で、複数の１ドット幅の縦の罫線のドット幅（太さ）が
統一した高品位の拡大印刷出力をリアルタイムで得るこ
とができる効果を奏する。As described above, according to the present invention, when the pixel data is continuously input, the pixel data continuously output by the conversion means and the image data of the next stage subsequent to the pixel data are provided. A kind of logic conversion is performed, and at this time, any one of the logics converted by the selecting means with reference to the image data state of the next stage or the preceding stage that follows the pixel data, depending on the output state of the pixel data. Since it is configured to select the conversion result data, it is possible to obtain in real time a high-quality enlarged print output in which the dot widths (thicknesses) of the vertical ruled lines with multiple 1-dot widths are unified with a very simple circuit configuration. There is an effect that can be.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の一実施例を示す印刷装置の概略構成を
説明するブロック図である。FIG. 1 is a block diagram illustrating a schematic configuration of a printing apparatus according to an embodiment of the present invention.

【図２】図１に示した拡大Ｐ／Ｓ変換回路の構成を説明
する詳細ブロック図である。FIG. 2 is a detailed block diagram illustrating a configuration of an enlarged P / S conversion circuit shown in FIG.

【図３】図２に示したＰ／Ｓ変換ブロックの要部構成を
説明する回路ブロック図である。FIG. 3 is a circuit block diagram illustrating a main part configuration of a P / S conversion block shown in FIG.

【図４】図３に示したセレクタの動作を説明する図であ
る。FIG. 4 is a diagram for explaining the operation of the selector shown in FIG.

【図５】図２に示した拡大処理制御ブロックの一例を示
す回路図である。5 is a circuit diagram showing an example of an enlargement processing control block shown in FIG.

【図６】本発明に係る印刷装置におけるビットマップ拡
大処理手順の一例を示すフローチャートである。FIG. 6 is a flowchart showing an example of a bitmap enlargement processing procedure in the printing apparatus according to the present invention.

【図７】本発明の印刷装置における拡大処理出力例を示
す図である。FIG. 7 is a diagram showing an output example of enlargement processing in the printing apparatus of the present invention.

【図８】本発明の印刷装置における拡大処理出力例を示
す図である。FIG. 8 is a diagram showing an output example of enlargement processing in the printing apparatus of the present invention.

【図９】本発明の他の実施例を示す印刷装置における拡
大Ｐ／Ｓ変換回路の他の構成を説明する詳細ブロック図
である。FIG. 9 is a detailed block diagram illustrating another configuration of the enlarged P / S conversion circuit in the printing apparatus showing another embodiment of the present invention.

【図１０】従来の拡大印刷処理手順の一例を示すフロー
チャートである。FIG. 10 is a flowchart illustrating an example of a conventional enlarged print processing procedure.

【符号の説明】[Explanation of symbols]

３０１ フリップフロップ ３０２ セレクタ ３０３ セレクタ ３０４ セレクタ ３０５ ＡＮＤ回路 ３０６ ＯＲ回路 301 flip-flop 302 selector 303 selector 304 selector 305 AND circuit 306 OR circuit

Claims (1)

【特許請求の範囲】[Claims] 【請求項１】 ホストコンピュータから画像データを受
信してビット展開を行い、前記ビット展開された画像デ
ータを構成する複数の画素データのうちのいくつかの画
素データを連続して出力することにより拡大して印字処
理を行う印刷装置において、連続して出力する画素デー
タとこの画素データに後続する次段の画像データとの２
種類の論理変換を行う変換手段と、前記画素データの出
力状態に応じて前記画素データに後続する次々段または
先行する前段の画像データ状態を参照しながら前記変換
手段が変換した何れかの論理変換結果データを選択する
選択手段とを具備したことを特徴とする印刷装置。1. Enlargement by receiving image data from a host computer, performing bit expansion, and successively outputting some pixel data of a plurality of pixel data forming the bit expanded image data. In a printing apparatus that performs a printing process by performing a printing process, the pixel data that is continuously output and the image data of the next stage that follows the pixel data are 2
Conversion means for performing a kind of logical conversion, and any logical conversion converted by the conversion means while referring to the image data state of the next or subsequent stage following the pixel data according to the output state of the pixel data. A printing apparatus comprising: a selection unit that selects result data.