JPH0530305B2 - - Google Patents
Info
- Publication number
- JPH0530305B2 JPH0530305B2 JP62221548A JP22154887A JPH0530305B2 JP H0530305 B2 JPH0530305 B2 JP H0530305B2 JP 62221548 A JP62221548 A JP 62221548A JP 22154887 A JP22154887 A JP 22154887A JP H0530305 B2 JPH0530305 B2 JP H0530305B2
- Authority
- JP
- Japan
- Prior art keywords
- lower frames
- island
- resin
- leads
- support plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 17
- 239000011347 resin Substances 0.000 claims description 16
- 229920005989 resin Polymers 0.000 claims description 16
- 238000004519 manufacturing process Methods 0.000 claims description 13
- 238000007789 sealing Methods 0.000 claims description 13
- 238000007747 plating Methods 0.000 claims description 10
- 238000009713 electroplating Methods 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 2
- 238000000034 method Methods 0.000 description 10
- 238000005192 partition Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000005452 bending Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は樹脂封止型半導体装置の製造方法に関
する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method of manufacturing a resin-sealed semiconductor device.
樹脂封止型ICの量産に伴い、製造工程の簡易
化や経済性が要求されてきた。
With the mass production of resin-encapsulated ICs, there has been a demand for simpler and more economical manufacturing processes.
第３図は従来の樹脂封止型半導体装置の製造方
法の一例を説明するためのリードフレームの平面
図である。 FIG. 3 is a plan view of a lead frame for explaining an example of a conventional method for manufacturing a resin-sealed semiconductor device.
リードフレームは、上フレーム５U及び下フレ
ーム５Dとの間に上下の支持板１２U及び１２Dを
介して支持されるアイランド１と、アイランド１
を取囲むｎ本のリード３、（ｉ＝１〜ｎ）と、上
下フレーム５U，５D間のリード間を直線で結ぶ２
本のタイバー４R，４Lと、同一構成の隣接する領
域とを区切る区切板７R，７Lを有している。 The lead frame includes an island 1 supported via upper and lower support plates 12 U and 12 D between an upper frame 5 U and a lower frame 5 D ;
A straight line connects the n leads 3 (i = 1 to n) surrounding the frame and the leads between the upper and lower frames 5 U and 5 D.
It has partition plates 7 R and 7 L that separate the book tie bars 4 R and 4 L from adjacent areas having the same configuration.
樹脂封止型ICを製造する場合は、アイランド
１にICチツプを載置して、各リード線３iの先端
とICチツプのボンデイングパツド間を接続した
後、点線に示すようにモールド工程において樹脂
封止部８を形成する。その後、リードフレームに
めつき電位を印加して樹脂封止部８から露出して
いる外部リードを電気めつきしてから、上下フレ
ーム５U，５Dやタイバー４R，４Lおよび区切板７
Ｒ，７Lを切り離してそれぞれのリード３iを分離
し、次のリード曲げ加工などの外部リード加工工
程に送る。 When manufacturing a resin-molded IC, after placing the IC chip on island 1 and connecting the tip of each lead wire 3 i to the bonding pad of the IC chip, the molding process is performed as shown by the dotted line. A resin sealing portion 8 is formed. After that, a plating potential is applied to the lead frame to electroplate the external leads exposed from the resin sealing part 8, and then the upper and lower frames 5U , 5D , tie bars 4R , 4L , and the partition plate 7
R and 7L are separated to separate each lead 3i and sent to the next external lead processing process such as lead bending processing.
上述した従来の樹脂封止型半導体装置の製造方
法に用いられるリードフレームは、リードフレー
ムの上下フレームと線リートが電気的に接続され
ており、樹脂、封止型ICの樹脂封止工程後の外
部リードの電気めつき工程において、最終的に切
断廃棄される上下フレームにまでめつきが施され
て、高価なめつき材料が無駄に使用されるという
問題があつた。
In the lead frame used in the above-mentioned conventional method for manufacturing resin-encapsulated semiconductor devices, the upper and lower frames of the lead frame and the wire lead are electrically connected, and the resin and the resin-encapsulated IC after the resin encapsulation process are In the process of electroplating the external leads, there is a problem in that the upper and lower frames, which are ultimately cut and discarded, are also plated, and expensive plating materials are wasted.
また、リードフレームの上下フレームにめつき
が施されると、その後の製造工程の一つである捺
印やリード切断・曲げの装置にて加工する際に、
両フレームのめつきがこすり取られ、めつきくず
により品質問題が発生するという問題があつた。 In addition, once the upper and lower frames of the lead frame are plated, during subsequent manufacturing processes, such as stamping and processing using lead cutting and bending equipment,
There was a problem in that the plating on both frames was scraped off and the plating debris caused quality problems.
本発明は、めつきくずによる品質問題がなく、
かつ経済的な樹脂封止型半導体装置の製造方法を
提供することにある。 The present invention has no quality problems due to plating scraps,
Another object of the present invention is to provide an economical method for manufacturing a resin-sealed semiconductor device.
本発明の特徴は、それぞれの内側に少なくとも
１つの凸部を有する上下フレームと、前記上下フ
レームの中間に設けられたアイランドと、前記上
下フレーム間を前記上下フレームと平行に配列さ
れかつその先端部が前記アイランドの周辺を取り
囲む複数のリードと、前記リードの配列と前記上
下フレームとの間に位置しかつその先端部が前記
アイランドを支持する支持板と、前記上下フレー
ムと直角に延在して、前記上下フレーム、前記指
示板および前記リード間を接続するタイバーとを
金属帯板に連続して設けたリードフレームを用意
する工程と、前記アイランド上に半導体チツプを
搭載する工程と、前記凸部、前記リードの先端
部、前記支持板の先端部、前記アイランドおよび
前記半導体チツプを樹脂封止して樹脂封止部を形
成する工程と、前記タイバーの前記上下フレーム
と接続している両端部分を切断し、これにより前
記リードおよび前記支持板が前記上下フレームか
ら電気的に絶縁され、前記リードおよび前記支持
板どうしは前記タイバーの残りの部分で電気的に
接続された状態を維持し、かつ前記凸部によつて
のみ前記樹脂封止部が機械的に前記上下フレーム
から懸垂された形態とせしめる工程と、前記タイ
バーの残りの部分でたがいに電気的に接続され、
外部リードとなる前記樹脂封止部から露出する前
記リードおよび前記支持板の部分にめつき電位を
印加して電気めつきを行なう工程と、前記凸部を
切断して前記樹脂封止部を前記上下フレームから
分離する工程とを含む樹脂封止型半導体装置の製
造方法にある。
The present invention is characterized by: upper and lower frames each having at least one convex portion on the inside; an island provided between the upper and lower frames; a plurality of leads surrounding the periphery of the island; a support plate that is located between the array of the leads and the upper and lower frames and whose tips support the island; and a supporting plate that extends perpendicularly to the upper and lower frames; , a step of preparing a lead frame in which the upper and lower frames, the indicator plate and a tie bar connecting the leads are successively provided on a metal strip; a step of mounting a semiconductor chip on the island; and a step of mounting the semiconductor chip on the island; , forming a resin-sealed portion by sealing the tip of the lead, the tip of the support plate, the island, and the semiconductor chip with resin; the leads and the support plates are electrically isolated from the upper and lower frames, the leads and the support plates remain electrically connected through the remaining portions of the tie bars, and the a step in which the resin sealing portion is mechanically suspended from the upper and lower frames only by the convex portion; and electrically connected to each other by the remaining portions of the tie bar;
A step of performing electroplating by applying a plating potential to the parts of the leads and the supporting plate exposed from the resin sealing part, which will become external leads, and cutting the convex part to attach the resin sealing part to the resin sealing part. A method of manufacturing a resin-sealed semiconductor device includes a step of separating it from an upper and lower frame.
次に、本発明の実施例について図面を参照して
説明する。
Next, embodiments of the present invention will be described with reference to the drawings.
第１図は本発明の一実施例を説明するためのリ
ードフレームの平面図である。 FIG. 1 is a plan view of a lead frame for explaining one embodiment of the present invention.
リードフレームは、上下フレーム５U及び５Dに
それぞれ凸部６UL，６UR及び６DL，６DUを設け、
アイランド１を支持する支持板２D，２Uがそれぞ
れタイバー４R，４Lとに連結している点が異る以
外は第３図のリードフレームと同一である。 The lead frame has convex portions 6 UL , 6 UR , 6 DL , and 6 DU on the upper and lower frames 5 U and 5 D , respectively.
The lead frame is the same as the lead frame shown in FIG. 3, except that support plates 2 D and 2 U supporting the island 1 are connected to tie bars 4 R and 4 L , respectively.
第２図は第１図のリードフレームを用いた樹脂
封止型半導体装置の製造方法の一実施例を説明す
るための樹脂封止されたリードフレームの平面図
である。 FIG. 2 is a plan view of a resin-sealed lead frame for explaining an embodiment of a method for manufacturing a resin-sealed semiconductor device using the lead frame of FIG. 1. FIG.
リードフレームは、ICチツプを載置してボン
デイング工程を終了したアイランド１と支持板２
Ｕ，２Dの先端とリードの先端及び凸部６UL，６UR
及び６DL，６DUを含んで樹脂封止する。 The lead frame consists of island 1 and support plate 2 on which the IC chip has been placed and the bonding process has been completed.
U , 2 D tip and lead tip and protrusion 6 UL , 6 UR
6 DL and 6 DU are included and sealed with resin.
次に、上下フレームは上下フレームの凸部６U
Ｌ，６UR及び６DL，６DUを除いてタイバー４R，４L
及び区切板７R，７Lの上下端を上下フレーム５U，
５Dから切離すために切断９U，９D等を設ける。 Next, the upper and lower frames are connected to the convex portion 6 U of the upper and lower frames.
Tie bar 4 R , 4 L except L , 6 UR and 6 DL , 6 DU
And the upper and lower ends of the partition plates 7 R , 7 L are connected to the upper and lower frames 5 U ,
Cuts 9 U , 9 D, etc. are provided to separate it from 5 D.
従つて、上下フレーム５U，５Dは４個の凸部を
介して、樹脂封止部８と機械的に結合されている
が、電気的には全てのリード３iと絶縁されてい
る。 Therefore, although the upper and lower frames 5 U and 5 D are mechanically connected to the resin sealing part 8 via the four convex parts, they are electrically insulated from all the leads 3 i .
次のリード３iの電気めつき工程では、上下フ
レーム５U及び５Dにめつき電位を与えないので、
高価なめつき材料は無駄に付着しない。 In the next electroplating process for lead 3 i , no plating potential is applied to the upper and lower frames 5 U and 5 D , so
Expensive plating materials do not adhere unnecessarily.
以上説明したように本発明はリードフレームの
樹脂封止後にリードの上下フレームを電気的に切
離して、タイバーによつて電気的・機械的に結ば
れている外部リードに電気めつきを施すことによ
り、経済的であり、かつその後の樹脂封止型半導
体装置の外部リード加工工程において上下フレー
ムに起因するめつきくずによる品質問題を発生し
ない効果がある。
As explained above, the present invention electrically separates the upper and lower frames of the lead after the lead frame is sealed with resin, and electroplats the external leads that are electrically and mechanically connected by tie bars. This method is economical and has the effect of not causing quality problems due to plating debris caused by the upper and lower frames in the subsequent external lead processing process of the resin-sealed semiconductor device.
第１図は本発明の一実施例を説明するためのリ
ードフレームの平面図、第２図は第１図のリード
フレームを用いた樹脂封止型半導体装置の製造方
法を説明するための樹脂封止されたリードフレー
ムの平面図、第３図は従来の樹脂封止型半導体装
置の製造方法を説明するためのリードフレームの
一例の平面図である。
１……アイランド、２D，２U支持板、３i……リ
ード、４L，４R……タイバー、５D……下フレー
ム、５U……上フレーム、６UL，６UR，６DL，６DU
……凸部、７L，７R……区切板、８……樹脂封止
部、９D，９U……切断部。
FIG. 1 is a plan view of a lead frame for explaining one embodiment of the present invention, and FIG. 2 is a plan view of a resin-sealed semiconductor device for explaining a method of manufacturing a resin-sealed semiconductor device using the lead frame of FIG. FIG. 3 is a plan view of an example of a lead frame for explaining a conventional method of manufacturing a resin-sealed semiconductor device. 1... Island, 2 D , 2 U support plate, 3 i ... Lead, 4 L , 4 R ... Tie bar, 5 D ... Lower frame, 5 U ... Upper frame, 6 UL , 6 UR , 6 DL ,6 DU
... Convex portion, 7 L , 7 R ... Partition plate, 8 ... Resin sealing portion, 9 D , 9 U ... Cutting portion.
Claims (1)
する上下フレームと、前記上下フレームの中間に
設けられたアイランドと、前記上下フレーム間を
前記上下フレームと平衡に配置されかつその先端
部が前記アイランド部の周辺を取り囲む複数のリ
ードと、前記リードの配列と前記上下フレームと
の間に位置しかつその先端部が前記アイランドを
支持する支持板と、前記上下フレームと直角に延
在して、前記上下フレーム、前記支持板および前
記リード間を接続するタイバーとを金属帯板に連
続して設けたリードフレームを用意する工程と、 前記アイランドに半導体チツプを搭載する工程
と、 前記凸部、前記リードの先端部、前記支持板の
先端部、前記アイランドおよび前記半導体チツプ
を樹脂封止して樹脂封止部を形成する工程と、 前記タイバーの前記上下フレームとを接続して
いる前端部分を切断し、これより前記リードおよ
び前記支持板が前記上下フレームから電気的に絶
縁され、前記リードおよび前記支持板どうしは前
記タイバーの残りの部分で電気的に接続された状
態を維持し、かつ前記凸部によつてのみ前記樹脂
封止部が機械的に前記上下フレームから懸垂され
た形態とせしめる工程と、 前記タイバーの残りの部分で互いに電気的に接
続され、外部リードとなる前記樹脂封止部から露
出する前記リードおよび前記支持板の部分にめつ
き電位を印加して電気めつきを行う工程と、 前記凸部を切断し前記樹脂封止部を前記上下フ
レームから分離する工程と を含むことを特徴とする樹脂封止型半導体装置の
製造方法。[Scope of Claims] 1. Upper and lower frames each having at least one convex portion on the inside thereof, an island provided between the upper and lower frames, and an island disposed between the upper and lower frames in equilibrium with the upper and lower frames and at its tip. a plurality of leads that surround the periphery of the island, a support plate that is located between the arrangement of the leads and the upper and lower frames, and whose tips support the island, and that extend perpendicularly to the upper and lower frames. a step of preparing a lead frame in which the upper and lower frames, the support plate, and a tie bar connecting the leads are continuously provided on a metal strip; a step of mounting a semiconductor chip on the island; and a step of mounting a semiconductor chip on the island; a step of sealing the tip of the lead, the tip of the support plate, the island, and the semiconductor chip with resin to form a resin-sealed portion; and a front end of the tie bar connecting the upper and lower frames. cutting a portion so that the leads and the support plates are electrically insulated from the upper and lower frames, and the leads and the support plates remain electrically connected to each other through the remaining portions of the tie bars; and a step of mechanically suspending the resin sealing portion from the upper and lower frames only by the convex portion; a step of electroplating by applying a plating potential to the portions of the leads and the support plate exposed from the sealing portion; and a step of cutting the convex portion and separating the resin sealing portion from the upper and lower frames. A method of manufacturing a resin-sealed semiconductor device, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22154887A JPS6464244A (en) | 1987-09-03 | 1987-09-03 | Lead frame |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22154887A JPS6464244A (en) | 1987-09-03 | 1987-09-03 | Lead frame |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6464244A JPS6464244A (en) | 1989-03-10 |
| JPH0530305B2 true JPH0530305B2 (en) | 1993-05-07 |
Family
ID=16768447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22154887A Granted JPS6464244A (en) | 1987-09-03 | 1987-09-03 | Lead frame |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6464244A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100301715B1 (en) * | 1993-11-06 | 2001-10-22 | 윤종용 | Lead frame for semiconductor package |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS564259A (en) * | 1979-06-25 | 1981-01-17 | Hitachi Ltd | Lead frame |
| JPS5651598A (en) * | 1979-10-05 | 1981-05-09 | Hitachi Ltd | Plating jig |
| JPS5788752A (en) * | 1980-11-25 | 1982-06-02 | Hitachi Ltd | Lead frame and semiconductor device prepared by using the same |
-
1987
- 1987-09-03 JP JP22154887A patent/JPS6464244A/en active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS564259A (en) * | 1979-06-25 | 1981-01-17 | Hitachi Ltd | Lead frame |
| JPS5651598A (en) * | 1979-10-05 | 1981-05-09 | Hitachi Ltd | Plating jig |
| JPS5788752A (en) * | 1980-11-25 | 1982-06-02 | Hitachi Ltd | Lead frame and semiconductor device prepared by using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6464244A (en) | 1989-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920010198B1 (en) | Leadframe and method of producing electronic components using such improved lead frame | |
| TW558819B (en) | Leadframe, method of manufacturing the same, and method of manufacturing a semiconductor device using the same | |
| US7846774B2 (en) | Multiple row exposed leads for MLP high density packages | |
| EP1237187A2 (en) | Resin-encapsulated semiconductor device and method for manufacturing the same | |
| US9363901B2 (en) | Making a plurality of integrated circuit packages | |
| JPH0629147U (en) | Lead exposed semiconductor package | |
| JPH0546045U (en) | Semiconductor package | |
| US6882048B2 (en) | Lead frame and semiconductor package having a groove formed in the respective terminals for limiting a plating area | |
| JPS6151933A (en) | Manufacture of semiconductor device | |
| JPS63258050A (en) | Semiconductor device | |
| JPH0530305B2 (en) | ||
| JPS60136248A (en) | Manufacture of lead frame | |
| JP3134445B2 (en) | Resin-sealed semiconductor device | |
| JPH01125963A (en) | Lead frame | |
| JP3360055B2 (en) | Lead plating equipment | |
| JPS5850762A (en) | Lead frame for semiconductor device | |
| KR200148634Y1 (en) | Semiconductor package | |
| JPS634355B2 (en) | ||
| JPS62203358A (en) | Lead frame for semiconductor device | |
| JPH02159752A (en) | Lead frame | |
| JPH09213859A (en) | Manufacture of semiconductor device | |
| JPH0363811B2 (en) | ||
| JPH0777248B2 (en) | Resin-sealed semiconductor device and manufacturing method thereof | |
| KR910010687A (en) | IC manufacturing method using bonded lead frame | |
| JPS63156346A (en) | Lead frame |