JPH05302943A - Pulse measuring apparatus - Google Patents
Pulse measuring apparatusInfo
- Publication number
- JPH05302943A JPH05302943A JP13205392A JP13205392A JPH05302943A JP H05302943 A JPH05302943 A JP H05302943A JP 13205392 A JP13205392 A JP 13205392A JP 13205392 A JP13205392 A JP 13205392A JP H05302943 A JPH05302943 A JP H05302943A
- Authority
- JP
- Japan
- Prior art keywords
- read
- signal
- pulse
- result storage
- measurement result
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measuring Frequencies, Analyzing Spectra (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は、マイクロコンピュー
タ等の半導体装置へ入力するパルスの幅，あるいは周期
を測定するパルス測定装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pulse measuring device for measuring the width or period of a pulse input to a semiconductor device such as a microcomputer.
【０００２】[0002]
【従来の技術】図６は従来のパルス測定装置の一例を示
すブロック構成図である。図において、１はカウンタで
あり、外部入力パルスの幅，あるいは周期をカウントす
る。２はカウンタ１の内容を測定完了時に保持する測定
結果格納レジスタ。３，４はスイッチであり、スイッチ
３は転送信号によってＯＮ，ＯＦＦ、スイッチ４はレジ
スタ２の読み出し信号によってＯＮ，ＯＦＦする。５は
データバスであり、レジスタ２の内容を読み出すとこの
データバス５へ出力される。2. Description of the Related Art FIG. 6 is a block diagram showing an example of a conventional pulse measuring device. In the figure, 1 is a counter, which counts the width or cycle of the external input pulse. 2 is a measurement result storage register that holds the contents of the counter 1 when the measurement is completed. Reference numerals 3 and 4 denote switches. The switch 3 is turned on and off by a transfer signal, and the switch 4 is turned on and off by a read signal from the register 2. Reference numeral 5 is a data bus, which is output to the data bus 5 when the contents of the register 2 are read.
【０００３】次に動作について説明する。カウンタ１は
外部入力パルスの幅，あるいは周期をカウントする。例
として、入力パルスの“Ｌ”レベルと“Ｈ”レベルの各
々の幅をカウントするモードについて、図２の一部を用
いて説明する。外部入力パルスが例えば図２に示すよう
なパルスとする。このパルスの立ち上がり，立ち下がり
時にそのエッジを検出して、転送信号を発生させ、スイ
ッチ３をＯＮしてカウンタ１の内容を測定結果格納レジ
スタ２へ転送する。つまり、外部入力パルスの立ち上が
り，立ち下がりエッジごとに、カウンタ１の内容は測定
結果格納レジスタ２へ転送されるので、この転送後にレ
ジスタ２の内容を、読み出し信号によりスイッチ４をＯ
Ｎして読み出すことにより各パルスの幅を求めることが
できる。入力パルスの“Ｌ”パルス幅のカウント値
は、転送信号Ａによりレジスタ２に転送される。転送
後、レジスタ２の値を読み出し信号Ｄで読み出すことに
よりパルス幅を求めることができる。尚、読み出し信
号を発生するタイミングはプログラムにより決められ、
転送信号と転送信号との間に発生する。Next, the operation will be described. The counter 1 counts the width or cycle of the external input pulse. As an example, a mode of counting the width of each of the “L” level and the “H” level of the input pulse will be described with reference to part of FIG. The external input pulse is, for example, a pulse as shown in FIG. The rising edge and the falling edge of this pulse are detected, a transfer signal is generated, the switch 3 is turned on, and the contents of the counter 1 are transferred to the measurement result storage register 2. In other words, the contents of the counter 1 are transferred to the measurement result storage register 2 at each rising and falling edge of the external input pulse. Therefore, after this transfer, the contents of the register 2 are switched to the switch 4 by the read signal.
The width of each pulse can be obtained by reading out N. The count value of the “L” pulse width of the input pulse is transferred to the register 2 by the transfer signal A. After the transfer, the pulse width can be obtained by reading the value of the register 2 with the read signal D. The timing for generating the read signal is determined by the program,
It occurs between transfer signals.
【０００４】[0004]
【発明が解決しようとする課題】従来のパルス測定装置
は以上のように構成されており、入力パルスの幅，ある
いは周期を入力パルスの立ち上がり，立ち下がりのエッ
ジを検出して、その検出パルス（転送信号）で、カウン
タ１の内容を、測定結果格納レジスタ２に転送するのみ
であった。従って、レジスタ２の内容を読み出すことと
は全く無関係に、入力パルスのエッジ検出により、カウ
ンタ１の値をレジスタ２に転送するため、レジスタ２を
読み出した時、そのパルス幅の値が順序よくぬけること
なく読み出さているかどうかがわからないという問題点
があった。つまり、読み出し信号を発生するプログラム
が、レジスタ２の内容を読み出さなくてもよいと判断し
て、読み出し信号を発生せず、読み出し抜けがあった場
合、以降に読み出したレジスタ２の値が入力パルスの
“Ｌ”の幅なのか、“Ｈ”の幅なのかわからなくなる。The conventional pulse measuring device is configured as described above, and detects the rising or falling edge of the input pulse by detecting the width or period of the input pulse and detecting the detected pulse ( The contents of the counter 1 are only transferred to the measurement result storage register 2 by the transfer signal). Therefore, the value of the counter 1 is transferred to the register 2 by detecting the edge of the input pulse, regardless of reading the contents of the register 2. Therefore, when the register 2 is read, the value of the pulse width of the register 2 can be removed in order. There was a problem that I did not know whether it was read without reading. That is, the program that generates the read signal determines that the contents of the register 2 need not be read, does not generate the read signal, and if there is a read omission, the value of the register 2 read subsequently is the input pulse. I do not know whether it is the width of "L" or the width of "H".
【０００５】この発明は上記のような問題点を解消する
ためになされたもので、測定した入力パルスの幅，ある
いは周期の値の読み出し抜けを検出することができ、し
かも読み出されなかった測定値を取戻すことを可能とす
るパルス測定装置を得ることを目的とする。The present invention has been made in order to solve the above-mentioned problems, and it is possible to detect the read-out omission of the value of the measured input pulse width or period, and yet to make a measurement that is not read out. The aim is to obtain a pulse measuring device which makes it possible to recover the value.
【０００６】[0006]
【課題を解決するための手段】この発明の請求項１に係
るパルス測定装置は、入力パルスのパルス幅，あるいは
周期を測定するカウンタ１と、このカウンタで測定した
測定値を格納する測定結果格納レジスタ２とを備え、転
送信号によりカウンタの測定値を測定結果格納レジスタ
に転送し、かつ測定結果格納レジスタに格納された測定
値を読み出し信号により読み出すようにしたパルス測定
装置において、上記転送信号が発生された後、次の転送
信号が発生するまでの間に上記読み出し信号が発生され
なかったときに作動し、上記測定結果格納レジスタに格
納された値が読み出されなかったことを検出する検出手
段１００を備えたものである。According to a first aspect of the present invention, there is provided a pulse measuring device, a counter 1 for measuring a pulse width or a cycle of an input pulse, and a measurement result storage for storing a measurement value measured by the counter. In the pulse measuring device including the register 2, the measured value of the counter is transferred to the measured result storage register by the transfer signal, and the measured value stored in the measured result storage register is read out by the read signal. Detection that detects that the value stored in the measurement result storage register has not been read, which is activated when the read signal is not generated before the next transfer signal is generated. The means 100 is provided.
【０００７】また、この発明の請求項２に係るパルス測
定装置は、上記請求項１の構成に付加して、測定結果格
納レジスタに後続の測定結果格納レジスタ１０を接続し
て成り、上記検出手段１００の検出信号１３にもとづき
前段の測定結果格納レジスタに格納された値を後段の測
定結果格納レジスタに転送して格納するようにしたもの
である。The pulse measuring apparatus according to a second aspect of the present invention is the pulse measuring apparatus according to the first aspect, further comprising a measurement result storing register connected to a subsequent measurement result storing register 10, and the detecting means. The value stored in the measurement result storage register in the preceding stage is transferred to and stored in the measurement result storage register in the subsequent stage based on the detection signal 13 of 100.
【０００８】[0008]
【作用】請求項１によるパルス測定装置においては、検
出手段の検出信号を判定手段としてのフラグに接続する
か、割込み信号として用いることにより、測定値を読み
飛ばしたことが判明する。In the pulse measuring device according to the first aspect, it is found that the measurement value is skipped by connecting the detection signal of the detection means to the flag as the determination means or by using it as the interrupt signal.
【０００９】請求項２によるパルス測定装置において
は、読み出し信号が発生されず、読み飛ばされた測定値
が検出信号により後続の測定結果格納レジスタに転送さ
れて保持される。読み飛ばしたことが判明したならば、
読み出し信号を発生させ、後続の測定結果格納レジスタ
の値を読み出す。In the pulse measuring device according to the second aspect, the read signal is not generated, and the skipped measurement value is transferred to and held in the subsequent measurement result storage register by the detection signal. If you find that you have skipped over,
A read signal is generated and the value of the subsequent measurement result storage register is read.
【００１０】[0010]
実施例１．以下、この発明のパルス測定装置の一実施例
を図１について説明する。図１において、１はカウンタ
で、外部入力パルスのパルス幅や周期をモードに従って
カウントする。２は測定したカウンタ１のカウント値を
格納する測定結果格納レジスタであり、カウンタ１とは
スイッチ３を介して接続される。スイッチ３は転送信号
によってＯＮ，ＯＦＦする。スイッチ４は測定結果格納
レジスタ２の値が読み出されたとき、その内容をデータ
バス５に送り出すスイッチであり、読み出し信号により
ＯＮ，ＯＦＦする。６はラッチ回路であり、転送信号で
セットされ、読み出し信号でリセットされる。７はラッ
チ回路から成る判定手段としての多重転送検出フラグで
あり、ラッチ回路６のＱ出力と、転送信号とを入力とす
るＡＮＤ回路８の論理をとった出力信号“１”でセット
され、読み出し信号でリセットする。９はフラグ７の出
力Ｑ，すなわちフラグの内容である。上記ラッチ回路６
とＡＮＤ回路８により本願の検出手段１００を構成す
る。Example 1. An embodiment of the pulse measuring device of the present invention will be described below with reference to FIG. In FIG. 1, reference numeral 1 denotes a counter, which counts the pulse width and the cycle of the external input pulse according to the mode. Reference numeral 2 denotes a measurement result storage register for storing the measured count value of the counter 1, which is connected to the counter 1 via the switch 3. The switch 3 is turned on and off by the transfer signal. The switch 4 is a switch that sends out the contents to the data bus 5 when the value of the measurement result storage register 2 is read, and is turned on and off by a read signal. A latch circuit 6 is set by a transfer signal and reset by a read signal. Reference numeral 7 is a multiplex transfer detection flag as a judging means composed of a latch circuit, which is set by the output signal "1" obtained by the logic of the AND circuit 8 to which the Q output of the latch circuit 6 and the transfer signal are input and read. Reset with a signal. Reference numeral 9 is the output Q of the flag 7, that is, the content of the flag. The latch circuit 6
The AND circuit 8 constitutes the detecting means 100 of the present application.
【００１１】パルス幅を測定するとして、図２を用いて
説明する。カウンタ１へは、図２に示す外部入力パルス
が入力され、そのパルスの“Ｌ”レベル幅，“Ｈ”レベ
ル幅をそれぞれカウントする。測定を終えると転送信号
によって、スイッチ３をＯＮさせ測定結果格納レジスタ
２へカウンタ１のカウント値を転送する。転送信号は外
部入力パルスの立ち下がり立ち上がりのエッジごとに図
２に示すようなパルスが発生する。スイッチ３は、この
転送信号が“１”のときＯＮ、“０”のときＯＦＦとな
る。たとえば外部入力パルス幅（“Ｌ”幅）の間をカ
ウント終了した後、転送信号Ａによってパルス幅のカ
ウント値が測定結果格納レジスタ２へ転送され保持され
る。この時、転送信号Ａにより同時にラッチ回路６がセ
ットされ、出力Ｑは“１”にセットされる。次のパルス
幅（“Ｈ”幅）の測定中、レジスタ２の読み出し、つ
まりパルス幅の結果を読み出すと、読み出し信号Ｄが
発生し、この信号でスイッチ４がＯＮし、データバス５
にレジスタ２の値が送出される。読み出し信号Ｄで同時
に、ラッチ回路６はリセットされるのでラッチ回路６の
出力Ｑは“０”にもどる。続いて、パルス幅のカウン
トが終了すると同時に転送信号Ｂが発生し、この信号で
カウンタ１の内容が測定結果格納レジスタ２へ転送さ
れ、同時にラッチ回路６はセットされて出力Ｑは“１”
になる。その後、カウンタ１は次のパルス幅（“Ｌ”
幅）をカウントするが、このパルス幅のカウントが終
了するまでの間に、パルス幅のカウント値を、つまり
転送信号Ｂで転送されたレジスタ２の内容を読み出すこ
とをしなかった場合、すなわち、転送信号Ｂと次の転送
信号Ｃとの間に、読み出し信号が発生されなかった場
合、ラッチ回路６はリセットされないまま、パルス幅
の測定が完了して、次の転送信号Ｃが発生され、パルス
幅のカウント値が、測定結果格納レジスタ２へ転送さ
れる。つまり、パルス幅の値が読み出されることな
く、レジスタ２の内容は次のパルス幅の値に書き替え
られたことになる。この時、ラッチ回路６の出力Ｑが
“１”状態で次の転送信号Ｃが発生したため、ＡＮＤ回
路８の出力が“１”になり、多重転送検出フラグ７がセ
ットされてフラグ７の出力９が“１”になる。これによ
り、パルス幅の測定結果の読み出しが飛ばされたこと
が判明する。このフラグ７は読み出し信号によりリセッ
トするので、たとえば図２で読み出し信号Ｅが発生する
と、この場合パルス幅の値がレジスタ２から読み出さ
れ、それと同時に、ラッチ６の出力とフラグ７はリセッ
トされ“０”にもどる。The measurement of the pulse width will be described with reference to FIG. The external input pulse shown in FIG. 2 is input to the counter 1, and the "L" level width and the "H" level width of the pulse are respectively counted. When the measurement is completed, the switch 3 is turned on by the transfer signal to transfer the count value of the counter 1 to the measurement result storage register 2. A pulse as shown in FIG. 2 is generated in the transfer signal at each falling edge and rising edge of the external input pulse. The switch 3 is turned on when the transfer signal is "1" and turned off when the transfer signal is "0". For example, after finishing counting within the external input pulse width (“L” width), the count value of the pulse width is transferred to and held in the measurement result storage register 2 by the transfer signal A. At this time, the latch circuit 6 is simultaneously set by the transfer signal A, and the output Q is set to "1". During reading of the next pulse width (“H” width), when the register 2 is read, that is, the result of the pulse width is read, a read signal D is generated, and this signal turns on the switch 4 and the data bus 5
The value of register 2 is sent to. At the same time with the read signal D, the latch circuit 6 is reset, so that the output Q of the latch circuit 6 returns to "0". Then, the transfer signal B is generated at the same time when the pulse width is counted, and the content of the counter 1 is transferred to the measurement result storage register 2 by this signal, and at the same time, the latch circuit 6 is set and the output Q is "1".
become. After that, the counter 1 outputs the next pulse width (“L”).
(Width) is counted, but when the pulse width count value, that is, the content of the register 2 transferred by the transfer signal B is not read by the time the counting of the pulse width is completed, that is, When the read signal is not generated between the transfer signal B and the next transfer signal C, the latch circuit 6 is not reset, the measurement of the pulse width is completed, the next transfer signal C is generated, and the pulse is measured. The width count value is transferred to the measurement result storage register 2. That is, the content of the register 2 is rewritten to the next pulse width value without reading the pulse width value. At this time, since the output Q of the latch circuit 6 is in the "1" state and the next transfer signal C is generated, the output of the AND circuit 8 becomes "1", the multiplex transfer detection flag 7 is set, and the output 9 of the flag 7 is set. Becomes "1". This proves that the reading of the pulse width measurement result was skipped. Since the flag 7 is reset by the read signal, for example, when the read signal E is generated in FIG. 2, the value of the pulse width is read from the register 2 in this case, and at the same time, the output of the latch 6 and the flag 7 are reset. Return to 0 ".
【００１２】すなわち、多重転送検出フラグ７がセット
されたなら、次に読み出されるカウント値は、パルス幅
を１つ飛ばした後のパルス幅のカウント値であることが
判明する。従って、読み出されたカウント値がどのパル
ス幅のカウント値なのかわからなくなるような事態を回
避できる。つまり、検出手段１００は、転送信号を発生
した後、次の転送信号が発生するまでの間に上記読み出
し信号が発生されなかったときに作動し、測定結果格納
レジスタ２に格納された値が読み出されなかったことを
検出する。That is, when the multiplex transfer detection flag 7 is set, it is found that the count value read next is the count value of the pulse width after skipping one pulse width. Therefore, it is possible to avoid a situation in which it is difficult to know which pulse width the read count value is. That is, the detection means 100 operates when the read signal is not generated after the transfer signal is generated and before the next transfer signal is generated, and the value stored in the measurement result storage register 2 is read. Detects that it was not issued.
【００１３】実施例２．なお、上記実施例では、測定結
果格納レジスタが１つの場合について説明したが、測定
結果格納レジスタを複数設けて、多重転送されても、前
の測定値を書き消さないように、別の格納レジスタに保
持することができる。すなわち、読み飛ばしたパルス幅
のカウント値を取戻すことができるようにした例を説明
する。図３は、本実施例２を示すブロック構成図であ
る。１０は測定結果格納レジスタ２にスイッチ１１を介
して接続された後続の測定結果格納レジスタであり、新
しく別に設けたレジスタである。レジスタ１０には、レ
ジスタ２の測定値が読み出されないうちに次のパルス測
定結果がカウンタ１から転送される時、読み出されなか
った前の測定値を、検出手段１００を構成するＡＮＤ回
路８の出力信号を用いてスイッチ１１をＯＮして、レジ
スタ１０に保持させ、レジスタ２は次の新しい測定値を
保持する。この時、多重転送検出フラグ７はセットされ
るので、フラグ７の値（出力９）を見て、セットされて
いれば、読み出しを飛ばしたパルス幅（図４のパルス幅
）の値を、レジスタ１０の内容を読み出し信号２（図
４のＦ）で読み出すことにより、取戻せる。続けてレジ
スタ２の内容を読み出せば、連続してパルス幅（図４の
パルス幅）の値を読み取れる。レジスタ２の内容を読
み出すと、読み出し信号により多重転送検出フラグ７は
リセットされる。リセットについては、読み出し信号２
でフラグ７をリセットし、レジスタ２の読み出し信号で
ラッチ６をリセットしてもよい。こうすると、レジスタ
１０を読み出してもレジスタ２を読み出さないうちに次
の測定値が転送されると、再びフラグ７がセットされ、
同様に測定値のとりこぼしが防げる。尚、読み出し信号
２は例えば、所定のプログラム処理ルーチン、あるいは
フラグ７の出力９に基づいてハード的な操作により発生
させる。上記構成によれば、読み飛ばした値も、多重転
送検出フラグ７を見て、取戻せるので連続したパルス幅
測定値を得ることができる。上記実施例では読み出し信
号を２つに分けたが、これは元の読み出し信号は同一と
して、フラグ７がセットされてから１度目に読む時は測
定結果格納レジスタ２（１０）から読み出し、２度目に
読む時はレジスタ２から読み出すようにしてもよい。ま
た、１度目の読み出しでフラグ７をリセットし、２度目
の読み出しでラッチ回路６をリセットすることも可能で
ある。また、後続に接続する結果格納レジスタをさらに
増加させ、多段にパルス幅測定値を保持するような構成
としてもよい。本実施例を要約すれば、検出手段１００
の検出信号１３（ＡＮＤ回路８の出力）にもとづき前段
の測定結果格納レジスタ２の測定値を後段の測定結果格
納レジスタ１０に転送して格納し、読み出し信号で後段
のレジスタ１０の値を読み出すことで、読み飛ばした値
を取戻せる。Embodiment 2. In the above embodiment, the case in which there is one measurement result storage register has been described, but a plurality of measurement result storage registers are provided so that even if multiple measurement transfers are performed, another storage register is used so that the previous measurement value is not overwritten. Can be held at. That is, an example in which the skipped pulse width count value can be retrieved will be described. FIG. 3 is a block diagram showing the second embodiment. Reference numeral 10 is a subsequent measurement result storage register connected to the measurement result storage register 2 via the switch 11, and is a newly provided register. When the next pulse measurement result is transferred from the counter 1 before the measurement value of the register 2 is read out to the register 10, the previous measurement value which has not been read out is AND circuit 8 which constitutes the detecting means 100. The switch 11 is turned on by using the output signal of (1) and is held in the register 10, and the register 2 holds the next new measured value. At this time, since the multiplex transfer detection flag 7 is set, the value of the flag 7 (output 9) is checked, and if it is set, the value of the pulse width (pulse width in FIG. 4) skipped in reading is set in the register. The contents of 10 can be retrieved by reading the contents with the read signal 2 (F in FIG. 4). If the contents of the register 2 are read out successively, the value of the pulse width (pulse width in FIG. 4) can be read continuously. When the content of the register 2 is read, the multiplex transfer detection flag 7 is reset by the read signal. Read signal 2 for reset
The flag 7 may be reset with and the latch 6 may be reset with a read signal of the register 2. In this way, if the next measured value is transferred before the register 2 is read even if the register 10 is read, the flag 7 is set again,
Similarly, measurement values can be prevented from being missed. The read signal 2 is generated by a hardware operation based on, for example, a predetermined program processing routine or the output 9 of the flag 7. According to the above configuration, the skipped value can be retrieved by looking at the multiplex transfer detection flag 7, so that continuous pulse width measurement values can be obtained. In the above-mentioned embodiment, the read signal is divided into two. However, the original read signal is the same, and when the flag 7 is set for the first time, the measurement result storage register 2 (10) is read for the second time. When reading, the register 2 may be read. It is also possible to reset the flag 7 by the first reading and reset the latch circuit 6 by the second reading. Further, it is possible to further increase the number of result storage registers connected to the subsequent stage and to hold the pulse width measurement values in multiple stages. In summary of this embodiment, the detection means 100
Based on the detection signal 13 (output of the AND circuit 8), the measurement value of the measurement result storage register 2 of the previous stage is transferred to the measurement result storage register 10 of the subsequent stage and stored, and the value of the register 10 of the subsequent stage is read by the read signal. Then, you can retrieve the skipped value.
【００１４】実施例３．フラグ７を設けないで、検出手
段１００の検出信号を割込み信号として使用する例を説
明する。図５は本実施例３のブロック構成図である。本
実施例においては、パルス測定値がカウンタ１からレジ
スタ２に転送されても、その値が読み出されないうち
に、次の測定値がレジスタ２に転送されてしまうと、Ａ
ＮＤ回路８からパルス（検出信号）を発生するが、この
信号１３をマイクロコンピュータ等の割り込み信号とし
て使う。この割り込みが発生すると、パルス測定の値が
読み飛ばされたことを意味するので、このような場合の
処理を割り込み処理として直ちに実施できる。Example 3. An example in which the flag 7 is not provided and the detection signal of the detection means 100 is used as an interrupt signal will be described. FIG. 5 is a block diagram of the third embodiment. In this embodiment, even if the pulse measurement value is transferred from the counter 1 to the register 2, if the next measurement value is transferred to the register 2 before the value is read out, A
A pulse (detection signal) is generated from the ND circuit 8, and this signal 13 is used as an interrupt signal for a microcomputer or the like. When this interrupt occurs, it means that the pulse measurement value has been skipped, so that the processing in such a case can be immediately executed as an interrupt processing.
【００１５】実施例４．図５では測定結果格納レジスタ
は１つであったがこれを２つにして、レジスタ２を読み
出さないうちに、次のパルス測定値が転送される時、第
２の格納レジスタに、レジスタ２の値を格納し、新しい
測定値をレジスタ２に格納する。この時、図５のＡＮＤ
回路８の出力，すなわち検出信号１３が割り込みの信号
として扱われると、この割り込み処理で、第２のレジス
タを読み出すことで、読み飛ばしたパルス測定値が読み
出せ、続けて第１の測定結果格納レジスタを読み出す
と、連続してパルス測定値が読み出せる。すなわち、測
定結果格納レジスタを複数個設けてもよく、どこまで格
納したかによって割り込みを発生させれば、同様な割り
込み処理中に、パルス測定値を読み出せる。Example 4. Although the number of the measurement result storage registers is one in FIG. 5, the number of the measurement result storage registers is set to two, and when the next pulse measurement value is transferred before the register 2 is read, the second storage register stores the register 2 Store the value and store the new measurement in register 2. At this time, AND of FIG.
When the output of the circuit 8, that is, the detection signal 13 is treated as an interrupt signal, the interrupt processing can read the second register to read the skipped pulse measurement value, and subsequently store the first measurement result. Reading the register allows continuous reading of pulse measurement values. That is, a plurality of measurement result storage registers may be provided, and if the interrupt is generated depending on the storage amount, the pulse measurement value can be read during the same interrupt processing.
【００１６】[0016]
【発明の効果】以上説明したように、この発明の請求項
１のパルス測定装置によれば、転送信号を発生した後、
次の転送信号が発生するまでの間に上記読み出し信号が
発生されなかったときに作動し、上記測定結果格納レジ
スタに格納された値が読み出されなかったことを検出す
る検出手段を備えて成るので、測定値の読み出し抜けを
検出できる。As described above, according to the pulse measuring device of the first aspect of the present invention, after the transfer signal is generated,
A detection means is provided which operates when the read signal is not generated until the next transfer signal is generated and detects that the value stored in the measurement result storage register has not been read. Therefore, the read omission of the measured value can be detected.
【００１７】また、この発明の請求項２のパルス測定装
置によれば、上述の請求項１の構成に付加して、測定結
果格納レジスタに後続の測定結果格納レジスタを接続し
て成り、上記検出手段の検出信号にもとづき前段の測定
結果格納レジスタの測定値を後段の測定結果格納レジス
タに転送して格納するようにしたので、読み出し抜けが
あった場合の読み出されなかった測定値を取戻すことが
できる。According to a second aspect of the pulse measuring apparatus of the present invention, in addition to the configuration of the first aspect, the measurement result storing register is connected to a subsequent measurement result storing register, and the above-mentioned detection is performed. Based on the detection signal of the means, the measured value of the measurement result storage register of the previous stage is transferred to the measurement result storage register of the subsequent stage and stored, so the unread measurement value can be recovered be able to.
【図１】この発明の実施例１によるパルス測定装置のブ
ロック構成図である。FIG. 1 is a block diagram of a pulse measuring device according to a first embodiment of the present invention.
【図２】図１の動作タイミングチャートを示す図であ
る。FIG. 2 is a diagram showing an operation timing chart of FIG.
【図３】この発明の実施例２によるパルス測定装置のブ
ロック構成図である。FIG. 3 is a block configuration diagram of a pulse measuring device according to a second embodiment of the present invention.
【図４】図３の動作タイミングチャートを示す図であ
る。FIG. 4 is a diagram showing an operation timing chart of FIG. 3;
【図５】この発明の実施例３によるパルス測定装置のブ
ロック構成図である。FIG. 5 is a block diagram of a pulse measuring device according to a third embodiment of the present invention.
【図６】従来のパルス測定装置の一例を示すブロック構
成図である。FIG. 6 is a block diagram showing an example of a conventional pulse measuring device.
１ カウンタ ２ 測定結果格納レジスタ（前段） ６ ラッチ回路 ７ 多重転送検出フラグ ８ ＡＮＤ回路 １０ 測定結果格納レジスタ（後段） １３ ＡＮＤ回路８の出力信号（検出信号） １００ 検出手段 1 Counter 2 Measurement Result Storage Register (Previous Stage) 6 Latch Circuit 7 Multiplex Transfer Detection Flag 8 AND Circuit 10 Measurement Result Storage Register (Second Stage) 13 Output Signal (Detection Signal) 100 of AND Circuit 8 100 Detecting Means
Claims (2)
測定するカウンタと、このカウンタで測定した測定値を
格納する測定結果格納レジスタとを備え、転送信号によ
りカウンタの測定値を測定結果格納レジスタに転送し、
かつ測定結果格納レジスタに格納された測定値を読み出
し信号により読み出すようにしたパルス測定装置におい
て、上記転送信号が発生された後、次の転送信号が発生
するまでの間に上記読み出し信号が発生されなかったと
きに作動し、上記測定結果格納レジスタに格納された値
が読み出されなかったことを検出する検出手段を備えた
ことを特徴とするパルス測定装置。1. A counter for measuring the pulse width or period of an input pulse, and a measurement result storage register for storing the measurement value measured by this counter, wherein the measurement value of the counter is stored in the measurement result storage register by a transfer signal. Transfer,
Further, in the pulse measuring device in which the measurement value stored in the measurement result storage register is read by the read signal, the read signal is generated after the transfer signal is generated and before the next transfer signal is generated. A pulse measuring device comprising: a detection unit that operates when there is not, and detects that the value stored in the measurement result storage register has not been read.
測定するカウンタと、このカウンタで測定した測定値を
格納する測定結果格納レジスタとを備え、転送信号によ
りカウンタの測定値を測定結果格納レジスタに転送し、
かつ測定結果格納レジスタに格納された測定値を読み出
し信号により読み出すようにしたパルス測定装置におい
て、上記転送信号が発生された後、次の転送信号が発生
するまでの間に上記読み出し信号が発生されなかったと
きに作動し、上記測定結果格納レジスタに格納された値
が読み出されなかったことを検出する検出手段を備える
とともに、上記測定結果格納レジスタに後続の測定結果
格納レジスタを接続して成り、上記検出手段の検出信号
にもとづき前段の測定結果格納レジスタに格納された値
を後段の測定結果格納レジスタに転送して格納するよう
にしたことを特徴とするパルス測定装置。2. A counter for measuring the pulse width or period of an input pulse, and a measurement result storage register for storing the measurement value measured by this counter, wherein the measurement value of the counter is stored in the measurement result storage register by a transfer signal. Transfer,
Further, in the pulse measuring device in which the measurement value stored in the measurement result storage register is read by the read signal, the read signal is generated after the transfer signal is generated and before the next transfer signal is generated. When the measurement result storage register is not present, the detection result storage register is provided with detection means for detecting that the value stored in the measurement result storage register has not been read. A pulse measuring device, wherein the value stored in the measurement result storage register in the preceding stage is transferred to and stored in the measurement result storage register in the subsequent stage based on the detection signal of the detecting means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13205392A JP2804406B2 (en) | 1992-04-24 | 1992-04-24 | Pulse measuring device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13205392A JP2804406B2 (en) | 1992-04-24 | 1992-04-24 | Pulse measuring device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05302943A true JPH05302943A (en) | 1993-11-16 |
| JP2804406B2 JP2804406B2 (en) | 1998-09-24 |
Family
ID=15072424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13205392A Expired - Fee Related JP2804406B2 (en) | 1992-04-24 | 1992-04-24 | Pulse measuring device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2804406B2 (en) |
-
1992
- 1992-04-24 JP JP13205392A patent/JP2804406B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2804406B2 (en) | 1998-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0743653B2 (en) | Interrupt controller | |
| JP3076044B2 (en) | Error information storage method for pipeline | |
| JP2804406B2 (en) | Pulse measuring device | |
| JPH04280507A (en) | Digital noise elimination system | |
| JP2687324B2 (en) | Reception buffer control method | |
| JP2604562B2 (en) | Pulse interval measuring device | |
| JP2859172B2 (en) | Information processing equipment debug circuit | |
| JPH0447855B2 (en) | ||
| US5497481A (en) | Microcomputer computer system having plural programmable timers and preventing memory access operations from interfering with timer start requests | |
| JPH0721838B2 (en) | Measuring device | |
| JPS60664Y2 (en) | display device | |
| SU1142836A1 (en) | Device for processing interruptions | |
| JPH0553616A (en) | Semiconductor device | |
| JPH0340116A (en) | Timer circuit | |
| JPH04267438A (en) | Double exception detector | |
| JPH01283641A (en) | Interruption controller | |
| JPH01305450A (en) | Data readout circuit | |
| JPH0767083B2 (en) | Pulse counting method | |
| JPH03177959A (en) | Store buffer controller | |
| JPH04319749A (en) | Fault detecting circuit | |
| JPS62113245A (en) | Operation monitoring device for signal processor | |
| KR19980028915U (en) | Micom's timer input capture device | |
| JPH06230150A (en) | Timer | |
| JPS60218135A (en) | Data processor | |
| JPH0964829A (en) | Monitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080717 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |