JPH05300155A - 多重伝送方式 - Google Patents
多重伝送方式Info
- Publication number
- JPH05300155A JPH05300155A JP4216740A JP21674092A JPH05300155A JP H05300155 A JPH05300155 A JP H05300155A JP 4216740 A JP4216740 A JP 4216740A JP 21674092 A JP21674092 A JP 21674092A JP H05300155 A JPH05300155 A JP H05300155A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- signal transmission
- circuit
- bus
- multiplex
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40006—Architecture of a communication node
- H04L12/40045—Details regarding the feeding of energy to the node from the bus
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/40—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass for recovering from a failure of a protocol instance or entity, e.g. service redundancy protocols, protocol state redundancy or protocol service redirection
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40169—Flexible bus arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L2012/40267—Bus for use in transportation systems
- H04L2012/40273—Bus for use in transportation systems the transportation system being a vehicle
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Security & Cryptography (AREA)
- Small-Scale Networks (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【目的】 信号伝送線上で故障が発生しても各多重ノー
ド間でデータ伝送が可能となり、さらに自動車内の厳し
い環境化でもデータ伝送を行う。 【構成】 複数の多重ノード10,20,30を2本の
信号伝送線(バス)1,2を介して相互に接続させ、バ
ス1,2に生じる電位差に基づきデータの状態を検知
し、各多重ノード間でのデータ伝送を行う多重伝送方式
において、多重ノード10,20,30は、パッシブ電
位検出部16でバス1,2のパッシブ時の電位を検出
し、検出したパッシブ電位に応じてバイアス部17,1
8を制御し、入力電位を所定電位に設定する。
ド間でデータ伝送が可能となり、さらに自動車内の厳し
い環境化でもデータ伝送を行う。 【構成】 複数の多重ノード10,20,30を2本の
信号伝送線(バス)1,2を介して相互に接続させ、バ
ス1,2に生じる電位差に基づきデータの状態を検知
し、各多重ノード間でのデータ伝送を行う多重伝送方式
において、多重ノード10,20,30は、パッシブ電
位検出部16でバス1,2のパッシブ時の電位を検出
し、検出したパッシブ電位に応じてバイアス部17,1
8を制御し、入力電位を所定電位に設定する。
Description
【0001】
【産業上の利用分野】本発明は、共通の信号伝送線に接
続された多重ノード間で、データの伝送を行う多重伝送
方式に関する。
続された多重ノード間で、データの伝送を行う多重伝送
方式に関する。
【0002】
【従来の技術】従来、この種の多重伝送方式には、CSMA
/CD(Carrier Sense Multiple Access/Collision Detect
ion)+NDA(Non Destructive Arbitration)やトークンを
用いたLAN(Local Area Network) の伝送方式がある。こ
のLAN における代表的なものには、例えば自動車内のデ
ータ伝送に用いられるCAN(Controller Area Network)等
がある。
/CD(Carrier Sense Multiple Access/Collision Detect
ion)+NDA(Non Destructive Arbitration)やトークンを
用いたLAN(Local Area Network) の伝送方式がある。こ
のLAN における代表的なものには、例えば自動車内のデ
ータ伝送に用いられるCAN(Controller Area Network)等
がある。
【0003】上記多重伝送方式には、例えば特願平2−
113751号公報に記載された方式があり、多重伝送
線の両端には終端回路を有している。この終端抵抗があ
るために、1本の多重伝送線の故障が他の正常な多重伝
送線にも影響し、故障している多重伝送線を切り離すこ
とができなかった。上記方式では、送信制御回路と受信
制御回路とを有する複数の多重ノードを3つの共通の多
重伝送線を介して相互に接続し、ある多重ノードは多重
伝送線に発生する電圧を検出して、その多重ノードの電
圧発生回路が当該電圧を所定値に変化させており、故障
を検知した際には、上記電圧発生回路が1の多重伝送線
の電圧を変化させることによって、各多重伝送線の伝送
状態を変化させ、各多重ノードの送信制御回路と受信制
御回路間でデータの多重伝送を行っていた。
113751号公報に記載された方式があり、多重伝送
線の両端には終端回路を有している。この終端抵抗があ
るために、1本の多重伝送線の故障が他の正常な多重伝
送線にも影響し、故障している多重伝送線を切り離すこ
とができなかった。上記方式では、送信制御回路と受信
制御回路とを有する複数の多重ノードを3つの共通の多
重伝送線を介して相互に接続し、ある多重ノードは多重
伝送線に発生する電圧を検出して、その多重ノードの電
圧発生回路が当該電圧を所定値に変化させており、故障
を検知した際には、上記電圧発生回路が1の多重伝送線
の電圧を変化させることによって、各多重伝送線の伝送
状態を変化させ、各多重ノードの送信制御回路と受信制
御回路間でデータの多重伝送を行っていた。
【0004】
【発明が解決しようとする課題】ところが、上記多重伝
送方式では、受信制御回路において、伝送状態を変化さ
せる際に、データ受信を行う多重伝送線を切り替えなけ
ればならず、回路の構造が複雑になり、また多重ノード
間のアース電位差に弱くなるという問題点があった。
送方式では、受信制御回路において、伝送状態を変化さ
せる際に、データ受信を行う多重伝送線を切り替えなけ
ればならず、回路の構造が複雑になり、また多重ノード
間のアース電位差に弱くなるという問題点があった。
【0005】また、送信制御回路においては、多重伝送
線に電位差を発生させる際に、電流を吐き出す側と吸い
込む側のドライバのスイッチング速度の違いにより、伝
送波形が崩れ、正常にデータ受信ができなくなることが
あるという問題点があり、また終端抵抗の一方が外れた
場合、反射波が発生して伝送波形が崩れ、正常なデータ
受信ができなくなるという問題点があった。
線に電位差を発生させる際に、電流を吐き出す側と吸い
込む側のドライバのスイッチング速度の違いにより、伝
送波形が崩れ、正常にデータ受信ができなくなることが
あるという問題点があり、また終端抵抗の一方が外れた
場合、反射波が発生して伝送波形が崩れ、正常なデータ
受信ができなくなるという問題点があった。
【0006】本発明は、上記問題点に鑑みなされたもの
で、信号伝送線上で故障が発生しても各多重ノード間で
データ伝送が可能となり、さらに自動車内の厳しい環境
化でもデータ伝送を行うことができる多重伝送方式を提
供することを目的とする。
で、信号伝送線上で故障が発生しても各多重ノード間で
データ伝送が可能となり、さらに自動車内の厳しい環境
化でもデータ伝送を行うことができる多重伝送方式を提
供することを目的とする。
【0007】
【課題を解決するための手段】上記目的を達成するため
に、本発明では、複数の多重ノードを少なくとも2本の
信号伝送線を介して相互に接続させ、前記各信号伝送線
の両端には終端回路を接続させ、送信回路が該各信号伝
送線に電位差を生じさせ、受信回路はその電位差に基づ
きデータの状態を検知し、前記各多重ノード間でのデー
タ伝送を行う多重伝送方式において、前記多重ノードは
前記信号伝送路のパッシブ時の電位を検出するパッシブ
電位検出手段と、入力電位を設定するバイアス手段とを
有し、前記パッシブ電位検出手段で検出したパッシブ時
の電位に応じて前記バイアス手段をアナログ的に制御
し、前記入力電位を所定範囲の電位に設定するととも
に、前記終端回路はバイアス抵抗を有し、終端回路の片
側がはずれることによる反射波の影響を抑え、また、前
記終端回路又は送信回路に抑止手段を設け、急峻なパル
スのエッジ成分によって前記信号伝送線に生じるノイズ
及び前記送信回路のスイッチング速度のアンバランスを
抑止する多重伝送方式が提供される。
に、本発明では、複数の多重ノードを少なくとも2本の
信号伝送線を介して相互に接続させ、前記各信号伝送線
の両端には終端回路を接続させ、送信回路が該各信号伝
送線に電位差を生じさせ、受信回路はその電位差に基づ
きデータの状態を検知し、前記各多重ノード間でのデー
タ伝送を行う多重伝送方式において、前記多重ノードは
前記信号伝送路のパッシブ時の電位を検出するパッシブ
電位検出手段と、入力電位を設定するバイアス手段とを
有し、前記パッシブ電位検出手段で検出したパッシブ時
の電位に応じて前記バイアス手段をアナログ的に制御
し、前記入力電位を所定範囲の電位に設定するととも
に、前記終端回路はバイアス抵抗を有し、終端回路の片
側がはずれることによる反射波の影響を抑え、また、前
記終端回路又は送信回路に抑止手段を設け、急峻なパル
スのエッジ成分によって前記信号伝送線に生じるノイズ
及び前記送信回路のスイッチング速度のアンバランスを
抑止する多重伝送方式が提供される。
【0008】
【作用】多重ノードの受信回路に、パッシブ(データの
ない状態)時の電位を基準に、各信号伝送線に接続され
た入力線(バス)にアナログ的にバイアスをかけること
で、信号伝送線の電位変動によらず入力線の入力電位を
所定範囲の電位に設定する。
ない状態)時の電位を基準に、各信号伝送線に接続され
た入力線(バス)にアナログ的にバイアスをかけること
で、信号伝送線の電位変動によらず入力線の入力電位を
所定範囲の電位に設定する。
【0009】従って、各多重ノードは、信号伝送線の故
障によって、信号伝送線の電位が変動しても、信号伝送
線がドミナント(信号伝送線間に電位差が発生する状
態)になれば、入力線間に電位差が生じてデータを受信
することができる。また、終端回路にバイアス抵抗を設
けることによって、一方の終端外れが発生しても反射波
の影響を抑えることができ、正常にデータを受信するこ
とができる。
障によって、信号伝送線の電位が変動しても、信号伝送
線がドミナント(信号伝送線間に電位差が発生する状
態)になれば、入力線間に電位差が生じてデータを受信
することができる。また、終端回路にバイアス抵抗を設
けることによって、一方の終端外れが発生しても反射波
の影響を抑えることができ、正常にデータを受信するこ
とができる。
【0010】また、多重ノードの送信回路や終端回路に
抑止手段を設けることによって、ドライバのスイッチン
グ速度の違いによる伝送波形の崩れを整える。
抑止手段を設けることによって、ドライバのスイッチン
グ速度の違いによる伝送波形の崩れを整える。
【0011】
【実施例】本発明の実施例を図1乃至図24の図面に基
づき説明する。図1は、本発明に係る多重伝送方式を用
いた多重伝送システムの構成を示す構成ブロック図であ
る。図において、上記多重伝送システムは、複数個、例
えば多重ノード10,20,30と多重伝送線(バス)
1,2を備えている。これら多重ノード10,20,3
0は、それぞれ2本のバス1,2に並列に接続されてお
り、上記バス1,2を介してデータ信号の伝送を行って
いる。上記バス1,2の両端には、終端回路3,7が接
続されている。なお、これら多重ノード10,20,3
0は、同一構成になっており、ここでは説明の都合上、
多重ノード10の構成について説明する。
づき説明する。図1は、本発明に係る多重伝送方式を用
いた多重伝送システムの構成を示す構成ブロック図であ
る。図において、上記多重伝送システムは、複数個、例
えば多重ノード10,20,30と多重伝送線(バス)
1,2を備えている。これら多重ノード10,20,3
0は、それぞれ2本のバス1,2に並列に接続されてお
り、上記バス1,2を介してデータ信号の伝送を行って
いる。上記バス1,2の両端には、終端回路3,7が接
続されている。なお、これら多重ノード10,20,3
0は、同一構成になっており、ここでは説明の都合上、
多重ノード10の構成について説明する。
【0012】多重ノード10は、通信処理制御を行う通
信制御装置11と、通信制御装置11から送信信号を受
け取り、多重伝送線1,2に送出する送信回路12と、
多重伝送線1,2から取り込んだ受信信号を通信制御装
置11に与える受信回路13等から構成されている。通
信制御装置11は、接続された各機器からの出力信号を
取り込み、この出力信号を所定データ単位のフレーム構
成にし、フレーム構成した信号を送信信号として送信回
路12に送出する通信処理制御を行う。また、この通信
制御装置11は、受信回路13からフレーム構成された
受信信号を取り込み、この受信信号の中で自局に必要な
信号のみを取り出し、その信号を接続される各機器に送
出し、かつ信号の受信が正常に行われた場合には、受信
確認信号(ACK信号)を送信回路12に送出する通信
処理制御を行う。
信制御装置11と、通信制御装置11から送信信号を受
け取り、多重伝送線1,2に送出する送信回路12と、
多重伝送線1,2から取り込んだ受信信号を通信制御装
置11に与える受信回路13等から構成されている。通
信制御装置11は、接続された各機器からの出力信号を
取り込み、この出力信号を所定データ単位のフレーム構
成にし、フレーム構成した信号を送信信号として送信回
路12に送出する通信処理制御を行う。また、この通信
制御装置11は、受信回路13からフレーム構成された
受信信号を取り込み、この受信信号の中で自局に必要な
信号のみを取り出し、その信号を接続される各機器に送
出し、かつ信号の受信が正常に行われた場合には、受信
確認信号(ACK信号)を送信回路12に送出する通信
処理制御を行う。
【0013】送信回路12は、多重伝送線1,2と接続
されており、通信制御装置11からの送信信号(ACK
信号を含む。)を多重伝送を行う伝送形式にして多重伝
送線1,2に送信しており、送信時に伝送線からノイズ
を放射しないように、ノイズ除去回路を有している。受
信回路13は、抵抗14,15と、パッシブ電位検出部
16と、バイアス部17,18と、受信コンパレータ1
9とから構成されている。また、信号伝送線1,2,6
が3線の場合には、上記受信回路13は、図2,3の回
路図に示す第2及び第3実施例のような構成になる。こ
の場合、受信回路の基本的な動作は、信号伝送線1,2
が2線の場合と同じであり、バス6の電位は、ドミナン
ト/パッシブ時を問わず固定で、上記バス6の電位がパ
ッシブ電位を示している場合には、図3の第3実施例に
示すように、パッシブ電位検出部を省略することも可能
である。なお、図2,3において、図1と同様の構成部
分については、説明の都合上、同一符号とする。
されており、通信制御装置11からの送信信号(ACK
信号を含む。)を多重伝送を行う伝送形式にして多重伝
送線1,2に送信しており、送信時に伝送線からノイズ
を放射しないように、ノイズ除去回路を有している。受
信回路13は、抵抗14,15と、パッシブ電位検出部
16と、バイアス部17,18と、受信コンパレータ1
9とから構成されている。また、信号伝送線1,2,6
が3線の場合には、上記受信回路13は、図2,3の回
路図に示す第2及び第3実施例のような構成になる。こ
の場合、受信回路の基本的な動作は、信号伝送線1,2
が2線の場合と同じであり、バス6の電位は、ドミナン
ト/パッシブ時を問わず固定で、上記バス6の電位がパ
ッシブ電位を示している場合には、図3の第3実施例に
示すように、パッシブ電位検出部を省略することも可能
である。なお、図2,3において、図1と同様の構成部
分については、説明の都合上、同一符号とする。
【0014】なお、バイアス部を1つにすることも可能
で、その際の実施例を図4から図6に示す。この実施例
では、入力線4と5の電位を異ならしめる抵抗60,6
1が、上記入力線4,5に接続されている。抵抗14,
15は、受信コンパレータ19と入力線(バス)4,5
を介して接続され、上記受信コンパレータ19が受信で
きるレベルまで、上記バス1,2の電位V1 ,V2 を下
げるアッテネータの役割をはたしている。
で、その際の実施例を図4から図6に示す。この実施例
では、入力線4と5の電位を異ならしめる抵抗60,6
1が、上記入力線4,5に接続されている。抵抗14,
15は、受信コンパレータ19と入力線(バス)4,5
を介して接続され、上記受信コンパレータ19が受信で
きるレベルまで、上記バス1,2の電位V1 ,V2 を下
げるアッテネータの役割をはたしている。
【0015】パッシブ電位検出部16は、図7に示すよ
うに、バス1,2間に抵抗16a,16bを接続し、中
間電位を上記バス1,2のパッシブ時の電位V3 として
検出し、バイアス部17,18に送出している。パッシ
ブ電位検出部21は、図8に示すように、バス1及びバ
ス6とに接続されたダイオード21a,抵抗21bと、
バス2及びバス6とに接続されたダイオード21c,抵
抗21dとから構成され、それぞれのダイオードと抵抗
との間から出力される電位V3a,V3bをパッシブ電位と
している。このパッシブ電位V3a,V3bは、電位V1 ≧
V6 ≧V2 の時にはバス6の電位V6 を出力し、V1 <
V6 の時には電位V3aは、バス1の電位V1 を、V6 <
V2 の時には電位V3bは、バス2の電位V2 を出力する
ように構成し、バス上にパッシブ状態とドミナント状態
が発生すれば、コンパレータの入力波形が所定範囲の電
位になり、かつ、状態の変化点で入力波形がクロスする
ようにしている。なお、詳細な説明は、後述行う。
うに、バス1,2間に抵抗16a,16bを接続し、中
間電位を上記バス1,2のパッシブ時の電位V3 として
検出し、バイアス部17,18に送出している。パッシ
ブ電位検出部21は、図8に示すように、バス1及びバ
ス6とに接続されたダイオード21a,抵抗21bと、
バス2及びバス6とに接続されたダイオード21c,抵
抗21dとから構成され、それぞれのダイオードと抵抗
との間から出力される電位V3a,V3bをパッシブ電位と
している。このパッシブ電位V3a,V3bは、電位V1 ≧
V6 ≧V2 の時にはバス6の電位V6 を出力し、V1 <
V6 の時には電位V3aは、バス1の電位V1 を、V6 <
V2 の時には電位V3bは、バス2の電位V2 を出力する
ように構成し、バス上にパッシブ状態とドミナント状態
が発生すれば、コンパレータの入力波形が所定範囲の電
位になり、かつ、状態の変化点で入力波形がクロスする
ようにしている。なお、詳細な説明は、後述行う。
【0016】バイアス部17は、図9に示すように、オ
ペアンプ17aと、抵抗17b〜17dとからなり、バ
イアス部18は、図9に示すように、オペアンプ18a
と、抵抗18b〜18dとからなっており、パッシブ電
位検出部16から入力するパッシブ電位3a,V3b(信号
伝送線が2線の場合には電位V3 )に応じて各バス4,
5にアナログ的にバイアスをかけて、バスの電位変動に
よらずバス4,5の電位V4 ,V5 を所定範囲の電位に
する。
ペアンプ17aと、抵抗17b〜17dとからなり、バ
イアス部18は、図9に示すように、オペアンプ18a
と、抵抗18b〜18dとからなっており、パッシブ電
位検出部16から入力するパッシブ電位3a,V3b(信号
伝送線が2線の場合には電位V3 )に応じて各バス4,
5にアナログ的にバイアスをかけて、バスの電位変動に
よらずバス4,5の電位V4 ,V5 を所定範囲の電位に
する。
【0017】なお、バイアス部17,18を1つにする
ことも可能で、その際の実施例を図10に示す。この場
合には、抵抗17eと抵抗60,61が追加される。す
なわち、図9のバイアス部17では、入力基準電位Va
をオペアンプ17aの+入力端子に入力させると、上記
オペアンプ17aの出力電位は、オペアンプ17aの−
入力端子の電位を入力基準電位Va と同じ電位にするよ
うに働く。これにより、電位V4 は、所定範囲の電位に
なる。又、ここで、抵抗14,17b〜17dの抵抗値
R1 〜R4 の比率を、R1 :R2 =R3 :R4 とする
と、パッシブ時(実施例では、信号伝送線が2線の場合
は、バス1の電位≦バス2の電位の時、また3線の場合
には、バス1の電位≦バス6の電位≦バス2の電位の
時)、すなわちバス1の入力電位V1 がパッシブ電位V
3aの時には、抵抗14と17c、抵抗17bと17dで
の電圧降下は等しくなり、電位Va =電位V4 となる。
これは、パッシブ電位V3aが変動しても成立する。ま
た、ドミナント時(実施例では、信号伝送線が2線の場
合は、バス1の電位がバス2の電位より高くなった時、
また3線の場合には、バス1の電位>バス6の電位、又
はバス6の電位>バス2の電位の時)で、図11(a) ,
(c) に示すように、バス1,2が正常時、バス2の故障
時、即ち電源への又はグランドへのショート時(信号伝
送線が3線の場合には、図12(a) ,(c) ,(e) ,(g)
に示すように、バス1,2,6が正常時、バス2の断線
又はグランドへのショート時、バス1と2のショート
時、バス2の電源へのショート時)には入力電位V1 >
パッシブ電位V3aとなるため、バス4の電位V4 >電位
Va となる(図11(d) ,(f) 参照)。但し、図11
(b) に示すように、バス1の電源への又はグランドへの
ショート時(信号伝送線が3線の場合には、図12(b)
,(d) ,(f) に示すように、バス1の断線又は電源へ
のショート時、バス1と2のショート時、バス1のグラ
ンドへのショート時)には、バス1の電位は変動しない
ので、パッシブ時、ドミナント時を問わずV4=Va と
なる(図11(e) 参照)。
ことも可能で、その際の実施例を図10に示す。この場
合には、抵抗17eと抵抗60,61が追加される。す
なわち、図9のバイアス部17では、入力基準電位Va
をオペアンプ17aの+入力端子に入力させると、上記
オペアンプ17aの出力電位は、オペアンプ17aの−
入力端子の電位を入力基準電位Va と同じ電位にするよ
うに働く。これにより、電位V4 は、所定範囲の電位に
なる。又、ここで、抵抗14,17b〜17dの抵抗値
R1 〜R4 の比率を、R1 :R2 =R3 :R4 とする
と、パッシブ時(実施例では、信号伝送線が2線の場合
は、バス1の電位≦バス2の電位の時、また3線の場合
には、バス1の電位≦バス6の電位≦バス2の電位の
時)、すなわちバス1の入力電位V1 がパッシブ電位V
3aの時には、抵抗14と17c、抵抗17bと17dで
の電圧降下は等しくなり、電位Va =電位V4 となる。
これは、パッシブ電位V3aが変動しても成立する。ま
た、ドミナント時(実施例では、信号伝送線が2線の場
合は、バス1の電位がバス2の電位より高くなった時、
また3線の場合には、バス1の電位>バス6の電位、又
はバス6の電位>バス2の電位の時)で、図11(a) ,
(c) に示すように、バス1,2が正常時、バス2の故障
時、即ち電源への又はグランドへのショート時(信号伝
送線が3線の場合には、図12(a) ,(c) ,(e) ,(g)
に示すように、バス1,2,6が正常時、バス2の断線
又はグランドへのショート時、バス1と2のショート
時、バス2の電源へのショート時)には入力電位V1 >
パッシブ電位V3aとなるため、バス4の電位V4 >電位
Va となる(図11(d) ,(f) 参照)。但し、図11
(b) に示すように、バス1の電源への又はグランドへの
ショート時(信号伝送線が3線の場合には、図12(b)
,(d) ,(f) に示すように、バス1の断線又は電源へ
のショート時、バス1と2のショート時、バス1のグラ
ンドへのショート時)には、バス1の電位は変動しない
ので、パッシブ時、ドミナント時を問わずV4=Va と
なる(図11(e) 参照)。
【0018】また、バイアス部18でも同様で、入力基
準電位Vb をオペアンプ18aの+入力端子に入力させ
ると、上記オペアンプ18aの出力電位は、オペアンプ
18aの−入力端子の電位を入力基準電位Vb と同じ電
位にするように働く。これにより、電位V5 は、所定範
囲の電位になる。又、ここで、抵抗15,18b〜18
dの抵抗値R5 〜R8 の比率を、R5 :R6 =R7 :R
8 とすると、パッシブ時、すなわちバス2の入力電位V
2 がパッシブ電位V3bの時には、抵抗15と18c、抵
抗18bと18dでの電圧降下は等しくなり、電位Vb
=電位V5 となる。これは、パッシブ電位V3bが変動し
ても成立する。また、ドミナント時で、図11(a) ,
(b) に示すように、バスが正常時、バス1の故障時、即
ち電源への又はグランドへのショート時(信号伝送線が
3線の場合には、図12(a) ,(b),(d) ,(f) に示す
ように、バス1,2,6が正常時、バス1の断線又は電
源へのショート時、バス1と2のショート時、バス1の
グランドへのショート時)には入力電位V2 <パッシブ
電位V3bとなるため、バス5の電位V5 <電位Vb とな
る(図11(d) ,(e) 参照)。但し、図11(c) に示す
ように、バス2の電源への又はグランドへのショート時
(信号伝送線が3線の場合には、図12(c) ,(e) ,
(g) に示すように、バス2のグランドへのショート時、
バス2の電源へのショート時)には、バス2の電位は変
動しないので、パッシブ時、ドミナント時を問わずV5
=Vb となる(図11(f) 参照)。
準電位Vb をオペアンプ18aの+入力端子に入力させ
ると、上記オペアンプ18aの出力電位は、オペアンプ
18aの−入力端子の電位を入力基準電位Vb と同じ電
位にするように働く。これにより、電位V5 は、所定範
囲の電位になる。又、ここで、抵抗15,18b〜18
dの抵抗値R5 〜R8 の比率を、R5 :R6 =R7 :R
8 とすると、パッシブ時、すなわちバス2の入力電位V
2 がパッシブ電位V3bの時には、抵抗15と18c、抵
抗18bと18dでの電圧降下は等しくなり、電位Vb
=電位V5 となる。これは、パッシブ電位V3bが変動し
ても成立する。また、ドミナント時で、図11(a) ,
(b) に示すように、バスが正常時、バス1の故障時、即
ち電源への又はグランドへのショート時(信号伝送線が
3線の場合には、図12(a) ,(b),(d) ,(f) に示す
ように、バス1,2,6が正常時、バス1の断線又は電
源へのショート時、バス1と2のショート時、バス1の
グランドへのショート時)には入力電位V2 <パッシブ
電位V3bとなるため、バス5の電位V5 <電位Vb とな
る(図11(d) ,(e) 参照)。但し、図11(c) に示す
ように、バス2の電源への又はグランドへのショート時
(信号伝送線が3線の場合には、図12(c) ,(e) ,
(g) に示すように、バス2のグランドへのショート時、
バス2の電源へのショート時)には、バス2の電位は変
動しないので、パッシブ時、ドミナント時を問わずV5
=Vb となる(図11(f) 参照)。
【0019】また、この時、入力基準電位Va <Vb で
あり、かつ、ドミナント時の電圧変化分が、パッシブ時
からドミナント時に変化する時点でクロスするように、
抵抗値R1 〜R8 を調整する。受信コンパレータ19
は、バス4,5から入力する電位V4 ,V5 の比較を行
い、受信したデータ信号(ACK信号を含む。)を認識
すると、データ信号を通信制御装置11に出力してい
る。
あり、かつ、ドミナント時の電圧変化分が、パッシブ時
からドミナント時に変化する時点でクロスするように、
抵抗値R1 〜R8 を調整する。受信コンパレータ19
は、バス4,5から入力する電位V4 ,V5 の比較を行
い、受信したデータ信号(ACK信号を含む。)を認識
すると、データ信号を通信制御装置11に出力してい
る。
【0020】本発明に係る受信回路13では、バス1,
2が、図11(a) 〜(c) 、図12(a) 〜(g) に示すよう
に、バス1,2がどのような電位V1 ,V2 でも、バス
1,2上にパッシブ状態(P)とドミナント状態(D)
が発生すれば、受信コンパレータ19がデータを認識で
きるようにする。すなわち、受信したデータ信号の波形
が上記受信コンパレータ19で受信できる電圧範囲にな
り、かつ、信号の変化点(パッシブからドミナント、ド
ミナントからパッシブ)で波形がクロスするようにする
ものである。つまり、図11(d) 〜(f) にあるようにパ
ッシブ時には、バス4,5の電位V4 ,V5 を一定範囲
に入れるとともに、バス4の電位V4 がバス5の電位V
5 より低い状態になる。また、ドミナント時には、電位
V4 が電位V5 より高くなり、これによって、パッシブ
時とドミナント時の電位V4 とV5 が、クロスするよう
になる。
2が、図11(a) 〜(c) 、図12(a) 〜(g) に示すよう
に、バス1,2がどのような電位V1 ,V2 でも、バス
1,2上にパッシブ状態(P)とドミナント状態(D)
が発生すれば、受信コンパレータ19がデータを認識で
きるようにする。すなわち、受信したデータ信号の波形
が上記受信コンパレータ19で受信できる電圧範囲にな
り、かつ、信号の変化点(パッシブからドミナント、ド
ミナントからパッシブ)で波形がクロスするようにする
ものである。つまり、図11(d) 〜(f) にあるようにパ
ッシブ時には、バス4,5の電位V4 ,V5 を一定範囲
に入れるとともに、バス4の電位V4 がバス5の電位V
5 より低い状態になる。また、ドミナント時には、電位
V4 が電位V5 より高くなり、これによって、パッシブ
時とドミナント時の電位V4 とV5 が、クロスするよう
になる。
【0021】従って、本実施例では、各多重ノードの受
信回路において、パッシブ時の電位を基準として、信号
伝送線1,2に接続されたデータ信号の入力線4,5に
バイアスをかけて受信電位を所定範囲内にするので、信
号伝送線1,2の故障によって上記伝送線1,2の電位
が変動しても、上記伝送線1,2がドミナントになれ
ば、通信制御装置は、上記伝送線1,2上のデータ信号
を認識することができる。
信回路において、パッシブ時の電位を基準として、信号
伝送線1,2に接続されたデータ信号の入力線4,5に
バイアスをかけて受信電位を所定範囲内にするので、信
号伝送線1,2の故障によって上記伝送線1,2の電位
が変動しても、上記伝送線1,2がドミナントになれ
ば、通信制御装置は、上記伝送線1,2上のデータ信号
を認識することができる。
【0022】次に、図2及び図5に示した信号伝送線が
3線の場合における受信回路13の第2実施例の動作原
理について説明する。図において、まずバス1の場合に
は、バス上での信号波形が、図12(a) 〜(c) ,(e) ,
(g) の時には、バス1とバス6のパッシブ時の電位は同
じで、かつドミナント時でもバス1の電位が反対方向に
変化する(バス6の電位より低くなる)ことはないの
で、パッシブ電位検出部21は、バス6の電位V6 を電
位V3aとして(図8参照)バイアス部17に出力し、こ
れによりパッシブ時のバス4の電位V4 を所定範囲に入
れる。この時の抵抗14,17b〜17d,21bの抵
抗値R1 〜R4 ,R9 の比率を、R1 :R2 =(R9 +
R3 ):R4 にすれば、電位Va とパッシブ時の電位V
4 は、等しくなる。
3線の場合における受信回路13の第2実施例の動作原
理について説明する。図において、まずバス1の場合に
は、バス上での信号波形が、図12(a) 〜(c) ,(e) ,
(g) の時には、バス1とバス6のパッシブ時の電位は同
じで、かつドミナント時でもバス1の電位が反対方向に
変化する(バス6の電位より低くなる)ことはないの
で、パッシブ電位検出部21は、バス6の電位V6 を電
位V3aとして(図8参照)バイアス部17に出力し、こ
れによりパッシブ時のバス4の電位V4 を所定範囲に入
れる。この時の抵抗14,17b〜17d,21bの抵
抗値R1 〜R4 ,R9 の比率を、R1 :R2 =(R9 +
R3 ):R4 にすれば、電位Va とパッシブ時の電位V
4 は、等しくなる。
【0023】また、バス上での信号波形が、図12(d)
,(f) の時には、パッシブ時又はドミナント時のバス
1の電位は反対方向に変化する(バス6の電位より低く
なる)ので、パッシブ時のバス4の電位V4 を所定範囲
内に入れるためには、バス1の電位V1 をバイアス部1
7に出力する必要がある。ただし、この時のパッシブ電
位検出部21からの電位V3aは、バス1の電位V1 より
ダイオード21aの順電位VDaだけ高くなっている。実
際には、バイアス部17は、このパッシブ電位検出部2
1からの電位V3a=(V1 +VDa)を基準にバイアスを
かけるので、17c ,17d,21bは、この電位VDa
を打ち消すような比率にすれば良い。
,(f) の時には、パッシブ時又はドミナント時のバス
1の電位は反対方向に変化する(バス6の電位より低く
なる)ので、パッシブ時のバス4の電位V4 を所定範囲
内に入れるためには、バス1の電位V1 をバイアス部1
7に出力する必要がある。ただし、この時のパッシブ電
位検出部21からの電位V3aは、バス1の電位V1 より
ダイオード21aの順電位VDaだけ高くなっている。実
際には、バイアス部17は、このパッシブ電位検出部2
1からの電位V3a=(V1 +VDa)を基準にバイアスを
かけるので、17c ,17d,21bは、この電位VDa
を打ち消すような比率にすれば良い。
【0024】次に、バス2の場合に関しても上記バス1
の場合と同様に考えれば良い。すなわち、バス上での信
号波形が、図12(a) 〜(d) ,(f) の時には、バス2と
バス6のパッシブ時の電位は同じで、かつドミナント時
でもバス2の電位が反対方向に変化する(バス6の電位
より高くなる)ことはないので、パッシブ電位検出部2
1は、バス6の電位V6 を電位V3bとして(図8参照)
バイアス部18に出力する。また、バス上での信号波形
が、図12(e) ,(g) の時には、パッシブ時又はドミナ
ント時のバス2の電位は反対方向に変化する(バス6の
電位より高くなる)ので、パッシブ電位検出部21は、
バス2の電位V2 をバイアス部18に出力する。
の場合と同様に考えれば良い。すなわち、バス上での信
号波形が、図12(a) 〜(d) ,(f) の時には、バス2と
バス6のパッシブ時の電位は同じで、かつドミナント時
でもバス2の電位が反対方向に変化する(バス6の電位
より高くなる)ことはないので、パッシブ電位検出部2
1は、バス6の電位V6 を電位V3bとして(図8参照)
バイアス部18に出力する。また、バス上での信号波形
が、図12(e) ,(g) の時には、パッシブ時又はドミナ
ント時のバス2の電位は反対方向に変化する(バス6の
電位より高くなる)ので、パッシブ電位検出部21は、
バス2の電位V2 をバイアス部18に出力する。
【0025】従って、本実施例では、パッシブ時にバス
1,2の電位V1 ,V2 が変化しても、各バス1,2に
接続されたバス4,5の電位V4 ,V5 が、所定範囲内
に入るようにし、ドミナント時にバス4,5の信号波形
をクロスさせることによって、受信コンパレータ19が
上記バス1,2の状態の変化を認識することができる。
1,2の電位V1 ,V2 が変化しても、各バス1,2に
接続されたバス4,5の電位V4 ,V5 が、所定範囲内
に入るようにし、ドミナント時にバス4,5の信号波形
をクロスさせることによって、受信コンパレータ19が
上記バス1,2の状態の変化を認識することができる。
【0026】図13は、信号伝送線が3線の場合の受信
回路の構成を示す第7実施例の回路図である。図におい
て、動作原理は、第2実施例と同じで、通常のパッシブ
電位は、バス6の電位V6 であるが、バスの電位によっ
ては、バス1であったり、バス2であったりする。第2
実施例との相違点は、バイアス部17,18の入力基準
電位Va ,Vb を発生させる部分で、本実施例では、上
記部分を抵抗31〜38,41〜48と、コンパレータ
39,49と、トランジスタ40,50とで構成してお
り、バスの電位が反対方向に変化する時(図12(d) 〜
(g) 参照)には、入力基準電位Va ,Vb を変化させて
いる。
回路の構成を示す第7実施例の回路図である。図におい
て、動作原理は、第2実施例と同じで、通常のパッシブ
電位は、バス6の電位V6 であるが、バスの電位によっ
ては、バス1であったり、バス2であったりする。第2
実施例との相違点は、バイアス部17,18の入力基準
電位Va ,Vb を発生させる部分で、本実施例では、上
記部分を抵抗31〜38,41〜48と、コンパレータ
39,49と、トランジスタ40,50とで構成してお
り、バスの電位が反対方向に変化する時(図12(d) 〜
(g) 参照)には、入力基準電位Va ,Vb を変化させて
いる。
【0027】本実施例では、例えばバス1側でバス1の
電位をパッシブ電位にする際に、即ち、バス1の電位<
バス6の電位である時には、トランジスタ40によって
ダイオード21aでの電圧降下VDaが足された電位がバ
イアス部17に出力されるため、このVDaを打ち消すよ
うに入力基準電位Va を上げるように変化させている。
電位をパッシブ電位にする際に、即ち、バス1の電位<
バス6の電位である時には、トランジスタ40によって
ダイオード21aでの電圧降下VDaが足された電位がバ
イアス部17に出力されるため、このVDaを打ち消すよ
うに入力基準電位Va を上げるように変化させている。
【0028】まず、バス1側の回路では、バス上での信
号波形が、図12(a) 〜(c) ,(e),(g) の時には、第
2実施例と同様に、入力基準電位Va は抵抗のみで決ま
るが、信号波形が図12(d) ,(f) の時には、コンパレ
ータ39でこの状態を検出し、トランジスタ40をオン
にして入力基準電位Va を上げている。これにより、電
圧降下VDaの影響を取り除くことができ、各多重ノード
のグランドのオフセットの変動にも対処することができ
る。
号波形が、図12(a) 〜(c) ,(e),(g) の時には、第
2実施例と同様に、入力基準電位Va は抵抗のみで決ま
るが、信号波形が図12(d) ,(f) の時には、コンパレ
ータ39でこの状態を検出し、トランジスタ40をオン
にして入力基準電位Va を上げている。これにより、電
圧降下VDaの影響を取り除くことができ、各多重ノード
のグランドのオフセットの変動にも対処することができ
る。
【0029】また、バス2側の回路でも同様で、バス上
での信号波形が、図12(a) 〜(d),(f) の時には、第
2実施例と同様に、入力基準電位Vb は抵抗のみで決ま
るが、信号波形が図12(e) ,(g) の時には、コンパレ
ータ49でこの状態を検出し、トランジスタ50をオン
にして入力基準電位Vb を下げている。信号伝送線が3
線の場合では、バス6は、パッシブ・ドミナントによる
電位の変動がないので、パッシブ電位は、バス6の電位
V6 と同じである。しかしながら、バスの電位が反対に
なる時(信号波形が、図12(d) 〜(g) の時)、バス6
の電位V6 をパッシブ電位とすることができない。これ
は、例えば図12(d) ,(f) の波形の際に、バス6の電
位V6 を基準にバイアスをかけると、バス4の電位V4
が入力基準電位Va より低くなり、ドミナント時でもバ
ス4の電位V4 がバス5の電位V5 を上回ることがなく
なるからである。これを解決するため、図13の回路で
は、バス1の電位をパッシブ電位としていたが、他の方
法としては、パッシブ電位は、常にバス6の電位とし、
電位V4 が入力基準電位Va を下回る時のみ動作する回
路、すなわち電位V4 が入力基準電位Va より低くなら
ない電圧制限を行う電圧制限部をバス1に接続すれば良
い。
での信号波形が、図12(a) 〜(d),(f) の時には、第
2実施例と同様に、入力基準電位Vb は抵抗のみで決ま
るが、信号波形が図12(e) ,(g) の時には、コンパレ
ータ49でこの状態を検出し、トランジスタ50をオン
にして入力基準電位Vb を下げている。信号伝送線が3
線の場合では、バス6は、パッシブ・ドミナントによる
電位の変動がないので、パッシブ電位は、バス6の電位
V6 と同じである。しかしながら、バスの電位が反対に
なる時(信号波形が、図12(d) 〜(g) の時)、バス6
の電位V6 をパッシブ電位とすることができない。これ
は、例えば図12(d) ,(f) の波形の際に、バス6の電
位V6 を基準にバイアスをかけると、バス4の電位V4
が入力基準電位Va より低くなり、ドミナント時でもバ
ス4の電位V4 がバス5の電位V5 を上回ることがなく
なるからである。これを解決するため、図13の回路で
は、バス1の電位をパッシブ電位としていたが、他の方
法としては、パッシブ電位は、常にバス6の電位とし、
電位V4 が入力基準電位Va を下回る時のみ動作する回
路、すなわち電位V4 が入力基準電位Va より低くなら
ない電圧制限を行う電圧制限部をバス1に接続すれば良
い。
【0030】図14は、信号伝送線が3線の場合の受信
回路の構成を示す第8実施例の回路図であり、上記方法
を実現するものである。図において、上記受信回路は、
バイアス部17,18と、電圧制限部51,52とから
構成されている。電圧制限部51は、オペアンプ51a
と、ダイオード51b,51cと、抵抗51dとからな
り、バス4の電位V4 が入力基準電位Va より低くなら
ないように電圧制限する。電圧制限部52は、オペアン
プ52aと、ダイオード52b,52cと、抵抗52d
とからなり、バス5の電位V5 が入力基準電位Vb を上
回らないように電圧制限する。
回路の構成を示す第8実施例の回路図であり、上記方法
を実現するものである。図において、上記受信回路は、
バイアス部17,18と、電圧制限部51,52とから
構成されている。電圧制限部51は、オペアンプ51a
と、ダイオード51b,51cと、抵抗51dとからな
り、バス4の電位V4 が入力基準電位Va より低くなら
ないように電圧制限する。電圧制限部52は、オペアン
プ52aと、ダイオード52b,52cと、抵抗52d
とからなり、バス5の電位V5 が入力基準電位Vb を上
回らないように電圧制限する。
【0031】なお、バイアス部を1つにすることも可能
で、その際の実施例を図15に示す。この実施例では、
抵抗14a,15a,60,60a,61,61aが追
加されている。この時、抵抗17b,14a,18b及
び15aが同じ値で、抵抗60,60a,61及び61
aが同じ値であれば、パッシブ電位Va ,Vb は、入力
線4と5のパッシブ電位となる。
で、その際の実施例を図15に示す。この実施例では、
抵抗14a,15a,60,60a,61,61aが追
加されている。この時、抵抗17b,14a,18b及
び15aが同じ値で、抵抗60,60a,61及び61
aが同じ値であれば、パッシブ電位Va ,Vb は、入力
線4と5のパッシブ電位となる。
【0032】図15を例にとって説明する。ここで、バ
ス1側の回路では、オペアンプ51aの+入力端子の電
位は、入力基準電位Va +ダイオード51bの順電圧V
Dbとなり、このオペアンプ51aの出力電位は、+入力
端子と−入力端子の電位を同じにするように働くため、
出力電位もVa +VDbと同じになる。ダイオードは、順
電位VDb以上の電位差が生じないと電流を流さないた
め、バス4の電位V4 がVa +VDb−VDb、即ちVa 以
上であれば、ダイオード51cには電流が流れないが、
電位V4 が入力基準電位Va を下回ると、上記ダイオー
ド51cに電流が流れ始める。言い換えると、ダイオー
ド51bの順電圧VDbとダイオード51cの順電圧が同
じであれば、ダイオード51cの順電圧はVDbとなり、
電位V4 はVa +VDb−VDb、すなわち電位V4 は入力
基準電位Va を下回らないようになる。また、これは温
度によるダイオードの順電圧のばらつきをキャンセルす
ることもできる。
ス1側の回路では、オペアンプ51aの+入力端子の電
位は、入力基準電位Va +ダイオード51bの順電圧V
Dbとなり、このオペアンプ51aの出力電位は、+入力
端子と−入力端子の電位を同じにするように働くため、
出力電位もVa +VDbと同じになる。ダイオードは、順
電位VDb以上の電位差が生じないと電流を流さないた
め、バス4の電位V4 がVa +VDb−VDb、即ちVa 以
上であれば、ダイオード51cには電流が流れないが、
電位V4 が入力基準電位Va を下回ると、上記ダイオー
ド51cに電流が流れ始める。言い換えると、ダイオー
ド51bの順電圧VDbとダイオード51cの順電圧が同
じであれば、ダイオード51cの順電圧はVDbとなり、
電位V4 はVa +VDb−VDb、すなわち電位V4 は入力
基準電位Va を下回らないようになる。また、これは温
度によるダイオードの順電圧のばらつきをキャンセルす
ることもできる。
【0033】また、バス2側の回路でも同様で、バス5
の電位V5 は入力基準電位Vb を上回らないように働
く。これにより、図12(d) ,(e) の信号波形は、図1
1(e),(f) のバス4,5の波形になり、受信コンパレ
ータ19は、パッシブ・ドミナントの状態を認識するこ
とができる。従って本実施例の受信回路では、信号伝送
線の変動によらず、信号伝送線上にパッシブ状態とドミ
ナント状態が発生すれば、即ち信号伝送線上に信号のな
い状態とある状態があれば、コンパレータの入力波形を
所定範囲の電位におさめ、かつ、状態の変化点で入力波
形をクロスさせるようにし、信号伝送線が故障しても、
正常にデータ信号を受信することができる。また、従来
のように受信信号を切り換える回路ではないため、回路
構成が簡素化し、かつ、信号伝送線の正常・異常を問わ
ずに、多重ノード間のアース電位差を初めとする自動車
での悪影響下でもデータ信号を受信することができる。
の電位V5 は入力基準電位Vb を上回らないように働
く。これにより、図12(d) ,(e) の信号波形は、図1
1(e),(f) のバス4,5の波形になり、受信コンパレ
ータ19は、パッシブ・ドミナントの状態を認識するこ
とができる。従って本実施例の受信回路では、信号伝送
線の変動によらず、信号伝送線上にパッシブ状態とドミ
ナント状態が発生すれば、即ち信号伝送線上に信号のな
い状態とある状態があれば、コンパレータの入力波形を
所定範囲の電位におさめ、かつ、状態の変化点で入力波
形をクロスさせるようにし、信号伝送線が故障しても、
正常にデータ信号を受信することができる。また、従来
のように受信信号を切り換える回路ではないため、回路
構成が簡素化し、かつ、信号伝送線の正常・異常を問わ
ずに、多重ノード間のアース電位差を初めとする自動車
での悪影響下でもデータ信号を受信することができる。
【0034】次に、図1に示した多重伝送システムの終
端回路3,7及び多重ノードの送信回路12について説
明する。上記終端回路3,7は、一般に図4に示したよ
うに構成され、送信回路12は、図16に示すように構
成されている。図16に示した送信回路12は、ドライ
バである電界効果トランジスタ(以下、「FET」とい
う。)12a,12bと上記FET12a,12bを保
護するダイオード12c,12dと抵抗12e,12f
とから構成されている。上記FET12a,12bは、
高速のデータ伝送に適しており、バス1には、Pチャン
ネルのFET12aが、またバス2には、Nチャンネル
のFET12bがそれぞれ接続されており、バランス伝
送を行う。なお、TX+,TX−は、FETゲートの入力で
ある。このバランス伝送を行っている時の正常時のバス
上の信号波形は、多重伝送線が2線の場合、図11(a)
に示したような波形になる。
端回路3,7及び多重ノードの送信回路12について説
明する。上記終端回路3,7は、一般に図4に示したよ
うに構成され、送信回路12は、図16に示すように構
成されている。図16に示した送信回路12は、ドライ
バである電界効果トランジスタ(以下、「FET」とい
う。)12a,12bと上記FET12a,12bを保
護するダイオード12c,12dと抵抗12e,12f
とから構成されている。上記FET12a,12bは、
高速のデータ伝送に適しており、バス1には、Pチャン
ネルのFET12aが、またバス2には、Nチャンネル
のFET12bがそれぞれ接続されており、バランス伝
送を行う。なお、TX+,TX−は、FETゲートの入力で
ある。このバランス伝送を行っている時の正常時のバス
上の信号波形は、多重伝送線が2線の場合、図11(a)
に示したような波形になる。
【0035】ところが、FET12a,12bのPチャ
ンネルとNチャンネルは、スイッチング特性やON抵抗
等完全に一致するものはなく、実際の信号波形も図11
(a)のような方形波にはならず、図17のような歪んだ
不安定な波形になってしまう。なお、図17において、
(a) は、Nチャンネルの方が早くオン/オフする波形で
あり、オンの時は早くスイッチングするNチャンネル側
に引きずられ、またオフの時は遅くスイッチングするP
チャンネル側に引きずられる。同様に、(b) は、Pチャ
ンネルの方が早くオン/オフする時の波形、(c) は、オ
ンの時はNチャンネル、オフの時はPチャンネルの方が
早い時の波形、(d) は、オンの時はPチャンネル、オフ
の時はNチャンネルの方が早い時の波形である。(e) 〜
(h) は、同様に多重伝送線が3線の場合の信号波形であ
る。
ンネルとNチャンネルは、スイッチング特性やON抵抗
等完全に一致するものはなく、実際の信号波形も図11
(a)のような方形波にはならず、図17のような歪んだ
不安定な波形になってしまう。なお、図17において、
(a) は、Nチャンネルの方が早くオン/オフする波形で
あり、オンの時は早くスイッチングするNチャンネル側
に引きずられ、またオフの時は遅くスイッチングするP
チャンネル側に引きずられる。同様に、(b) は、Pチャ
ンネルの方が早くオン/オフする時の波形、(c) は、オ
ンの時はNチャンネル、オフの時はPチャンネルの方が
早い時の波形、(d) は、オンの時はPチャンネル、オフ
の時はNチャンネルの方が早い時の波形である。(e) 〜
(h) は、同様に多重伝送線が3線の場合の信号波形であ
る。
【0036】このような不安定な状態では、データ伝送
の不能状態を引く起こしたり、ラジオノイズ放射の原因
ともなるので、これらの波形を整えることが必要とな
る。そこで、本発明では、上記波形を整えるために、終
端回路3,7又は送信回路12に抵抗、コンデンサ又は
コイル等で構成したフィルタを接続した多重伝送システ
ムを提供する。
の不能状態を引く起こしたり、ラジオノイズ放射の原因
ともなるので、これらの波形を整えることが必要とな
る。そこで、本発明では、上記波形を整えるために、終
端回路3,7又は送信回路12に抵抗、コンデンサ又は
コイル等で構成したフィルタを接続した多重伝送システ
ムを提供する。
【0037】図18は、本発明に係る終端回路の各実施
例を示す回路図である。なお、終端回路3,7は同じ構
成なので、ここでは終端回路3について説明する。図1
8(a) は、多重伝送線が2線の場合で、同じ抵抗値で終
端回路3を構成する終端抵抗3a,3bの中間地点に、
コンデンサ3c1 ,3c2 を接続させたものである。こ
れにより、たとえバス1の波形とバス2の波形の立ち上
がり/立ち下がり部が完全に同一でなくとも、コンデン
サの容量により、スイッチングのずれを吸収し、バスの
信号波形が崩れることがなくなる。
例を示す回路図である。なお、終端回路3,7は同じ構
成なので、ここでは終端回路3について説明する。図1
8(a) は、多重伝送線が2線の場合で、同じ抵抗値で終
端回路3を構成する終端抵抗3a,3bの中間地点に、
コンデンサ3c1 ,3c2 を接続させたものである。こ
れにより、たとえバス1の波形とバス2の波形の立ち上
がり/立ち下がり部が完全に同一でなくとも、コンデン
サの容量により、スイッチングのずれを吸収し、バスの
信号波形が崩れることがなくなる。
【0038】また、図18(b) は、多重伝送線が3線の
場合で、図18(a) と同様に、終端抵抗3a,3bの中
間地点に、コンデンデンサ3c1 ,3c2 を接続させて
構成する例である。図18(c) は、同じく3線の場合
で、コンデンデンサ3c1 ,3c2 ,3d1,3d2 と
コイル3eとをバス6に接続させて構成する例で、これ
により、本実施例では、上記コンデンデンサ3c1 ,3
c2 ,3d1 ,3d2 とコイル3eは、バス6の高周波
成分のノイズを抑えるフィルタの働きをすることができ
る。
場合で、図18(a) と同様に、終端抵抗3a,3bの中
間地点に、コンデンデンサ3c1 ,3c2 を接続させて
構成する例である。図18(c) は、同じく3線の場合
で、コンデンデンサ3c1 ,3c2 ,3d1,3d2 と
コイル3eとをバス6に接続させて構成する例で、これ
により、本実施例では、上記コンデンデンサ3c1 ,3
c2 ,3d1 ,3d2 とコイル3eは、バス6の高周波
成分のノイズを抑えるフィルタの働きをすることができ
る。
【0039】図18(d) は、同じく3線の場合で、電源
装置3f等をバス6に接続させて構成する例で、これに
より、本実施例では、上記電源装置3fによってバス6
の電位を一定範囲に維持して、上記バス6のノイズを抑
えることができる。また、上記電源装置3fの一例とし
て図18(e) にオペアンプ3gを示す。これにより、上
記バス6の電位を一定範囲に維持することが実現でき
る。この場合、オペアンプ3gは、+入力にバス6の電
位V6 を取り込み、−入力を出力に接続ことによって、
出力電位をV6 に保つ働きをする。
装置3f等をバス6に接続させて構成する例で、これに
より、本実施例では、上記電源装置3fによってバス6
の電位を一定範囲に維持して、上記バス6のノイズを抑
えることができる。また、上記電源装置3fの一例とし
て図18(e) にオペアンプ3gを示す。これにより、上
記バス6の電位を一定範囲に維持することが実現でき
る。この場合、オペアンプ3gは、+入力にバス6の電
位V6 を取り込み、−入力を出力に接続ことによって、
出力電位をV6 に保つ働きをする。
【0040】図19乃至図22は、本発明に係る送信回
路の各実施例を示す回路図である。図19(a) は、図1
6に示した回路の各FET12a,12bのゲートに抵
抗12A,12Bをそれぞれ接続させて構成する例で、
これにより、本実施例では、FET12a,12bのス
イッチング時間を調整することができる。つまり、FE
T12a,12bのゲートにある入力容量を利用し、上
記抵抗12A,12Bを加えることによって遅延回路を
構成し、FET12a,12bのオン/オフ時間を遅ら
せることができる。本実施例は、図17(a) ,(b) ,
(e) ,(f) の時に利用できる。すなわち、いずれかのF
ETがオン/オフになるタイミングがともに他のFET
より早い場合、このスイッチング速度が早い方に抵抗を
接続してスイッチング速度を遅らせれば、Pチャンネル
とNチャンネルのスイッチングタイミングは同じにな
り、バスの信号波形を整えることができる。また、本実
施例では、抵抗12A,12Bを接続させることによっ
て、CR回路を構成することになるので、信号波形の立
ち上がり/立ち下がりをなだらかにすることもでき、
又、これにより、多少のスイッチングの違いは無視でき
るようになり、ラジオノイズ放射を抑えることができ
る。さらに、FET12a,12bのON抵抗の違い
は、上記抵抗12A,12Bで調整が可能となる。
路の各実施例を示す回路図である。図19(a) は、図1
6に示した回路の各FET12a,12bのゲートに抵
抗12A,12Bをそれぞれ接続させて構成する例で、
これにより、本実施例では、FET12a,12bのス
イッチング時間を調整することができる。つまり、FE
T12a,12bのゲートにある入力容量を利用し、上
記抵抗12A,12Bを加えることによって遅延回路を
構成し、FET12a,12bのオン/オフ時間を遅ら
せることができる。本実施例は、図17(a) ,(b) ,
(e) ,(f) の時に利用できる。すなわち、いずれかのF
ETがオン/オフになるタイミングがともに他のFET
より早い場合、このスイッチング速度が早い方に抵抗を
接続してスイッチング速度を遅らせれば、Pチャンネル
とNチャンネルのスイッチングタイミングは同じにな
り、バスの信号波形を整えることができる。また、本実
施例では、抵抗12A,12Bを接続させることによっ
て、CR回路を構成することになるので、信号波形の立
ち上がり/立ち下がりをなだらかにすることもでき、
又、これにより、多少のスイッチングの違いは無視でき
るようになり、ラジオノイズ放射を抑えることができ
る。さらに、FET12a,12bのON抵抗の違い
は、上記抵抗12A,12Bで調整が可能となる。
【0041】図19(b) は、FET12a,12bのソ
ース間にコンデンサ12Cを接続させて構成する例で、
これにより、本実施例では、オン/オフ時の電源の揺れ
を抑え、バスの信号波形を整えることができる。図19
(c) は、FET12a又は12bのソース間にコイル1
2D,12Eを接続させて構成する例で、これにより、
本実施例では、オン時の突入電流を抑え、立ち上がりを
なだらかにすることによって、PチャンネルとNチャン
ネルのスイッチングの違いを吸収し、かつ、立ち上がり
の周波数成分のノイズを除去し、ラジオノイズ放射も抑
えることができる。なお、上記コイル12D,12Eに
並列に接続されているダイオード12F,12Gは、F
ET12a、12bがオフになった時のコイルの逆起電
圧を防ぐためのものである。
ース間にコンデンサ12Cを接続させて構成する例で、
これにより、本実施例では、オン/オフ時の電源の揺れ
を抑え、バスの信号波形を整えることができる。図19
(c) は、FET12a又は12bのソース間にコイル1
2D,12Eを接続させて構成する例で、これにより、
本実施例では、オン時の突入電流を抑え、立ち上がりを
なだらかにすることによって、PチャンネルとNチャン
ネルのスイッチングの違いを吸収し、かつ、立ち上がり
の周波数成分のノイズを除去し、ラジオノイズ放射も抑
えることができる。なお、上記コイル12D,12Eに
並列に接続されているダイオード12F,12Gは、F
ET12a、12bがオフになった時のコイルの逆起電
圧を防ぐためのものである。
【0042】図20(a) は、PチャンネルのFET12
aのゲート側にNチャンネルのFET12Hと抵抗12
Iを、NチャンネルのFET12bのゲート側にPチャ
ンネルのFET12Jと抵抗12Kをそれぞれ接続させ
て構成する例で、これにより、本実施例では、Pチャン
ネルとNチャンネルのスイッチングの違いを打ち消すこ
とができる。つまり、PチャンネルのFET12aと1
2J、NチャンネルのFET12bと12Hは、それぞ
れ同じ素子を使用し、上記Pチャンネル及びNチャンネ
ルのFETとを組み合わせることによって、本実施例で
は、図17(c),(d) ,(g) ,(h) のように、P/Nチ
ャンネルの立ち上がり/立ち下がりのタイミングが不揃
いでも、データの出力時には上記タイミングを一致させ
ることができる。
aのゲート側にNチャンネルのFET12Hと抵抗12
Iを、NチャンネルのFET12bのゲート側にPチャ
ンネルのFET12Jと抵抗12Kをそれぞれ接続させ
て構成する例で、これにより、本実施例では、Pチャン
ネルとNチャンネルのスイッチングの違いを打ち消すこ
とができる。つまり、PチャンネルのFET12aと1
2J、NチャンネルのFET12bと12Hは、それぞ
れ同じ素子を使用し、上記Pチャンネル及びNチャンネ
ルのFETとを組み合わせることによって、本実施例で
は、図17(c),(d) ,(g) ,(h) のように、P/Nチ
ャンネルの立ち上がり/立ち下がりのタイミングが不揃
いでも、データの出力時には上記タイミングを一致させ
ることができる。
【0043】ここで、例えば、上記FET12a,12
b,12H,12Jがオンになる時間を、それぞれta
, tb , tH , tJ とし、オフになる時間を、それぞ
れTa, Tb , TH , TJ とすると、バス1の波形がオ
ンになるまでの時間t1 =tH+ta 、オフになるまで
の時間T1 =TH +Ta 、バス2の波形がオンになるま
での時間t2 =tJ +tb 、バス2の波形がオフになる
までの時間T2 =TJ +Tb となり、またta =tJ ,
tb =tH ,Ta =TJ ,Tb =TH から、t1=t2
,T1 =T2 となる。上記式からも明らかなように、
本実施例では、データの出力時にはそのタイミングを一
致させることができる。
b,12H,12Jがオンになる時間を、それぞれta
, tb , tH , tJ とし、オフになる時間を、それぞ
れTa, Tb , TH , TJ とすると、バス1の波形がオ
ンになるまでの時間t1 =tH+ta 、オフになるまで
の時間T1 =TH +Ta 、バス2の波形がオンになるま
での時間t2 =tJ +tb 、バス2の波形がオフになる
までの時間T2 =TJ +Tb となり、またta =tJ ,
tb =tH ,Ta =TJ ,Tb =TH から、t1=t2
,T1 =T2 となる。上記式からも明らかなように、
本実施例では、データの出力時にはそのタイミングを一
致させることができる。
【0044】図20(b) ,(c) は、FET12a,12
bのゲート側にフィルタを接続させて構成する各例で、
これにより、本実施例では、FET12a,12bのゲ
ートから回り込むノイズと波形の立上がり成分を抑える
ことができる。なお、図20(b) のフィルタは、フェラ
イトビーズ12L,12Mからなり、図20(c) のフィ
ルタは、コイル12N,12Oとコンデンサ12P1 〜
12S2 からなる。
bのゲート側にフィルタを接続させて構成する各例で、
これにより、本実施例では、FET12a,12bのゲ
ートから回り込むノイズと波形の立上がり成分を抑える
ことができる。なお、図20(b) のフィルタは、フェラ
イトビーズ12L,12Mからなり、図20(c) のフィ
ルタは、コイル12N,12Oとコンデンサ12P1 〜
12S2 からなる。
【0045】図20(d) は、FET12a,12bのゲ
ート側に排他的論理和回路(以下、「XOR」とい
う。)12T,12Uを接続させて構成する例で、これ
により、本実施例では、上記FETゲートの入力TX+,
TX−のスイッチングの同期が取れない場合に有効とな
る。すなわち、本実施例では、一方の上記XORの入力
がハイレベルの時は、もう片方のXORの入力の反転を
出力し、また一方のXORの入力がローレベルの時は、
もう片方のXORの入力の状態を出力する。各XOR1
2T,12Uが同じタイプの論理素子であれば、FET
12a,12bのゲート入力の波形は同じタイミングに
なる。
ート側に排他的論理和回路(以下、「XOR」とい
う。)12T,12Uを接続させて構成する例で、これ
により、本実施例では、上記FETゲートの入力TX+,
TX−のスイッチングの同期が取れない場合に有効とな
る。すなわち、本実施例では、一方の上記XORの入力
がハイレベルの時は、もう片方のXORの入力の反転を
出力し、また一方のXORの入力がローレベルの時は、
もう片方のXORの入力の状態を出力する。各XOR1
2T,12Uが同じタイプの論理素子であれば、FET
12a,12bのゲート入力の波形は同じタイミングに
なる。
【0046】図21(a) ,(b) は、ダイオード12c,
12dと抵抗12e,12fの間、又はFET12a,
12bとダイオード12c,12dの間にコンデンサ1
2V 1 ,12V2 ,12W1 ,12W2 をそれぞれ接続
させて、CR回路を構成する各例で、これにより、各実
施例では、FET12a,12bのオン/オフをなまら
せる働きをする。なお、図21(a) ,(b) の違いは、
(b) の方が伝送線間容量を増やさぬように構成したもの
である。すなわち、本実施例では、コンデンサ12
V1 ,12V2 ,12W1 ,12W2 をFET12a,
12bとダイオード12c,12dの間に接続すること
により、送信ノードに接続されているコンデンサ12V
1 ,12V2 ,12W1 ,12W2 は、送信時にのみ有
効となる。なぜならば、受信時に他のノードから送信さ
れたバスの信号波形は、ダイオード12c,12dで阻
止され、コンデンサ12V1 ,12V2 ,12W1 ,1
2W2 には届かないからである。
12dと抵抗12e,12fの間、又はFET12a,
12bとダイオード12c,12dの間にコンデンサ1
2V 1 ,12V2 ,12W1 ,12W2 をそれぞれ接続
させて、CR回路を構成する各例で、これにより、各実
施例では、FET12a,12bのオン/オフをなまら
せる働きをする。なお、図21(a) ,(b) の違いは、
(b) の方が伝送線間容量を増やさぬように構成したもの
である。すなわち、本実施例では、コンデンサ12
V1 ,12V2 ,12W1 ,12W2 をFET12a,
12bとダイオード12c,12dの間に接続すること
により、送信ノードに接続されているコンデンサ12V
1 ,12V2 ,12W1 ,12W2 は、送信時にのみ有
効となる。なぜならば、受信時に他のノードから送信さ
れたバスの信号波形は、ダイオード12c,12dで阻
止され、コンデンサ12V1 ,12V2 ,12W1 ,1
2W2 には届かないからである。
【0047】図21(c) は、FET12a,12bのゲ
ート側にコンデンサ12X1 ,12X2 ,12Y1 ,1
2Y2 を接続させて構成する例で、これにより、本実施
例では、FETゲートの信号波形をなまらせ、立ち上が
りの周波数成分をおとし、またコンデンサ12X1 ,1
2X2 ,12Y1 ,12Y2 の容量値を調整すること
で、FET12a,12bの立ち上がり/立ち下がりの
タイミングの調整もできる。
ート側にコンデンサ12X1 ,12X2 ,12Y1 ,1
2Y2 を接続させて構成する例で、これにより、本実施
例では、FETゲートの信号波形をなまらせ、立ち上が
りの周波数成分をおとし、またコンデンサ12X1 ,1
2X2 ,12Y1 ,12Y2 の容量値を調整すること
で、FET12a,12bの立ち上がり/立ち下がりの
タイミングの調整もできる。
【0048】図22(a) は、図19(a) に示した回路の
ゲート抵抗12A,12Bに平行にダイオード12
A1 ,12B1 を接続させて構成する例で、これによ
り、本実施例では、図24(a) に示す図19(a) におけ
るバス1及びバス2の波形に比べ、図24(b) に示すよ
うに信号波形の立ち下がりを早くし、信号の遅延を小さ
くすることができる。すなわち、バスの信号波形の立ち
上がりと立ち下がりのスイッチングが同じ場合には、ノ
イズの放射は電流が流れる時、すなわち信号波形の立ち
上がり時に多く発生し、立ち下がり時はそれほど発生し
ない。従って、本実施例では、信号波形の立ち上がり時
のみ、上記立ち上がりをなだらかにして、立ち下がりの
遅延を少なくし、伝送速度を上げることができる。
ゲート抵抗12A,12Bに平行にダイオード12
A1 ,12B1 を接続させて構成する例で、これによ
り、本実施例では、図24(a) に示す図19(a) におけ
るバス1及びバス2の波形に比べ、図24(b) に示すよ
うに信号波形の立ち下がりを早くし、信号の遅延を小さ
くすることができる。すなわち、バスの信号波形の立ち
上がりと立ち下がりのスイッチングが同じ場合には、ノ
イズの放射は電流が流れる時、すなわち信号波形の立ち
上がり時に多く発生し、立ち下がり時はそれほど発生し
ない。従って、本実施例では、信号波形の立ち上がり時
のみ、上記立ち上がりをなだらかにして、立ち下がりの
遅延を少なくし、伝送速度を上げることができる。
【0049】また、図22(b) ,(c) は、図21(a),
(b) に示した回路のダイオード12c,12dと抵抗1
2e,12fの間、又はFET12a,12bとダイオ
ード12c,12dの間に抵抗12Z1 ,12Z2 を接
続させて構成する例で、これにより、本実施例では、バ
スの信号波形の立ち下がりを早くすることができる。図
23(a) ,(b) は、2線以上の多重伝送線を有するネッ
トワークにおいて、各終端回路3,7の両端にバイアス
抵抗24a〜24dを接続させて構成する例で、これに
より、本実施例では、いずれかの終端回路がバスから外
れて、反射波が発生しても、その影響を取り除き、正常
な受信を可能にすることができる。なお、図において、
(a) はバスが2線式の場合を示し、(b) はバスが3線式
の場合を示す。
(b) に示した回路のダイオード12c,12dと抵抗1
2e,12fの間、又はFET12a,12bとダイオ
ード12c,12dの間に抵抗12Z1 ,12Z2 を接
続させて構成する例で、これにより、本実施例では、バ
スの信号波形の立ち下がりを早くすることができる。図
23(a) ,(b) は、2線以上の多重伝送線を有するネッ
トワークにおいて、各終端回路3,7の両端にバイアス
抵抗24a〜24dを接続させて構成する例で、これに
より、本実施例では、いずれかの終端回路がバスから外
れて、反射波が発生しても、その影響を取り除き、正常
な受信を可能にすることができる。なお、図において、
(a) はバスが2線式の場合を示し、(b) はバスが3線式
の場合を示す。
【0050】すなわち、終端抵抗の一方がはずれた場合
には、反射波が発生し、その影響で、図24(c) に示す
ように、信号波形の立ち下がり部分に遅延が生じる。上
記バイアス抵抗24a〜24dは、バス1側をグランド
に、またバス2側をVcc側にバイアス電圧を印加して
いるため、上記反射波が発生しても図24(d) に示すよ
うに、その影響を取り除くことができ、受信回路ではデ
ータ信号を正常に受信することができる。
には、反射波が発生し、その影響で、図24(c) に示す
ように、信号波形の立ち下がり部分に遅延が生じる。上
記バイアス抵抗24a〜24dは、バス1側をグランド
に、またバス2側をVcc側にバイアス電圧を印加して
いるため、上記反射波が発生しても図24(d) に示すよ
うに、その影響を取り除くことができ、受信回路ではデ
ータ信号を正常に受信することができる。
【0051】図23(c) ,(d) は、バスの中間付近で、
かつ、各バス間に抵抗24e〜24gを接続させて構成
する例で、これにより、本実施例では、上記バス間のイ
ンピーダンスを下げ、さらに反射波の影響を取り除くこ
とができる。なお、図において、(c) はバスが2線式の
場合を示し、(d) はバスが3線式の場合を示す。また、
本発明では、図18に示した終端回路及び図19〜23
に示した送信回路とをそれぞれ組み合わせて使用するこ
とが可能であり、又、送信回路においては、それぞれを
組み合わせて使用することも可能である。さらに、実施
例に示したFET12a,12bの代わりに、トランジ
スタを使用することも可能である。
かつ、各バス間に抵抗24e〜24gを接続させて構成
する例で、これにより、本実施例では、上記バス間のイ
ンピーダンスを下げ、さらに反射波の影響を取り除くこ
とができる。なお、図において、(c) はバスが2線式の
場合を示し、(d) はバスが3線式の場合を示す。また、
本発明では、図18に示した終端回路及び図19〜23
に示した送信回路とをそれぞれ組み合わせて使用するこ
とが可能であり、又、送信回路においては、それぞれを
組み合わせて使用することも可能である。さらに、実施
例に示したFET12a,12bの代わりに、トランジ
スタを使用することも可能である。
【0052】図23の実施例では、バス型について説明
したが、本発明はこれに限らずループ型にすることも可
能である。
したが、本発明はこれに限らずループ型にすることも可
能である。
【0053】
【発明の効果】以上説明したように、本発明では、複数
の多重ノードを少なくとも2本の信号伝送線を介して相
互に接続させ、前記各信号伝送線に生じる電位差に基づ
きデータの状態を検知し、前記各多重ノード間でのデー
タ伝送を行う多重伝送方式において、前記多重ノードは
前記信号伝送路のパッシブ時の電位を検出するパッシブ
電位検出手段と、入力電位を設定するバイアス手段とを
有し、前記パッシブ電位検出手段で検出したパッシブ時
の電位に応じて前記バイアス手段を制御し、前記入力電
位をアナログ的に所定範囲の電位に設定するので、信号
伝送線上で故障が発生しても各多重ノード間でデータ伝
送が可能となり、さらに自動車内の厳しい環境化でもデ
ータ伝送を行うことができ、データ伝送の効率化を図る
ことができる。また、終端回路又は送信回路にフィルタ
を入れることにより、波形を整え、立上がりをなだらか
にし、ノイズ放射を抑えることができる。
の多重ノードを少なくとも2本の信号伝送線を介して相
互に接続させ、前記各信号伝送線に生じる電位差に基づ
きデータの状態を検知し、前記各多重ノード間でのデー
タ伝送を行う多重伝送方式において、前記多重ノードは
前記信号伝送路のパッシブ時の電位を検出するパッシブ
電位検出手段と、入力電位を設定するバイアス手段とを
有し、前記パッシブ電位検出手段で検出したパッシブ時
の電位に応じて前記バイアス手段を制御し、前記入力電
位をアナログ的に所定範囲の電位に設定するので、信号
伝送線上で故障が発生しても各多重ノード間でデータ伝
送が可能となり、さらに自動車内の厳しい環境化でもデ
ータ伝送を行うことができ、データ伝送の効率化を図る
ことができる。また、終端回路又は送信回路にフィルタ
を入れることにより、波形を整え、立上がりをなだらか
にし、ノイズ放射を抑えることができる。
【図1】第1図は、本発明に係る多重伝送方式を用いた
多重伝送システムの構成を示す構成ブロック図である。
多重伝送システムの構成を示す構成ブロック図である。
【図2】本発明に係る受信回路の第2実施例の回路構成
を示す回路図である。
を示す回路図である。
【図3】本発明に係る受信回路の第3実施例の回路構成
を示す回路図である。
を示す回路図である。
【図4】本発明に係る受信回路の第4実施例の回路構成
を示す回路図である。
を示す回路図である。
【図5】本発明に係る受信回路の第5実施例の回路構成
を示す回路図である。
を示す回路図である。
【図6】本発明に係る受信回路の第6実施例の回路構成
を示す回路図である。
を示す回路図である。
【図7】パッシブ電位検出部の第1実施例の回路構成を
示す回路図である。
示す回路図である。
【図8】パッシブ電位検出部の第2実施例の回路構成を
示す回路図である。
示す回路図である。
【図9】バイアス部の回路構成の第1実施例の回路構成
を示す回路図である。
を示す回路図である。
【図10】バイアス部の回路構成の第2実施例の回路構
成を示す回路図である。
成を示す回路図である。
【図11】図1に示したデータ信号波形と受信信号波形
を示す図である。
を示す図である。
【図12】図2に示したデータ信号波形を示す図であ
る。
る。
【図13】本発明に係る受信回路の第7実施例の回路構
成を示す回路図である。
成を示す回路図である。
【図14】本発明に係る受信回路の第8実施例の回路構
成を示す回路図である。
成を示す回路図である。
【図15】本発明に係る受信回路の第9実施例の回路構
成を示す回路図である。
成を示す回路図である。
【図16】本発明に係る送信回路の一実施例の回路構成
を示す回路図である。
を示す回路図である。
【図17】図16に示したデータ信号波形を示す図であ
る。
る。
【図18】本発明に係る終端回路の各実施例の回路構成
を示す回路図である。
を示す回路図である。
【図19】本発明に係る送信回路の各実施例の回路構成
を示す回路図である。
を示す回路図である。
【図20】本発明に係る送信回路の各実施例の回路構成
を示す回路図である。
を示す回路図である。
【図21】本発明に係る送信回路の各実施例の回路構成
を示す回路図である。
を示す回路図である。
【図22】本発明に係る送信回路の各実施例の回路構成
を示す回路図である。
を示す回路図である。
【図23】本発明に係る終端回路の各実施例の回路構成
を示す回路図である。
を示す回路図である。
【図24】図22,23に示したデータ信号波形を示す
図である。
図である。
1,2,6 信号伝送線(バス) 4,5 入力線(バス) 10,20,30, 多重ノード 11 通信制御回路 12 送信回路 13 受信回路 16,21 パッシブ電位検出部 17.18 バイアス部 19 受信コンパレータ
Claims (9)
- 【請求項1】 複数の多重ノードを少なくとも2本の信
号伝送線を介して相互に接続させ、前記各信号伝送線の
両端には終端回路を接続させ、送信回路が該各信号伝送
線に生じさせる電位差に基づきデータの状態を検知し、
前記各多重ノード間でのデータ伝送を行う多重伝送方式
において、前記多重ノードは前記信号伝送路のパッシブ
時の電位を検出するパッシブ電位検出手段と、入力電位
をアナログ的に設定するバイアス手段とを有し、前記パ
ッシブ電位検出手段で検出したパッシブ時の電位に応じ
て前記バイアス手段を制御し、前記信号伝送線の電位変
動によらず前記入力電位を所定範囲の電位に設定するこ
とを特徴とする多重伝送方式。 - 【請求項2】 前記バイアス手段は前記信号伝送線がパ
ッシブ状態の場合には、一方の信号伝送線の入力電位が
他方の信号伝送線の入力電位より低い状態に設定し、前
記信号伝送線がドミナント状態の場合には、前記一方の
信号伝送線の入力電位が他方の信号伝送線の入力電位よ
り高い状態に設定することを特徴とする請求項1記載の
多重伝送方式。 - 【請求項3】 前記終端回路及び送信回路は抑止手段を
有し、急峻なパルスのエッジ成分によって前記信号伝送
線に生じるノイズ及び前記送信回路のスイッチング速度
のアンバランスを抑止することを特徴とする請求項1記
載の多重伝送方式。 - 【請求項4】 前記終端回路は、一方の信号伝送線とグ
ランドとの間に接続したバイアス抵抗と、他方の信号伝
送線と電源の間に接続したバイアス抵抗とを有し、発生
した反射波の影響を取り除くことを特徴とする請求項1
記載の多重伝送方式。 - 【請求項5】 前記信号伝送線の略中間点で、かつ、該
信号伝送線間に抵抗を接続させて、該信号伝送線間のイ
ンピーダンスを下げることを特徴とする請求項4記載の
多重伝送方式。 - 【請求項6】 複数の多重ノードを少なくとも2本の信
号伝送線を介して相互に接続させ、前記各信号伝送線の
両端には終端回路を接続させ、送信回路が該各信号伝送
線に生じさせる電位差に基づきデータの状態を検知し、
前記各多重ノード間でのデータ伝送を行う多重伝送方式
において、前記信号伝送線の入力線に、ある信号伝送線
の電位に基づき、入力電位をアナログ的に設定するバイ
アス手段と、前記入力電位を一定電位以上及び以下にし
ないように制限する電圧制限手段とを有し、前記信号伝
送線の電位変動によらず前記入力電位を所定範囲の電位
に設定することを特徴とする多重伝送方式。 - 【請求項7】 前記終端回路及び送信回路は抑止手段を
有し、急峻なパルスのエッジ成分によって前記信号伝送
線に生じるノイズ及び前記送信回路のスイッチング速度
のアンバランスを抑止することを特徴とする請求項6記
載の多重伝送方式。 - 【請求項8】 前記終端回路は、一方の信号伝送線とグ
ランドとの間に接続したバイアス抵抗と、他方の信号伝
送線と電源の間に接続したバイアス抵抗とを有し、発生
した反射波の影響を取り除くことを特徴とする請求項6
記載の多重伝送方式。 - 【請求項9】 前記信号伝送線の略中間点で、かつ、該
信号伝送線間に抵抗を接続させて、該信号伝送線間のイ
ンピーダンスを下げることを特徴とする請求項8記載の
多重伝送方式。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP92117536A EP0537704B1 (en) | 1991-10-16 | 1992-10-14 | Multiplex transmission system |
DE69231289T DE69231289T2 (de) | 1991-10-16 | 1992-10-14 | Multiplexübertragungssystem |
CA002080657A CA2080657C (en) | 1991-10-16 | 1992-10-15 | Multiplex transmission system |
US08/190,233 US5465255A (en) | 1991-10-16 | 1994-01-31 | Multiplex transmission system |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26761991 | 1991-10-16 | ||
JP3-267619 | 1991-10-16 | ||
JP4-31953 | 1992-02-19 | ||
JP3195392 | 1992-02-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05300155A true JPH05300155A (ja) | 1993-11-12 |
JP3133499B2 JP3133499B2 (ja) | 2001-02-05 |
Family
ID=26370468
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04216740A Expired - Fee Related JP3133499B2 (ja) | 1991-10-16 | 1992-08-14 | 多重伝送方式 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5465255A (ja) |
JP (1) | JP3133499B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR970024655A (ko) * | 1995-10-27 | 1997-05-30 | 필드버스를 경유하는 신호전송장치 | |
JP2006067543A (ja) * | 2004-07-28 | 2006-03-09 | Auto Network Gijutsu Kenkyusho:Kk | コネクタ、車載バス駆動装置、保護回路、アダプタ、車載バス支線用ワイヤハーネス、車載バス支線用波形整形装置及び車載バス用ジョイントコネクタ |
JP2009118314A (ja) * | 2007-11-08 | 2009-05-28 | Toyota Motor Corp | 通信装置及び通信システム並びに通信方法 |
US8125293B2 (en) | 2006-07-31 | 2012-02-28 | Denso Corporation | Communication system using differential two-wire type of communication line |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5717950A (en) | 1994-01-11 | 1998-02-10 | Hitachi, Ltd. | Input/output device information management system for multi-computer system |
US5701410A (en) * | 1996-09-09 | 1997-12-23 | Ford Motor Company | Method and system for detecting fault conditions on multiplexed networks |
JP2000069057A (ja) * | 1998-08-03 | 2000-03-03 | Ford Motor Co | 多重通信システム |
US6526552B1 (en) * | 2000-10-25 | 2003-02-25 | Sun Microsystems, Inc. | Long line receiver for CMOS integrated circuits |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2133832A (en) * | 1937-06-12 | 1938-10-18 | Bell Telephone Labor Inc | System for compensating for differences in potential |
JPS4841722B1 (ja) * | 1969-06-13 | 1973-12-08 | ||
CA1192634A (en) * | 1982-02-26 | 1985-08-27 | David E. Dodds | Coupling an electrical signal to transmission lines |
WO1984000862A1 (en) * | 1982-08-09 | 1984-03-01 | Advanced Micro Devices Inc | Digital signal transmission and receiving apparatus |
US4638473A (en) * | 1984-12-28 | 1987-01-20 | Gte Laboratories Incorporated | Two wire bidirectional digital transmission system |
DE3776782D1 (de) * | 1986-12-12 | 1992-03-26 | Siemens Nixdorf Inf Syst | Sende-empfangs-einrichtung fuer ein busleitungssystem. |
US4792950A (en) * | 1987-06-17 | 1988-12-20 | Ford Motor Company | Multiplex wiring system |
FR2623674B1 (fr) * | 1987-11-25 | 1990-04-20 | Peugeot | Dispositif de transmission d'informations pour vehicule automobile et procede de mise en oeuvre d'un tel dispositif |
FR2627036B1 (fr) * | 1988-02-10 | 1990-07-27 | Peugeot | Interface de raccordement d'une partie de reception d'informations d'une station dans un systeme de transmission d'informations en differentiel, par deux fils de transmission, notamment dans un vehicule automobile |
US5050187A (en) * | 1988-04-12 | 1991-09-17 | The Furukawa Electric Co., Ltd. | Communication system equipped with an AC coupling receiver circuit |
DE3937814A1 (de) * | 1989-11-14 | 1991-05-23 | Ant Nachrichtentech | Verfahren zur uebertragung von daten sowie anordnung |
US5125006A (en) * | 1989-12-08 | 1992-06-23 | Standard Microsystems Corporation | Local area network high impedance transceiver |
US4994690A (en) * | 1990-01-29 | 1991-02-19 | Motorola, Inc. | Split level bus |
-
1992
- 1992-08-14 JP JP04216740A patent/JP3133499B2/ja not_active Expired - Fee Related
-
1994
- 1994-01-31 US US08/190,233 patent/US5465255A/en not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR970024655A (ko) * | 1995-10-27 | 1997-05-30 | 필드버스를 경유하는 신호전송장치 | |
JP2006067543A (ja) * | 2004-07-28 | 2006-03-09 | Auto Network Gijutsu Kenkyusho:Kk | コネクタ、車載バス駆動装置、保護回路、アダプタ、車載バス支線用ワイヤハーネス、車載バス支線用波形整形装置及び車載バス用ジョイントコネクタ |
JP4583897B2 (ja) * | 2004-07-28 | 2010-11-17 | 株式会社オートネットワーク技術研究所 | 車載バス支線用ワイヤハーネス |
US8125293B2 (en) | 2006-07-31 | 2012-02-28 | Denso Corporation | Communication system using differential two-wire type of communication line |
JP2009118314A (ja) * | 2007-11-08 | 2009-05-28 | Toyota Motor Corp | 通信装置及び通信システム並びに通信方法 |
Also Published As
Publication number | Publication date |
---|---|
US5465255A (en) | 1995-11-07 |
JP3133499B2 (ja) | 2001-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3411574B2 (ja) | 高速の差動ラインドライバ | |
RU2708510C9 (ru) | Абонентская станция для шинной системы и способ повышения устойчивости к электромагнитным помехам для абонентской станции | |
US4178620A (en) | Three state bus driver with protection circuitry | |
US10313152B2 (en) | Transmission circuit | |
CN111149326B (zh) | 用于总线***的发送/接收装置和用于减小在不同的位状态之间过渡时的振荡趋势的方法 | |
US7113759B2 (en) | Controller area network transceiver having capacitive balancing circuit for improved receiver common-mode rejection | |
US9614505B1 (en) | Differential driving circuit including asymmetry compensation circuit | |
US9735820B2 (en) | Multi-current harmonized paths for low power local interconnect network (LIN) receiver | |
US8493092B2 (en) | Linear equalizer | |
US10516389B2 (en) | Interface circuit and interface device | |
JP2016540424A (ja) | バスシステムの加入者局、及び、バスシステム内の導線に関係する放射量を低減する方法 | |
JPH05501640A (ja) | 多重回路装置、例えば自動車の複数個の負荷ステーションを制御するための多重回路装置 | |
US6657460B2 (en) | Spatially filtered data bus drivers and receivers and method of operating same | |
JP3133499B2 (ja) | 多重伝送方式 | |
KR20050071516A (ko) | 통신 라인상의 스위칭된 신호를 위한 수신기 | |
US5025181A (en) | Apparatus for generating digital gating signals in response to a digital data signal | |
US8368432B2 (en) | Interference-tolerant communication circuit | |
CN116830535A (zh) | Can总线发射器 | |
JP5626240B2 (ja) | ドライバ回路 | |
JPWO2017138303A1 (ja) | 送信装置および通信システム | |
EP0537704B1 (en) | Multiplex transmission system | |
US20230388161A1 (en) | Transmission circuit, electronic control unit, and vehicle | |
US20230396288A1 (en) | Delay signal generation circuit, transmission circuit, electronic control unit, and vehicle | |
WO2022185782A1 (ja) | 送信回路、電子制御ユニット、及び車両 | |
US20230179454A1 (en) | Device for can transceiver, transceiver and method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |