JPH052998B2 - - Google Patents

Description

【発明の詳細な説明】

本発明は電子楽器におけるエンベロープ制御装
置に関し、とくに外部からデジタル量によつてエ
ンベロープ波形の立上りまたは立下りの形状を制
御する装置に関するものである。 従来デジタル式のエンベロープ発生器を制御す
るには多くのデジタル情報を必要とし、多くの音
色を発生可能とするためには非常に多くのデジタ
ル情報を記憶させておくメモリを必要とするので
不経済である。エンベロープ情報の精度は周波類
情報等の精度と比べそれほど精密である必要はな
く聴感的には鈍感な部類に属する。従つてエンベ
ロープに関してはそれほど精度を上げても無意味
なことである。 しかしながら、エンベロープの長さ、つまりア
タツクタイム、デイケイタイム等の時間のレンジ
は、ほぼ瞬時に変化するものから数秒に亘り変化
するものまでさまざまなものがあり、幅広いレン
ジをカバーする必要がある。従つて、従来はこの
レンを確保するため不必要な精度とデイジタル情
報を持たざるを得なかつた。 本願はこの欠点を改善するもので、その目的は
外部からエンベロープ波形の立上りまたは立下り
を制御する場合、スピードパラメータを用いるこ
とにより幅広いエンベロープの変化レンジを有し
かつデジタル情報を圧縮し少ない記憶容量で多く
の音色を発生することができる経済的かつ高性能
な電子楽器を提供することにある。 前記目的を達成するため、本発明の電子楽器
は、押鍵に応じ発生すべきエンベロープ波形を演
算し形成する電子楽器において、 発生されるエンベロープの時間を外部より変更
制御する操作子手段１２０と、 該操作子手段からの出力を前記演算に使用され
る演算値のビツト数より少ないビツト数のスピー
ドパラメータに変換する変換手段１６０，５９
と、 該変換手段からのスピードパラメータを記憶す
るバツフアメモリ手段６０，６１と、 該バツフアメモリ手段から出力される前記スピ
ードパラメータを前記演算に使用される演算値に
変換するスピードパラメータデコード手段１７
０，２３とを設け、 該スピードパラメータデコード手段からの演算
値に基きエンベロープ波形を時分割で演算し形成
することを特徴とするものである。 以下本発明を実施例につき詳述する。 第１図は本発明を適用する電子楽器の概略説明
図である。 同図において、演奏者によつて操作される鍵盤
１００からの鍵情報はキーアサイナ１３０によつ
て処理され、エンベロープ発生回路１７０へ送出
される。また、演奏者によつてセツトされたタブ
レツト１１０とエンベロープコントロールボリウ
ム１２０（操作子）はタブレツトデータ処理回路
１４０によりデータ処理され、本発明の要部のエ
ンベロープデータ制御回路１６０へ送られる。エ
ンベロープコントロールボリウム１２０の値は一
旦AD変換器１５０によつてAD変換された後送
出される。エンベロープデータ制御回路１６０は
それらのデータを処理し、エンベロープ発生回路
１７０へエンベロープの形状を決定するスピード
パラメータを送出する。エンベロープ発生回路１
７０はそのスピードパラメータとキーアサイナ１
３０の鍵情報によつてエンベロープを計算してバ
ツフアメモリ１９０へデータを転送する。また、
エンベロープ発生回路１７０はそのエンベロープ
の最終計算値を一時記憶メモリ１８０に時分割演
算のためのデータとして一時記憶させ次の演算に
具える。バツフアメモリ１９０は後述の実行制御
回路４０によつてエンベロープ演算の速度と異な
る速度で繰返し読出され、データをDA変換器２
００へ送る。DA変換器２００はエンベロープの
デジタル値をアナログ電圧に変換しエンベロープ
波形を形成する。 本発明を適用するエンベロープ発生回路は、特
願昭55−165721号のエンベロープ波形をスピード
パラメータを用いて表わし、所定タイミングで演
算する方式が好適である。 第２図は本発明に使用される上記既提案のエン
ベロープ発生回路の原理説明図である。 同図に示すように、本発明ではエンベロープを
複数の位相たとえば１２の位相（以下これをフエ
ーズという）に分ける。 エンベロープのアタツク部はフエーズ１からフ
エーズ４までに分割される。 デイケイ部はフエーズ５からフエーズ８まで、
鍵の押されている状態はフエーズ８で停止され、
離鍵後リリース部のフエーズ９からフエーズ１２
までの１２のフエーズによつて表わされる。 次に、エンベロープデータは浮動小数点数とし
て表わされ、第１表に示す指数と仮数に分けれ
る。

【表】 たとえば最大値を１以下とすると、エンベロー
プの最大レベルは指数「000」，仮数「000」で表
わされ、1000×2⁰を0dbとすると、最小レベルは
指数「111」，仮数「000」で1000×2^-7（−42db）
と表わされる。 そして、エンベロープの指数関数特性はこの浮
動小数点の特微を利用して形成される。すなわ
ち、デイケイ，リリース部は仮数部をダウンカウ
ントさせ、指数部をアツプカウントすれば容易に
形成することができる。また、アタツク部につい
ては後述の２進シフト回路によつてデータをフエ
ーズに対応してシフトすることにより得られる。 前述の２進浮動小数点数によつてADSRを表現
して形成する方法はてとえば本出願人の提案によ
る特開昭54−1609「電子オルガン用振幅発生器」
に開示されているので詳細は省略する。 本発明において、アクツク，デイケイ，リリー
スの長さはデジタルパラメータとして表わされ、
このパラメータをエンベロープの演算手段に有効
に適用される。 いま、リリース部を考えると、リリースの長さ
は１ミリ秒〜３秒に変化できるようにするため、
これを離散的にたとえば32段階に分割し、啖位置
を２進数の５ビツトで表わし、これをエンベロー
プのスピードパラメータとしてスピードパラメー
タデコーダに送り、 SL×SC／RT SL；サステインレベル SC；システムクロツク（計算時間） RRT；リリース時間 に相当する値を発生する。この値はリリース時間
RTに含まれる各計算サイクル当りの変位量を意
味する。従つてリリース中の各フエーズ毎に異な
るスピードパラメータが与えられると、そのフエ
ーズに含まれる計算時間はその変位でリリースが
進行する。デイケイの場合も同様である。 第３図ａ，ｂは本発明に特に関連の深い第１図
のエンベロープ発生回路１７０の構成を示す説明
図であり、前述の浮動小数点の演算回路に上述の
スピードパラメータを適用した特願昭55−165721
号のエンベロープ発生回路のブロツク図である。
各構成の番号は提案例と同一とした。 同図ａにおいて、キーデータの入力によりフエ
ーズ初期値発生回路１１により、第２図に説明し
たエンベロープのADSRの各フエーズの初期値が
発生し、フエーズデコーダADSR制御回路１２で
デコードされて系内の所要回路のフエーズの移行
制御に用いられる。その１つはフエーズ終値予測
回路１９でありサステインレベルデータが入力さ
れて、各フエーズ終値の予測値が比較器１８に送
られ、後述する演算部からの値と比較され、一致
すると一致信号がフエーズデコーダADSR制御回
路１２に送られ、フエーズ加算器１３に１が加算
されてフエーズメモリ１０に記憶され、フエーズ
初期値発生回路１１を介してフエーズデコーダ
ADSR制御回路１２に送られて次のフエーズに移
行する。 一方、前述のリリース部またはデイケイ部にお
ける下降時間の変化部分を離散的にたとえば32分
割し各位置を５ビツトのスピードパラメータで表
わし、所要位置のスピードパラメータをスピード
パラメータデコーダ２３に入れてデコードし前述
のSL×SC／RTの値を発生する。このデコーダ
２３と次の２進シフト回路２０はフエーズデコー
ダ制御回路１２により制御され、リリースとデイ
ケイの場合はデコーダ出力は２進シフト回路２０
をシフトすることなく通過し、加減算制御回路２
１に送られ、フエーズデコーダADSR制御回路１
２の制御により演算部への加算減算の制御を行な
うものでリリースとデイケイの場合は指数を加算
し仮数を減算させるように動作する。演算部の加
算器１６と加算器１７は加減算制御回路２１から
のデータにより第１表の指数と仮数を格納した指
数メモリ１４と仮数メモリ１５から読出されるデ
ータを加減算し、比較器１８とデータ選択回路２
４を送出される。比較器１８では加算器１６から
の加算された指数と加算器１７からの減算された
仮数とをフエーズ終値予測回路１９に格納された
それぞれ終値データと比較し一致あるいは終値を
超えるまで演算が繰返えされる。すなわち、加算
器１６からの指数と加算器１７からの仮数とをデ
ータ選択回路２４に入力し、フエーズデコーダ
ADSR制御回路１２の制御信号によつて、このデ
ータを指数メモリ１４と仮数メモリ１５に再び格
納する。このようにフエーズ毎に計算が繰返えさ
れ前述の５ビツトで表わされたパラメータに対応
する長さのリリースまたはデイケイが形成され
る。なお、データ選択回路２４の機能として、た
えば加算器１６がオーバフローした場合には、オ
ーバフロー検出回路２８によつてオーバフローが
検出され、前記データを指数メモリ１４と仮数メ
モリ１５に送る代りに、前記メモリ出力を選択す
るかまたはフエエーズ初期振幅値発生回路２２か
ら次のフエーズ初期値を選択して送るように制御
される。 次にアタツクの場合は、スピードパラメータデ
コーダ２３からのデコードされたデータを２進シ
フト回路２０に送る。２進シフト回路２０はフエ
ーズに対応してデータを増大するようにシフトす
ると良好なアタツク形状が得られる。たとえば、
フエーズ１の時前記スピードパラメータデコーダ
２３からのデータを２ビツト左シフト、すなわち
４倍にするようにシフトする。次にフエーズ２に
なると、前記データを１ビツト左シフト、すなわ
ち２倍にするようにシフトする。フエーズ３にな
るとシフトせずに送出し、フエーズ４は１ビツト
右シフト、すなわち1/2になるようにセツトする
と、第２図におけるような形状のアクツクが形成
される。 このようにして形成されたエンベロープの
ADSRの各フエーズの振幅が指数メモリ１４と仮
数メモリ１５に出力データとして一時記憶され
る。 以上のようにして所定の通常のエンベロープが
形成され、また同様に振幅変調効果のためのエン
ベロープも同一のエンベロープ発生器によつて形
成される。形成された振幅変調効果用エンベロー
プは一旦バツフアメモリ２５に記憶される。ここ
でたとえばマリンバのようなリピート効果は所定
の繰り返し信号をスタート信号としてキーデータ
のラインに入力し、減衰音波形の形状のADSRパ
ラメータを設定すれば容易にリピート効果用エン
ベロープを得ることができる。 またクレツシエツド効果はすべての押鍵信号の
論理和の信号をスタート信号として入力させ立上
がりのおそいADSRパラメータを設定すれば同様
に得られる。 次にすべて計算された通常のエンベロープが指
数メモリ１４仮数メモリ１５から読出されデータ
選択回路３９へ送られると同時に、バツフアメモ
リ２５から実行制御回路４０の制御のもとで振幅
変調効果用エンベロープが読出されデータ選択回
路３９へ送られる。 ここで通常のエンベロープと振幅変調効果用エ
ンベロープが乗算されるが、本発明に使用された
浮動小数点数演算によるADSR発生器の特徴であ
る乗算方式について以下に述べる。 Ａ＝（１＋_a1＋2^-1＋_a2×2^-2＋_a3×2^-3）×2^-c (1) Ｂ＝（１＋b₁×2^-1＋b₂×2^-2＋b₃2^- ₃）×2_-d (2) Ａ，Ｂの２つの数を２進数を使つた浮動小数点
数であらわすと(1)，(2)式のようにあらわせる。こ
れは第１表に対応している数である。 いまＡとＢを乗算すると(3)式で表わされる。 Ａ×Ｂ＝｛１＋（a₁＋b₁）×2^-1＋（a₂＋b₂）×2^-2 ＋（a₃＋b₃）×2^-3＋a₁b₁×2^-2＋（a₁b₂＋a₂b₁）
×2^-3 ＋（a₁b₃＋a₂b₂＋a₃b₁）×2^-4＋（a₂b₃＋a₃b₃）×
2^-5 ＋a₃b₃×2^-6｝×2^-(C+d) (3) (3)式をa₁b₁×2^-2以下の項を切り捨てると Ａ×Ｂ≒｛１＋（a₁＋b₁）×2^-1＋（a₂＋b₂）×2^-2 ＋（a₃＋b₃）×3^-3｝×2^-(c+d) (4) (4)式で表わされるような近似式となる。 この近似式からわかるように、ＡとＢとの乗算
は各々の仮数部の小数以下の加算と指数部の加算
によつて表わすことができる。この切り捨て誤差
は実測値によると最大誤差は±2dB程度であり、
単調増加または単調減少関数で表わされるエンベ
ロープ波形に適応できることが推測でき、また聴
感的な試験においても十分満足できる結果が得ら
れている。 乗算の第１のステツプは通常のADSRデータと
後述の発音される音色間あるいは音域によつて異
なる音量を出力させるためのラウドネスデータが
乗算される。まず、データ選択回路３９によつて
通常のADSRデータが実行制御回路４０の制御の
もとで選択され、指数部は指数加算器２７の仮数
部は仮数加算器２９へ送られる。 一方、データ選択回路３０は実行制御回路４０
の制御のもとでラウドネスデータを選択し同様に
指数加算器２７および仮数加算器２９のもう一つ
の入力へ送出する。指数加算器２７は通常の
ADSRデータとラウドネスデータの指数部を加算
し指数減算器３３へ送出する。同様に仮数加算器
２９は仮数部を加算しラツチ３４へ送る。もしこ
こで仮数部を加算した結果、桁上げがおこると指
数部の演算結果に対して数値１を減算するように
指数減算器３３へ信号を送る。指数減算器３３は
桁上げ信号がある場合指数に対し数値１を減算
し、ない場合にはそのままのデータをラツチ３４
へ送出する。ラツチ３４はそれらの演算結果をラ
ツチし第１のステツプを終了する。 次に第２のステツプとして前述の結果に対して
振幅変調効果用エンベロープを乗算する。第１の
ステツプと同様にデータ選択回路３９は今度はバ
ツフアメモリ２５のデータを選択し指数加算器２
７および仮数加算器２９へ送る。データ選択回路
３０はラツチ３４のデータを選択し指数加算器２
７および仮数加算器２９へ送る。指数加算器２
７、仮数加算器２９、指数減算器３３はステツプ
１と同様に動作し、その結果のデータはラツチ３
４にラツチされ指数部はデコーダ３１へ仮数部は
２進シフト回路３２へ送られる。デコーダ３１は
指数部のデータをデコードし、２進シフト回路３
２を制御する。もしステツプ１およびステツプ２
の演算中に指数部桁上げが発生した場合、指数加
算器２７から桁上げ信号がオーバフロー検出回路
２６に送られる。 オーバフロー検出回路２６はこの信号を保持し
デコーダ３１へ送る。この信号はたとえば指数部
が−７−７＝−17の結果である場合表現できるダ
イナミツクレンジ以外の数値を意味する。従つて
デコーダ３１はこの信号がある場合数値を最小レ
ベルに丸めるように動作する。２進シフト回路は
デコーダ３１の信号に基づいて仮数部データをシ
フトさせデータを浮動小数点数から固定小数点数
に直しバツフアメモリ１９０へ送出する。バツフ
アメモリ１９０は実行制御回路４０の制御のもと
でこのデータを一時記憶する。バツフアメモリ１
９０は実行制御回路４０によつてADSR発生器の
演算レートと異なるレートで繰り返し読み出され
る。DA変換器２００はこのデータをアナログ電
圧に変換しエンベロープ波形を形成する。 第３図ｂはラウドネスデータの入力部を示す具
体回路例である。 ラウドネスデータはラウドネスメモリ３７に記
憶されているものと外部からコントロールされる
ラウドネスレベルデータによつて与えられる。ラ
ウドネスメモリ３７は操作される鍵盤の周波数情
報と形成しようとする音色の情報によつて読み出
されデータ選択回路３８に送られる。データ選択
回路３８はこのデータとラウドネスレベルデータ
をデータ選択信号によつて選択する。選択された
ラウドネスデータは前述のように使用される。ラ
ウドネスレベルメモリ３７のデータは発音される
音の周波数あるいは鍵盤によつてレベルをコント
ロールする。ラウドネスレベルデータは音色間の
音量バランスを調整するためのデータである。こ
のラウドネスレベルメモリ３７は発音できる音色
数より少ない数のパターンを記憶させておきラウ
ドネスレベルデータからの音色間バランスのため
のデータと前述の浮動小数点乗算を行なえば少な
い容量のメモリですみ経済的にシステムが作られ
る。 第４図は本発明の要部の構成説明図であり、第
１図のエンベロープ制御回路１６０の詳細ブロツ
ク図を示す。 第１図におけるタブレツトデータ処理回路１４
０によつて処理されたデータは第４図のタブレツ
トデータバスによつてエンベロープデータ制御回
路１６０に送られる。このデータバスによつて送
られるデータとしては、たとえば音の減衰時間を
長くするサステイーン効果（エンベロープの定常
状態を示すサステイーンレベルとは異なるもので
ある。）用スイツチのデータや、ピアノにおける
ダンパーペダルのような消音効果と同様な効果を
ねらつた演奏者のひざによつてコントロールする
ニーレバースイツチ、音色によつて振幅変調効果
を付加するためのマリンバススイツチ，クレツシ
エンドスイツチ、音を合成するシンセサイザスイ
ツチ等のスイツチのデータや、前述のサステイー
ン効果の減衰時間の長さを調整するサステイーン
タイムボリユーム、音の立上がり時間を調整する
クレツシエンドタイムボリユーム，シンセサイザ
における音のアタツク，デイケイ，サステイー
ン，リリースを調整するボリユーム等のデイジタ
ル化されたデータや、また発音される音色のタブ
レツトスイツチに付加されたデイジタル数（これ
を音色ナンバーという）等のデータが挙げられ
る。前述の各スイツチのデータはタブレツトデー
タメモリ５０に記憶される。 第５図ａはタブレツトデータメモリ５０の内容
を図示している。タブレツトデータメモリ５０は
たとえばRAMで構成され、ここでRAMの各番
地にそれぞれスイツチの状態が記憶される。たと
えば、上鍵盤サステイーンタブレツトスイツチ
US（以下USという）がONであれば“１”，の
OFFであれば“０”というように記憶される。 以下LSは下鍵盤サステイーンタブレツト，PS
は足鍵盤サステイーンタブレツト，PSSはパーカ
ツシヨン音（ピアノのような減衰音）サステイー
ンタブレツト，BSは金管木管系の音のサステイ
ーンタブレツト，KLはニーレバー，MAはマリ
ンバのような減衰音を繰返すような振幅変調効果
用のタブレツト，CRはクレツシエンド効果（音
をだんだん強くする）用のタブレツト，SYはシ
ンセサイザタブレツトである。以上のように各タ
ブレツトスイツチの状態がメモリ制御回路５５に
よつて記憶される。 次に前述のボリユーム値がボリユーム値メモリ
５８に記憶され、ボリユーム値メモリ５８の内容
は第５図ｂに図示される。ここでUSTは上鍵盤
サステイーンタイムを示す。LSTは下鍵盤サス
テイーンタイム，…以下前記と同様である。さら
に、SYATはシンセサイザのアタツクタイムで
あり、SYDTはデイケイタイム，SYSLはサステ
イーンレベル（音の定常レベル），SYRTはリリ
ースタイムを示す。 また音色ナンバーデータがメモリ制御回路５５
によつて音色ナンバーメモリ５２に書込まれる。
この音色ナンバーはたとえば複数個ある音色のそ
れぞれに付けられたナンバーであり、それらを選
択的に１音色を発音させるような機構のものと
し、ここではそれぞれパーカシヨン音系列PS，
プラス系Ｂの２系列とする。 次に、バツフアメモリ６１の内容は第５図ｅに
示される。 ここで UF…上鍵盤フルート系 UO… 〃 オーケストラ系（ストリング等の音
色系列） LF…下鍵盤フルート系 LO… 〃 オーケストラ系 PF…足鍵盤フルート系 PO… 〃 オーケストラ系 PS…パーカツシヨン系 Ｂ…プラス系（金管木管） MA…マリンバ効果 CR…クレツシエンド効果 SY…シンセサイザ とし、それぞれアタツク，デイケイ，サステイー
ン，リリース，ラウドネスの各データを記憶する
領域をもつている。このバツフアメモリ６１は
RAMで構成される。 次に、エンベロープデータ制御回路１６０を説
明するにあたつて、たとえば第５図ｅの０番地か
ら順に処理していくものとすると、実行制御回路
４０からの制御信号をもとにメモリ制御回路５５
はバツフアメモリ６１の０番地を指定する。０番
地はUFにおけるアクツクパラメータデータのメ
モリ領域である。 次に、メモリ制御回路５５はエンベロープデー
タメモリ読出回路５３へ信号を送る。エンベロー
プデータメモリ読出回路５３はエンベロープデー
タメモリ５４およびエンベロープデータ制御メモ
リ５６へアドレス信号を送出する。 エンベロープデータメモリ５４の内容は第５図
ｃに示され、エンベロープデータ制御メモリ５６
の内容は第５図ｄに示される。エンベロープデー
タメモリ５４は前述のアドレス信号によつてUF
のアタツクパラメータデータが読み出されデータ
セレクタ６０へ送出する。それと同時にエンベロ
ープデータ制御メモリ５６からエンベロープデー
タを制御するための信号が読出され、エンベロー
プデータ選択制御回路５１へ送られる。この信号
は１ビツトで表わされ、エンベロープデータメモ
リ５４に記憶されているデータかまたはボリユー
ム値メモリ５８に記憶されるボリユームの値を選
択するための信号であり、この信号が“０”なら
エンベロープデータメモリ５４の内容を、“１”
ならばボリユーム値メモリ５８の内容を選択する
ように動作する。 エンベロープデータ選択制御回路５１は前述の
信号を１つの入力とし、タブレツトデータメモリ
５０からのデータをもう１つの入力とする。タブ
レツトデータメモリ５０はメモリ制御回路５５か
らの信号によつて内容が読出される。エンベロー
プデータ選択制御回路５１はたとえばこの２つの
入力の論理積をとりデータセレクタ６０へ送る。
たとえばタブレツトデータメモリ５０のUSが
“１”であり、エンベロープデータ制御メモリ５
６のUFのアタツクコントロールデータが“０”
であれば、エンベロープデータ選択回路５１の出
力信号は“０”となりデータセレクタ６０のエン
ベロープデータメモリ５４の出力を選択する。こ
のようにして、データセレクタ６０はアタツクパ
ラメータデータをバツフアメモリ６１に送り、メ
モリ制御回路５５からの書込み信号によつてバツ
フアメモリ６１内のUFのアクツクパラメータデ
ータの番地にそのデータを書込む。同様にして、
デイケイパラメータ，サステイーンレベル，ラウ
ドネスレベルの各データが書き込まれる。 一方、リリースパラメータ処理の際エンベロー
プデータ制御メモリ５６から読出される信号が
“１”であると、エンベロープデータ選択制御回
路５１においてタブレツトデータメモリ５０から
の信号との論理積が“１”となり、データセレク
タ６０は変換回路５９のデータを選択する。ポリ
ユーム値メモリ５８はメモリ制御回路５５によつ
てUSTの値が読み出され変換回路５９へデータ
を送る。変換回路５９は複数の特性の異なる変換
回路をもつており、メモリ制御回路５５によつて
どの特性を使用するかが指定される。このように
して、ボリユーム値メモリ５８からのデータは変
換されデータセレクタ６０に送られバツフアメモ
リ６１に書き込まれる。結果として、UFのリリ
ース時間がボリユームによつてコントロールされ
る。以下UO等のデータが書き込まれる。 一方、パーカツシヨン系およびブラス系に関し
ては音色ナンバーメモリ５２の内容の音色ナンバ
ーをメモリ制御回路５５によつて読み出しエンベ
ロープデータメモリ読出回路５３へ送る。エンベ
ロープデータメモリ読出回路５３はこの音色ナン
バーによつてエンベロープデータメモリ５４の中
のPSまたはＢのどのデータを読出すかを決定す
る。以下前述の方法と同様にデータ処理を行な
う。 タブレツトデータメモリ５０内のKLはもし
“１”であれば、たとえばUS，PS，BSが“１”
になるようにエンベロープデータ選択制御回路５
１に信号を送り、各信号と論理和をとるように働
く。このようにしてタブレツトだけではなくニー
レバーによつても減衰時間を制御できる。 また、もしMAが“１”であればUFと同様に
処理を行ない、“０”であればエンベロープデー
タメモリ５４内のEFFECT OFFのデータをバツ
フアメモリ６１に書き込む。これによつて効果を
付加するか否かを制御する。CRも同様である。
SYが“１”の時バツフアメモリ６１へボリユー
ム値メモリ内のSYAT，SYDT，SYSL，SYRT
の各データを変換回路５９を介して書込む。 次に第１図のエンベロープ発生回路１７０から
フエーズデータがメモリ制御回路５５へ送られ
る。このフエーズデータと実行制御回路４０から
の信号によつてバツフアメモリ６１のアドレス指
定が実行される。たとえば、アタツクフエーズの
時はアタツクパラメータデータ，デイケイフエー
ズの時はデイケイパラメータデータのように、バ
ツフアメモリ６１内のデータが読み出され、デー
タセレクタ５７を介してエンベロープ発生回路１
７０へ必要とするデータが時分割的に送られる。 次に、発音可能チヤンネル数以上に鍵盤が押さ
れた場合キーアサイナ１３０がこれを検出し、エ
ンベロープ発生回路１７０に接続されている一時
記憶メモリ１８０から各チヤンネルのフエーズデ
ータを読み出し、フエーズの最も進んだチヤンネ
ルを検出し、そのチヤンネルのエンベロープを計
算するタイミングに同期して要求信号をエンベロ
ープデータ制御回路１６０内のメモリ制御回路５
５へ送る。メモリ制御回路５５はデータセレクタ
５７へ高速パラメータデータを選択するように信
号を送る。このようにして、高速度で音の減衰が
終了するようなパラメータデータをエンベロープ
発生器１７０へ送ることによつてチヤンネルを早
く解除できる。 次にラウドネス制御について説明する。 エンベロープデータメモリ５４のラウドネスレ
ベルデータはたとえば８ビツトであらわされ、
MSBをコントロールビツトとし下位の７ビツト
をデータとした時、このコントロールビツトが第
３図ｂのデータ選択信号になり、下位７ビツトが
ラウドネスレベルデータとなる。もし、このコン
トロールビツトが“１”の時、データ選択回路３
８はラウドネスレベルデータを選択する。次に、
コントロールビツトが０の時、データ選択回路３
８はラウドネスメモリ３７の出力を選択する。ラ
ウドネスメモリ３７は第１図のキーアサイナ１３
０からの周波数情報（あるいは押されている鍵盤
情報でもよい）と音色情報で読出される。この音
色情報はたとえば前述のコントロールビツトが０
の時そのデータの下位の７ビツトに音色情報を記
憶させておけば、音色情報のラインはラウドネス
レベルデータのラインと同一のもので構成でき
る。 なお、実施例ではバツフアメモリ６１から読出
された各データはデータセレクタ５７を介して第
３図ａ，ｂにおけるエンベロープ発生回路１７０
へ送られ、エンベロープ発生回路１７０において
ADSRパラメータデータ，サステイーンレベルパ
ラメータ，ラウドネスレベルデータの入力に対し
前述のデータが分配されるわけであるが、ここで
時分割的に送られてきた各データをラツチするラ
ツチ回路が必要であるが、本明細書および図面に
は記述されていない。 以上説明したように、本発明によれば、外部か
らエンベロープ波形の立上りまたは立下りを制御
する場合、スピードパラメータを用いることによ
り幅広いエンベロープの変化レンジを有しかつデ
ジタル情報を圧縮し少ない記憶容量で多くの音色
を発生することができる経済的かつ高性能な電子
楽器を提供できる効果がある。

【図面の簡単な説明】

第１図は本発明を適用する電子楽器の概略説明
図、第２図は本発明を適用するエンベロープ発生
器の原理説明図、第３図ａ，ｂは本発明を適用す
るエンベロープ発生器の具体例の説明図、第４図
は本発明の要部の構成を示す説明図、第５図ａ〜
ｅは第４図の構成の各メモリ内容の具体例を示
し、図中、４０は実行制御回路、５０はタブレツ
トデータメモリ、５１はエンベロープデータ選択
制御回路、５２は音色ナンバーメモリ、５３はエ
ンベロープデータメモリ読出回路、５４はエンベ
ロープデータメモリ、５５はメモリ制御回路、５
６はエンベロープデータ制御メモリ、５７はデー
タセレクタ、５８はボリウム値メモリ、５９は変
換回路、６０はデータセレクタ、６１はバツフア
メモリ、１６０はエンベロープ制御回路、１７０
はエンベロープ発生回路を示す。

Claims (1)

1. 【特許請求の範囲】 １ 押鍵に応じ発生すべきエンベロープ波形を演
   算し形成する電子楽器において、 発生されるエンベロープの時間を外部より変更
   制御する操作子手段１２０と、 該操作子手段からの出力を前記演算に使用され
   る演算値のビツト数より少ないビツト数のスピー
   ドパラメータに変換する変換手段１６０，５９
   と、 該変換手段からのスピードパラメータを記憶す
   るバツフアメモリ手段１６０，６１と、 該バツフアメモリ手段から出力される前記スピ
   ードパラメータを前記演算に使用される演算値に
   変換するスピードパラメータデコード手段１７
   ０，２３とを設け、 該スピードパラメータデコード手段からの演算
   値に基きエンベロープ波形を時分割で演算し形成
   することを特徴とする電子楽器。 ２ 前記変換手段は複数の異なる変換特性を有す
   るものであり、前記操作子手段からの出力を音色
   系列に応じ指定された変換特性により前記スピー
   ドパラメータに変換する変換手段であることを特
   徴とする特許請求の範囲第１項記載の電子楽器。