JPH0529598A

JPH0529598A - 固体撮像素子

Info

Publication number: JPH0529598A
Application number: JP3179212A
Authority: JP
Inventors: Haruhiko Tanaka; 治彦田中; Masaaki Nakai; 正章中井
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1991-07-19
Filing date: 1991-07-19
Publication date: 1993-02-05

Abstract

(57)【要約】【目的】固体撮像素子において、周辺回路の低寄生容量
と高い信頼性を持つ配線形成とを実現しながら、スメア
を抑圧する。【構成】配線導電膜１０１と遮光導電膜１０７とを別の
層で形成する。また、層間絶縁膜１０２，１０３の間に
エッチングストッパーとなる層１０４を設け、画素領域
１１４内で層間絶縁膜１０３、１１２を除去する一方、
周辺回路領域113では層間絶縁膜１０３を残して厚くす
る。【効果】配線導電膜１０１と遮光導電膜１０７とにそれ
ぞれ最適材料を使える。また、遮光導電膜１０７の端部
と半導体基板１０８の表面との間の距離をを小さくする
と共に、周辺回路領域１１３の層間絶縁膜厚を厚くし、
かつ平坦化処理を十分に行なうことにより、スメアの抑
圧と寄生容量が小さく断線やショートの少ない配線形成
とを両立できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、固体撮像素子の特性の
うち、スメアが非常に小さい固体撮像素子を実現する素
子構造及びその製造方法を提供するものである。また、
高速駆動を必要とする高精細対応の固体撮像素子や、撮
像機能を有する回路とその駆動回路や信号処理回路とを
ひとつの素子内に備えた固体撮像素子に対しても有効で
ある。

【０００２】

【従来の技術】固体撮像素子の問題点の一つにスメアが
ある。これは、高輝度被写体を撮像した時に被写体の上
下垂直方向に白い帯状の偽信号が現われる現象である。
このようなスメアを抑圧するための従来技術の一例とし
て、特開昭61−24273 号公報に記載の固体撮像素子の画
素部分の断面図を図２に示す。一般に、撮像素子への入
射光は、半導体基板に対し垂直に入射するばかりではな
く斜めに入射する成分を有するが、斜めに入射した光の
場合、垂直ＣＣＤを覆う遮光膜２０２とシリコン基板２
１０の表面との間で多重反射を起こしながら熱酸化膜２
０１中を進み、垂直ＣＣＤの転送チャネルとなる埋め込
み層２０５に直接到達することがある。このような光に
よって生じた電荷は、スメアの大きな原因となる。この
従来例では、遮光膜２０２の端部の下の熱酸化膜２０１
を薄くして、遮光膜２０２の端部の少なくとも一部とシ
リコン基板２１０の表面とのあいだの距離２０９を５０
０ｎｍ以下に、望ましくは１６０ｎｍ以下になるように
することにより、遮光膜２０２とシリコン基板２１０の
表面との間を多重反射しながら侵入する光を抑制し、ス
メアの発生を防止している。

【０００３】

【発明が解決しようとする課題】前記従来例において
は、層間絶縁膜厚を小さくすることによって、スメアの
発生の防止を図っているが、実際の撮像素子に適用する
上では以下のような問題点の解決が必要である。

【０００４】第一に、配線導電膜と遮光導電膜とでは最
適な材料が異なる。例えば、この種の材料として最も一
般的なＡｌにおいては、配線導電膜材料としてＳｉを含
んだＡｌが用いられるが、遮光導電膜材料としてはＳｉ
を含まないＡｌの方が適している。これは、Ａｌ中に析
出したＳｉが光の通過路となるため、純粋なＡｌの方が
光の透過率が小さいためである。

【０００５】第二に、配線導電膜と遮光導電膜とでは、
層間絶縁膜に対する要求も異なる。まず、従来例にも示
されているように、遮光導電膜下の層間絶縁膜はスメア
防止のため十分に薄くなっていなければならない。ま
た、図３に示すように、垂直ＣＣＤのゲート電極３０１
近傍の層間絶縁膜、すなわち遮光導電膜３０２の端部下
の層間絶縁膜３０３の膜厚は、層間絶縁膜の平坦化処理
無しのとき(図３(ａ))の膜厚３０６に比べ、平坦化処理
を行なったとき（図３（ｂ））の膜厚３０７の方が大き
くなり、スメアの抑圧が困難になってしまう。このた
め、遮光導電膜の存在している領域では層間絶縁膜の平
坦化を極力避けなければならない。

【０００６】一方、配線導電膜下の層間絶縁膜は、コン
タクトホール形成に支障のない範囲で十分に厚くする必
要がある。なぜなら、もしも層間絶縁膜が薄い場合、ゲ
ート電極と配線導電膜との間の容量が大きくなるため、
垂直ＣＣＤのおよそ１０００倍程度の高速転送を必要と
する水平ＣＣＤの駆動を行うことが困難になったり、高
速駆動時の消費電力や発熱が増大するからである。ま
た、出力アンプの寄生容量も増大するため、ランダム雑
音増加による撮像素子のＳ／Ｎ比低下などの問題じる。
これらの問題は、ＮＴＳＣ素子の数倍の高速転送と周波
数帯域幅を必要とする高精細対応の撮像素子において顕
著となる。さらに、配線導電膜の存在している領域で
は、配線同士のショートやマイグレーションによる断線
を防止するために、配線下の層間絶縁膜は十分に平坦化
されなくてはならない。この要求は、撮像素子上にその
駆動回路を設けたり、あるいは画像信号を処理する回路
（たとえばＡ／Ｄ変換回路，画像信号中のエッジを検出
する回路など）を作ることにより、受光部以外の回路規
模が大きくなり配線領域が増加するにつれて重要なもの
となってくる。

【０００７】以上をまとめると、 (1) 配線導電膜と遮光導電膜とに異なる材料を使用す
る。

【０００８】(2) 配線導電膜下の層間絶縁膜は十分に厚
くかつ平坦化され、遮光導電膜下の層間絶縁膜は十分に
薄くかつ平坦化されていない状態にする。

【０００９】という要求を少なくとも一つ以上満たし得
る素子構造、製造方法である必要がある。しかるに、前
記従来例はこのような点に関する配慮が十分ではなかっ
た。

【００１０】

【課題を解決するための手段】上記の技術課題を解決す
るためには、次のようにすればよい。すなわち、半導体
基板上に、少なくとも、 (1) 入射光を光電変換して信号電荷を作り出す複数の受
光蓄積部 (2) 該信号電荷の転送部 (3) 該信号電荷の検出及び増幅回路の３つを備えた固体撮像素子において、 (a) 全てのゲート電極よりも上層でかつ配線導電膜と遮
光導電膜の双方よりも下層、又は全てのゲート電極より
も上層でかつ遮光と配線とを兼ねた導電膜よりも下層。

【００１１】(b) 全てのゲート電極及び配線導電膜より
も上層でかつ遮光導電膜よりも下層のいずれかを満たす
ような領域に窒化シリコンまたは多結晶シリコン膜が存
在し、かつ該窒化シリコン膜または多結晶シリコン膜の
上層に存在する層間絶縁膜がシリコン酸化膜を含み、か
つ該窒化シリコン膜または多結晶シリコン膜の直上の層
がシリコン酸化膜であるようにするか、もしくは、前記
３つの要素を備えた固体撮像素子の製造方法において、 (イ)全てのゲート電極より上層に窒化シリコン膜または
多結晶シリコン膜を被着する工程。

【００１２】(ロ)(イ)の窒化シリコン膜または多結晶シ
リコン膜の直上にシリコン酸化膜を堆積する工程。

【００１３】(ハ)(イ)の窒化シリコン膜または多結晶シ
リコン膜よりも上層に配線導電膜を形成する工程。

【００１４】(ニ)少なくとも該受光蓄積部の全てもしく
はその一部の領域において、(イ)の窒化シリコン膜また
は多結晶シリコン膜をエッチングストッパーとして、該
窒化シリコン膜または多結晶シリコン膜の上層に存在
し、かつ該窒化シリコン膜または多結晶シリコン膜の直
上にシリコン酸化膜を存在させた層間絶縁膜をエッチし
て全て除去する工程。

【００１５】(ホ)(ニ)の後で、遮光導電膜を形成する工
程。

【００１６】(ヘ)全てのゲート電極及び全ての配線導電
膜より上層に窒化シリコン膜または多結晶シリコン膜を
被着する工程。

【００１７】(ト)(ヘ)の窒化シリコン膜または多結晶シ
リコン膜の直上にシリコン酸化膜を堆積する工程。

【００１８】(チ)少なくとも該受光蓄積部の全てもしく
はその一部の領域において、(ヘ)の窒化シリコン膜また
は多結晶シリコン膜をエッチングストッパーとして、該
窒化シリコン膜または多結晶シリコン膜の上層に存在
し、かつ該窒化シリコン膜または多結晶シリコン膜の直
上にシリコン酸化膜を存在させた層間絶縁膜をエッチし
て全て除去する工程。

【００１９】(リ)(チ)の後で、遮光導電膜を形成する工
程。

【００２０】(ヌ)全てのゲート電極よりも上層に窒化シ
リコン膜または多結晶シリコン膜を被着する工程。

【００２１】(ル)(ヌ)の窒化シリコン膜または多結晶シ
リコン膜の直上にシリコン酸化膜を堆積する工程。

【００２２】(ヲ)少なくとも該受光蓄積部の全てもしく
はその一部の領域において、(ヌ)の窒化シリコン膜また
は多結晶シリコン膜をエッチングストッパーとして、該
窒化シリコン膜または多結晶シリコン膜の上層に存在
し、かつ該窒化シリコン膜または多結晶シリコン膜の直
上にシリコン酸化膜を存在させた層間絶縁膜をエッチし
て全て除去する工程。

【００２３】(ワ)(ヲ)の後で、遮光と配線とを兼ねた導
電膜を形成する工程。

【００２４】のうち、(イ)−(ホ)又は(ヘ)−(リ)又は
(ヌ)−(ワ)のいずれか一組の工程を含むようにすれば良
い。

【００２５】

【作用】上記手段に基づく固体撮像素子においては、配
線導電膜と遮光導電膜を別の層で作ることができるた
め、それぞれに対し最適な材料を用いることができ、ス
メアの少ない固体撮像素子を実現できる。また、受光蓄
積部の全てもしくはその一部の領域において、窒化シリ
コン膜または多結晶シリコン膜をエッチングストッパー
として、該窒化シリコン膜または多結晶シリコン膜の上
層に存在し、かつシリコン酸化膜を含む層間絶縁膜をエ
ッチして全て除去する工程を含めることにより、遮光を
必要とする領域に於ける遮光導電膜下の層間絶縁膜厚を
小さくできるのに対し、それ以外の領域では配線導電膜
下の層間絶縁膜厚を十分に大きくして配線導電膜とゲー
ト電極との間の容量を小さくできると共に、平坦化処理
を十分に行なうことができる。この結果、スメアを抑圧
しつつ高速駆動や低雑音化を可能とし、しかも配線間の
ショートや断線を防止することができる。

【００２６】

【実施例】以下、本発明の第１の実施例の断面図を図１
に示す。この図では、第一導電型の半導体基板１０８の
中に第二導電型の拡散層１０６，１０９，１１０が形成
されており、拡散層１０６は、信号電荷の検出、増幅に
必要なＭＯＳトランジスタのソース或はドレイン、拡散
層１０９は、入射光を光電変換して生じた信号電荷を蓄
える受光蓄積部、拡散層１１０は信号電荷を転送する垂
直転送ＣＣＤの転送チャネルとなる。更に、ゲート絶縁
膜１１５を介して垂直転送ＣＣＤを駆動するゲート電極
１１１があり、拡散層１１０とゲート電極１１１とで垂
直転送ＣＣＤを構成する。また、ゲート絶縁膜１１６を
介して信号電荷の検出、増幅を行なうためのＭＯＳトラ
ンジスタのゲート電極１０５が形成されている。領域１
１４は少なくとも受光蓄積部と垂直転送ＣＣＤとを含む
画素領域を示し、領域１１３は、少なくとも信号電荷の
検出及び増幅回路及び水平転送ＣＣＤを含む周辺回路領
域を表す。ただし、水平転送ＣＣＤは図１の中では省略
されている（以下の記述の中の周辺回路領域についても
同様）。ゲート電極１０５、１１１の上には第１の層間
絶縁膜１０２が堆積されており、更にその上層には窒化
シリコン膜又は多結晶シリコン膜１０４が堆積されてい
る。周辺回路領域１１３においては、その上層に第２の
層間絶縁膜１０３，配線導電膜１０１，第３の層間絶縁
膜１１２，遮光導電膜１０７が形成され、配線導電膜１
０１はコンタクトホール１１７を介してゲート電極１０
５と電気的に接続されている。一方画素領域１１４にお
いては、窒化シリコン膜又は多結晶シリコン膜１０４の
直上に遮光導電膜１０７が形成され、垂直転送ＣＣＤを
覆うと共に、受光蓄積部の開口領域１１８を規定してい
る。

【００２７】本実施例では、全てのゲート電極よりも上
層でかつ配線導電膜と遮光導電膜の双方よりも下層に窒
化シリコン膜または多結晶シリコン膜１０４を存在させ
ており、この窒化シリコン膜または多結晶シリコン膜１
０４をエッチングストッパーとして、窒化シリコン膜ま
たは多結晶シリコン膜１０４の上層に存在してシリコン
酸化膜を含む層間絶縁膜を安定して取り除くことが可能
となる。この結果、配線導電膜１０１と遮光導電膜１０
７とを同じ層で形成した場合には、第２の層間絶縁膜１
０３の分だけ、また、配線導電膜１０１と遮光導電膜１
０７とを別の層で形成した場合、即ち、配線導電膜と遮
光導電膜にそれぞれ最適な材料を用いたような場合に
は、第２の層間絶縁膜１０３の分と配線導電膜１０１と
遮光導電膜１０７との間に形成する必要のある第３の層
間絶縁膜１１２の分だけ遮光導電膜１０７の端部と半導
体基板１０８の表面との間の膜厚を小さくすることがで
き、最終的に、遮光導電膜１０７の端部と半導体基板１
０８の表面との間に存在する膜は第１の層間絶縁膜１０
２と窒化シリコン膜または多結晶シリコン膜１０４のみ
となる。このように、配線導電膜と遮光導電膜とを別の
層で形成した場合でも遮光導電膜１０７の端部と半導体
基板１０８の表面との間の間隔を充分小さくできるの
で、配線導電膜と遮光導電膜にそれぞれ最適な材料を用
いることが可能となり、スメアの効果的な防止と、断線
を起こしにくくしかも良好なコンタクト特性を持つ配線
導電膜形成とを両立できる。

【００２８】また、配線導電膜１０１と半導体基板１０
８の表面又は配線導電膜１０１とゲート電極１０５との
間の膜厚は、遮光導電膜１０７の端部と半導体基板１０
８の表面との間の膜厚にくらべて第２の層間絶縁膜１０
３の分だけ大きくなっており、画素領域１１４の遮光導
電膜１０７の端部と半導体基板１０８の表面との間隔を
小さくしてスメアを抑圧しながら、周辺回路領域１１３
における配線導電膜１０１とゲート電極１０５や拡散層
１０６との間の寄生容量を減らすことができる。

【００２９】更には、第１の層間絶縁膜１０２に対して
は平坦化処理を行なわず、第２の層間絶縁膜１０３に対
してのみ平坦化処理を行なうことにより、周辺回路領域
113の配線導電膜１０１下の層間絶縁膜を充分に平坦化
しながら画素領域１１４の遮光導電膜１０７下の層間絶
縁膜は平坦化しない状態にできるため、スメアを抑圧し
つつ配線のショートや断線を防止する上で好ましい形状
が実現できる。

【００３０】なお、周辺回路領域１１３内にある遮光導
電膜１０７は、周辺回路領域の遮光のために残している
が、フィルターなどの別の手段で遮光を行なうことによ
り、この周辺回路領域１１３内に遮光導電膜１０７のな
い構造とすることも可能である。

【００３１】次に、本発明の第２の実施例の断面図を図
４〜図１１に示す。図４は、半導体基板４０８内に光電
変換，信号電荷の蓄積，転送，検出，増幅等に関わる拡
散層４０２，４０６，４０７及びゲート電極４０１，４
０５を全て形成した状態を示している。

【００３２】次に、この上に第１の層間絶縁膜４０９
を、たとえば常圧もしくは低圧ＣＶＤ法により５０ｎｍ
〜４００ｎｍ程度シリコン酸化膜を堆積することにより
形成する（図５）。この場合、リンがドープされたシリ
コン酸化膜でも良い（以下、常圧ＣＶＤ法により堆積さ
れたリンを含むシリコン酸化膜をＰＳＧ膜と記する）。
さらに、周辺回路領域４１２に配線導電膜４１０を、た
とえばＳｉを１％程度含んだＡｌをスパッタ法などによ
り３００ｎｍ〜１０００ｎｍ程度堆積してパターニング
することにより形成する。このとき、必要な部分にはコ
ンタクトホール４１１を開けて配線導電膜と拡散層やゲ
ート電極との接続を行なう（図６）。なお、配線導電膜
４１０は、ＷやＷのシリサイドなどでも良い。

【００３３】そして、全面に窒化シリコン膜または多結
晶シリコン膜４１４を、たとえば窒化シリコン膜の場合
はプラズマを用いたＣＶＤ法（以下、これにより形成し
た窒化シリコン膜をｐ−ＳｉＮ膜と記す）や低圧ＣＶＤ
法（以下、これにより形成した窒化シリコン膜をＳｉ₃
Ｎ₄膜と記す）により、また多結晶シリコン膜の場合は
スパッタ法などにより１０ｎｍ〜４００ｎｍ程度堆積す
る（図７）。ただし、配線導電膜４１０がＡｌのように
融点の低い金属の場合には、窒化シリコン膜414は低温
で堆積できるｐ−ＳｉＮ膜でなければならない。

【００３４】次に、窒化シリコン膜または多結晶シリコ
ン膜４１４の上層にシリコン酸化膜を含む第２の層間絶
縁膜４１５を、たとえばプラズマを用いたＣＶＤ法によ
るシリコン酸化膜（以下、この膜をｐ−ＳｉＯ膜と記
す）やＰＳＧ膜、あるいはこれらの多層膜を２００ｎｍ
〜１０００ｎｍ程度堆積することにより形成する(図
８)。この多層膜には窒化シリコン膜または多結晶シリ
コン膜が含まれていてもかまわないが、窒化シリコン膜
または多結晶シリコン膜４１４の直上の層はシリコン酸
化膜からなるものでなくてはならない。

【００３５】次に、周辺回路領域４１２を覆うレジスト
４１６をパターニングする。このとき、レジスト４１６
は、少なくとも周辺回路領域４１２内にある配線導電膜
410を全て覆っていなくてはならない。そして、レジス
ト４１６のついた状態で画素領域４１３内に存在する第
２の層間絶縁膜４１５をエッチングにより除去する（図
９）。ここでは、窒化シリコン膜または多結晶シリコン
膜４１４の直上の層はシリコン酸化膜からなっているの
で窒化シリコン膜または多結晶シリコン膜４１４がエッ
チングストッパーとなり、安定して第１の層間絶縁膜４
０９と窒化シリコン膜または多結晶シリコン膜４１４の
みを残すことができる。特に、膜４１４が窒化シリコン
膜である場合には、これを残すことにより、窒化シリコ
ン膜表面での光の反射を低減でき、感度を向上させるこ
とができる。

【００３６】さらに、遮光導電膜４１７を、たとえばＡ
ｌをスパッタ法などにより１００ｎｍ〜１０００ｎｍ程
度堆積してパターニングすることにより形成する(図１
０)。

【００３７】このような製造方法をとることにより、配
線導電膜よりも上層でかつ遮光導電膜よりも下層に窒化
シリコン膜または多結晶シリコン膜が存在する構造とな
る。そして、配線導電膜と遮光導電膜とを異なる材料で
形成することができ、配線と遮光それぞれに最も適した
材料を用いることができる。また、遮光導電膜４１７と
半導体基板４１８の表面との距離は、このような製造方
法をとらない場合に比べ、第２の層間絶縁膜４１５の分
だけ小さくなっており、周辺回路領域４１２における寄
生容量の増加を防ぎつつスメアを抑圧するうえで好まし
い構造になっている。

【００３８】なお、周辺回路領域４１２内にある遮光導
電膜４１７は、周辺回路領域の遮光のために残している
が、フィルターなどの別の手段で遮光を行なうことによ
り、この周辺回路領域４１２内にある遮光導電膜４１７
を除去することも可能である。

【００３９】また、窒化シリコン膜または多結晶シリコ
ン膜４１４を画素領域４１３内で除去することも可能で
ある。このためには、図９の段階で、レジスト４１６も
しくはレジスト４１６でパターニングされた第２の層間
絶縁膜４１５をマスクとして窒化シリコン膜または多結
晶シリコン膜４１４をエッチングして除去すれば良い
（図１１）。こうすることにより、遮光導電膜４１７と
半導体基板４１８の表面との距離は、窒化シリコン膜ま
たは多結晶シリコン膜４１４の分だけさらに小さくな
り、スメアの抑圧に効果的である。

【００４０】本発明の第３の実施例の断面図を図１２〜
図２０に示す。図１２は、半導体基板１２０８内に光電
変換、信号電荷の蓄積、転送、検出、増幅等に関わる拡
散層１２０２，１２０６，１２０７及びゲート電極１２
０１，１２０５を全て形成した状態を示している。

【００４１】次に、この上に第１の層間絶縁膜１２０９
を、たとえばＰＳＧ膜もしくは低圧ＣＶＤ法によるシリ
コン酸化膜を５０ｎｍ〜４００ｎｍ程度堆積することに
より形成する（図１３）。

【００４２】そして、全面に窒化シリコン膜または多結
晶シリコン膜１２１４を、たとえば窒化シリコン膜の場
合はｐ−ＳｉＮ膜あるいはＳｉ₃Ｎ₄膜を、また多結晶シ
リコン膜の場合はスパッタ法などにより１０ｎｍ〜４０
０ｎｍ程度堆積する(図１４）。

【００４３】次に、窒化シリコン膜または多結晶シリコ
ン膜１２１４の上層にシリコン酸化膜を含む第２の層間
絶縁膜１２１５を、たとえばｐ−ＳｉＯ膜やＰＳＧ膜や
低圧ＣＶＤ法によるシリコン酸化膜を、あるいはこれら
の多層膜を１００ｎｍ〜５００ｎｍ程度堆積することに
より形成する（図１５）。

【００４４】この多層膜には窒化シリコン膜または多結
晶シリコン膜が含まれていてもかまわないが、窒化シリ
コン膜または多結晶シリコン膜１２１４の直上の層はシ
リコン酸化膜からなるものでなくてはならない。

【００４５】さらに、周辺回路領域１２１２に配線導電
膜１２１０を、たとえばＳｉを１％程度含んだＡｌをス
パッタ法などにより３００ｎｍ〜１０００ｎｍ程度堆積
してパターニングすることにより形成する。このとき、
必要な部分にはコンタクトホール１２１１を開けて配線
導電膜と拡散層やゲート電極との接続を行なう（図１
６）。なお、配線導電膜１２１０は、ＷやＷのシリサイ
ドなどでも良い。

【００４６】次に、第３の層間絶縁膜１２１６を、たと
えばｐーＳｉＯ膜やＰＳＧ膜、あるいはこれらの多層膜
を２００ｎｍ〜１０００ｎｍ程度堆積することにより形
成する（図１７）。

【００４７】次に、周辺回路領域１２１２を覆うレジス
ト１２１７をパターニングする。このとき、レジスト１
２１７は、少なくとも周辺回路領域１２１２内にある配
線導電膜１２１０を全て覆っていなくてはならない。そ
して、レジスト１２１７のついた状態で画素領域１２１
３内に存在する第２の層間絶縁膜１２１５及び第３の層
間絶縁膜１２１６をエッチングにより除去する（図１
８）。

【００４８】ここでは、窒化シリコン膜または多結晶シ
リコン膜１２１４の直上の層はシリコン酸化膜からなっ
ているので窒化シリコン膜または多結晶シリコン膜１２
１４がエッチングストッパーとなり、安定して第１の層
間絶縁膜１２０９と窒化シリコン膜または多結晶シリコ
ン膜１２１４のみを残すことができる。特に、膜1214が
窒化シリコン膜である場合には、これを残すことによ
り、窒化シリコン膜表面での光の反射を低減でき、感度
を向上させることができる。

【００４９】さらに、遮光導電膜１２１７を、たとえば
Ａｌをスパッタ法などにより３００ｎｍ〜１０００ｎｍ
程度堆積してパターニングすることにより形成する(図
１９)。

【００５０】このような製造方法をとることにより、全
てのゲート電極よりも上層でかつ配線導電膜と遮光導電
膜の双方よりも下層に窒化シリコン膜または多結晶シリ
コン膜が存在する構造となる。そして、配線導電膜と遮
光導電膜とを異なる材料で形成することができ、配線と
遮光それぞれに最も適した材料を用いることができる。
また、遮光導電膜１２１７と半導体基板１２０８の表面
との距離は、このような製造方法をとらない場合に比
べ、第２の層間絶縁膜１２１５及び第３の層間絶縁膜１
２１６の分だけ小さくなっており、周辺回路領域１２１
２における寄生容量の増加を防ぎつつスメアを抑圧する
うえで好ましい構造になっている。

【００５１】さらには、第１の層間絶縁膜１２０９に対
しては平坦化処理を行なわず、第２の層間絶縁膜１２１
５に対してのみ平坦化処理を行なうことにより、周辺回
路領域１２１２の配線導電膜１２１０下の層間絶縁膜を
充分に平坦化しながら画素領域１２１３の遮光導電膜１
２１７下の層間絶縁膜は平坦化しない状態にできるた
め、スメアを抑圧しつつ配線のショートや断線を防止す
る上で好ましい形状が実現できる。この目的のために
は、たとえば第２の層間絶縁膜１２１５を常圧CVD法に
より堆積されたボロンとリンを含むシリコン酸化膜（以
下、このシリコン酸化膜をＢＰＳＧ膜と記する）を用い
て形成するようにする。ＢＰＳＧ膜は比較的低温（７５
０℃〜９００℃）でのグラスフローにより良く平坦化さ
れると共に、フッ酸を含むエッチング液によるウエット
エッチ速度も早く、第２の層間絶縁膜１２１５の除去に
都合がよい。

【００５２】なお、周辺回路領域１２１２内にある遮光
導電膜１２１７は、周辺回路領域の遮光のために残して
いるが、フィルターなどの別の手段で遮光を行なうこと
により、この周辺回路領域１２１２内にある遮光導電膜
１２１７を除去することも可能である。

【００５３】また、窒化シリコン膜または多結晶シリコ
ン膜１２１４を画素領域１２１３内で除去することも可
能である。このためには、図１８の段階で、レジスト12
17もしくはレジスト１２１７でパターニングされた第２
の層間絶縁膜１２１５及び第３の層間絶縁膜１２１６を
マスクとして窒化シリコン膜または多結晶シリコン膜１
２１４をエッチングして除去すれば良い（図２０）。こ
うすることにより、遮光導電膜１２１７と半導体基板１
２０８の表面との距離は、窒化シリコン膜または多結晶
シリコン膜１２１４の分だけさらに小さくなり、スメア
の抑圧に効果的である。

【００５４】本発明の第４の実施例の断面図を図２１〜
図２７に示す。図２１は、半導体基板２１０８内に光電
変換，信号電荷の蓄積，転送，検出，増幅等に関わる拡
散層２１０２，２１０６，２１０７及びゲート電極２１
０１，２１０５を全て形成した状態を示している。

【００５５】次に、この上に第１の層間絶縁膜２１０９
を、たとえばＰＳＧ膜もしくは低圧ＣＶＤ法によるシリ
コン酸化膜を５０ｎｍ〜４００ｎｍ程度堆積することに
より形成する（図２２）。

【００５６】そして、全面に窒化シリコン膜または多結
晶シリコン膜２１１４を、たとえば窒化シリコン膜の場
合はｐーＳｉＮ膜あるいはＳｉ₃Ｎ₄膜を、また多結晶シ
リコン膜の場合はスパッタ法などにより１０ｎｍ〜４０
０ｎｍ程度堆積する(図２３)。

【００５７】次に、窒化シリコン膜または多結晶シリコ
ン膜２１１４の上層にシリコン酸化膜を含む第２の層間
絶縁膜２１１５を、たとえばｐーＳｉＯ膜やＰＳＧ膜や
低圧ＣＶＤ法によるシリコン酸化膜を、あるいはこれら
の多層膜を１００ｎｍ〜500ｎｍ程度堆積することによ
り形成する（図２４）。

【００５８】この多層膜には窒化シリコン膜または多結
晶シリコン膜が含まれていてもかまわないが、窒化シリ
コン膜または多結晶シリコン膜２１１４の直上の層はシ
リコン酸化膜からなるものでなくてはならない。

【００５９】次に、周辺回路領域２１１２を覆うレジス
ト２１１６をパターニングする。そして、レジスト２１
１６のついた状態で画素領域２１１３内に存在する第２
の層間絶縁膜２１１５をエッチングにより除去する（図
２５）。ここでは、窒化シリコン膜または多結晶シリコ
ン膜２１１４の直上の層はシリコン酸化膜からなってい
るので窒化シリコン膜または多結晶シリコン膜２１１４
がエッチングストッパーとなり、安定して第１の層間絶
縁膜２１０９と窒化シリコン膜または多結晶シリコン膜
２１１４のみを残すことができる。特に、膜２１１４が
窒化シリコン膜である場合には、これを残すことによ
り、窒化シリコン膜表面での光の反射を低減でき、感度
を向上させることができる。

【００６０】さらに、配線と遮光とを兼ねた導電膜２１
１７を、たとえばＳｉを１％程度含んだＡｌをスパッタ
法などにより３００ｎｍ〜１０００ｎｍ程度堆積してパ
ターニングすることにより形成する（図２６）。この導
電膜２１１７は、周辺回路領域２１１２においては配線
として働き、必要な部分にはコンタクトホール2111を開
けて拡散層やゲート電極との接続を行なう一方、画素領
域２１１３においては、遮光導電膜として働く。なお、
配線と遮光とを兼ねた導電膜２１１７は、ＷやＷのシリ
サイドなどでも良い。

【００６１】このような製造方法をとることにより、全
てのゲート電極よりも上層でかつ配線と遮光とを兼ねた
導電膜よりも下層に窒化シリコン膜または多結晶シリコ
ン膜が存在する構造となる。そして、配線と遮光とを兼
ねた導電膜２１１７と半導体基板２１０８の表面との距
離は、このような製造方法をとらない場合に比べ、第２
の層間絶縁膜２１１５の分だけ小さくなっており、周辺
回路領域２１１２における寄生容量の増加を防ぎつつス
メアを抑圧するうえで好ましい構造になっている。

【００６２】さらには、第１の層間絶縁膜２１０９に対
しては平坦化処理を行なわず、第２の層間絶縁膜２１１
５に対してのみ平坦化処理を行なうことにより、周辺回
路領域２１１２内にある配線と遮光とを兼ねた導電膜２
１１７下の層間絶縁膜を充分に平坦化しながら画素領域
１２１３内にある配線と遮光とを兼ねた導電膜2117下の
層間絶縁膜は平坦化しない状態にできるため、スメアを
抑圧しつつ配線のショートや断線を防止する上で好まし
い形状が実現できる。この目的のためには、たとえば第
２の層間絶縁膜２１１５をＢＰＳＧ膜を用いて形成する
ようにすると良い。

【００６３】なお、周辺回路領域２１１２内の遮光は、
配線と遮光とを兼ねた導電膜2117よりも上層に周辺回路
領域２１１２内のみ遮光導電膜を形成したり、フィルタ
ーなどの手段により行なうことが可能である。

【００６４】また、窒化シリコン膜または多結晶シリコ
ン膜２１１４を画素領域２１１３内で除去することも可
能である。このためには、図２５の段階で、レジスト21
16もしくはレジスト２１１６でパターニングされた第２
の層間絶縁膜２１１５をマスクとして窒化シリコン膜ま
たは多結晶シリコン膜２１１４をエッチングして除去す
れば良い（図２７）。こうすることにより、画素領域２
１１３内にある配線と遮光とを兼ねた導電膜２１１７と
半導体基板２１０８の表面との距離は、窒化シリコン膜
または多結晶シリコン膜２１１４の分だけさらに小さく
なり、スメアの抑圧に効果的である。

【００６５】ここまで述べてきた実施例においては、周
辺回路領域における配線導電膜とゲート電極や拡散層と
の接続に用いられるコンタクトホール内部の側壁には窒
化シリコン膜が露出していた。このことは、図２８に示
すような問題点を生ずる場合がある。同図は、半導体基
板２８０５内に拡散層２８０４を形成した後、第１の層
間絶縁膜２８０３，窒化シリコン膜または多結晶シリコ
ン膜２８０２，第２の層間絶縁膜２８０１を堆積し、さ
らに配線導電膜と拡散層２８０４との接続を行なうため
のコンタクトホール２８０６を形成したところである。
このとき、拡散層２８０４の表面に付着しているシリコ
ン酸化膜などの物質を除去し良好なコンタクト特性を実
現するために、配線導電膜を堆積する直前にフッ酸系の
液を含むエッチング液によりウエットエッチを行なうの
が一般的であるが、このウエットエッチの量によって
は、第１の層間絶縁膜２８０３及び第２の層間絶縁膜28
01がサイドエッチされ、図２８に示すように窒化シリコ
ン膜または多結晶シリコン膜２８０２がコンタクトホー
ル内部に突出してオーバーハング形状を呈することがあ
る。このようなオーバーハング形状がコンタクトホール
内部に生ずると、配線導電膜がコンタクトホール内部で
断線を起こしてしまうため問題となる。以下、このよう
な問題を防止するための本発明の第５の実施例を図２９
〜図３５に示す。

【００６６】図２９は、半導体基板２９０８内に光電変
換，信号電荷の蓄積，転送，検出，増幅等に関わる拡散
層２９０２，２９０６，２９０７及びゲート電極２９０
１，２９０５を形成した後、さらにその上に第１の層間
絶縁膜２９０９を、たとえばＰＳＧ膜もしくは低圧ＣＶ
Ｄ法によるシリコン酸化膜を５０ｎｍ〜４００ｎｍ程度
堆積することにより形成し、そして全面に窒化シリコン
膜または多結晶シリコン膜２９１４を、たとえば窒化シ
リコン膜の場合はｐーＳｉＮ膜あるいはＳｉ₃Ｎ₄膜を、
また多結晶シリコン膜の場合はスパッタ法などにより１
０ｎｍ〜４００ｎｍ程度堆積した状態を示している。

【００６７】次に、周辺回路領域２９１２内のコンタク
トホールの直径よりも大きな開口パターンを持ち、その
開口の端が全てのコンタクトホールと重ならないような
パターンのレジスト２９１０を形成する（図３０）。

【００６８】さらに、このレジスト２９１０をマスクと
して窒化シリコン膜または多結晶シリコン膜２９１４を
エッチし、コンタクトホール形成位置２９１５に存在す
る窒化シリコン膜または多結晶シリコン膜２９１４を除
去する（図３１）。

【００６９】次に、窒化シリコン膜または多結晶シリコ
ン膜２９１４の上に第２の層間絶縁膜２９１６を、たと
えばｐーＳｉＯ膜やＰＳＧ膜や低圧ＣＶＤ法によるシリ
コン酸化膜あるいはこれらの多層膜を１００ｎｍ〜５０
０ｎｍ程度堆積することにより形成する（図３２）。こ
の多層膜には窒化シリコン膜または多結晶シリコン膜が
含まれていてもかまわないが、窒化シリコン膜または多
結晶シリコン膜2914の直上の層はシリコン酸化膜からな
るものでなくてはならない。

【００７０】次に、周辺回路領域２９１２を覆うレジス
ト２９１７をパターニングする。そして、レジスト２９
１７のついた状態で画素領域２９１３内に存在する第２
の層間絶縁膜２９１６を窒化シリコン膜または多結晶シ
リコン膜２９１４をエッチングストッパーとしてエッチ
ングにより除去する（図３３）。

【００７１】さらに、配線と遮光とを兼ねた導電膜２９
１８を、たとえばＳｉを１％程度含んだＡｌをスパッタ
法などにより３００ｎｍ〜１０００ｎｍ程度堆積してパ
ターニングすることにより形成する（図３４）。この導
電膜２９１８は、周辺回路領域２９１２においては配線
として働き、必要な部分にはコンタクトホール2920を開
けて拡散層やゲート電極との接続を行なう一方、画素領
域２９１３においては、遮光導電膜として働く。なお、
配線と遮光とを兼ねた導電膜２９１８は、ＷやＷのシリ
サイドなどでも良いのはいうまでもない。

【００７２】このような製造方法をとることにより、コ
ンタクトホール２９２０内部の側壁に窒化シリコン膜ま
たは多結晶シリコン膜２９１４が露出しないため、図２
８で生じたような問題を解決でき、かつ本発明のその他
の利点はそのまま保たれる。また、この他の実施例と同
様に、窒化シリコン膜または多結晶シリコン膜2914を画
素領域２９１３内で除去することも可能である。このた
めには、図３３の段階で、レジスト２９１７もしくはレ
ジスト２９１７でパターニングされた第２の層間絶縁膜
２９１６をマスクとして窒化シリコン膜または多結晶シ
リコン膜2914をエッチングして除去すれば良い（図３
５）。

【００７３】なお、図２９から図３５に示した例におい
ては配線と遮光とを兼ねた導電膜を用いた場合で説明し
たが、配線導電膜と遮光導電膜とを別層で形成した場合
でも全く同じ効果が得られることはいうまでもない。

【００７４】本発明で示した構造においては、例えば図
１に示すように、周辺回路領域113における半導体基板
１０８の表面から遮光導電膜１０７の表面までの厚さ
は、画素領域１１４における半導体基板１０８の表面か
ら遮光導電膜１０７の表面までの厚さよりも大きい。こ
れは、図２６や図２７のように、遮光導電膜を配線導電
膜で兼ねている場合でも同じことが言える。このため、
例えば図１に示す断面の素子に有機物質３６１１（例え
ば、カラー対応の撮像素子に用いられる色フィルタや、
入射光を集光して感度を向上するためマイクロレンズ）
を塗布，形成すると、図３６に示すように、周辺回路領
域３６１３と画素領域３６１４との間に段差３６２０が
生じる。この段差の影響により、有機物質３６１１は、
段差の近傍において、その膜厚や形状が下地が平坦な場
合のそれとは異なる遷移領域3621が生じる。従って、こ
のような遷移領域３６２１に光感度を持つ画素を配置す
ると、この領域では光の透過率の違いによる感度ばらつ
きや、マイクロレンズの集光性能低下，集光方向のずれ
などにより、感度やスメアの劣化が起こる。このような
問題点を防止するには、段差から一定の距離以内にある
画素を光感度を持たない画素（たとえばオプティカルブ
ラックなどのダミー画素）とし、これより離れたところ
にある画素を真に光感度を持つ画素とすればよい。

【００７５】実際の撮像素子では、遷移領域３６２１の
幅は約２μｍの段差に対して段差の端から１０μｍ程度
である。従って、段差の高さの５倍程度の幅を遷移領域
と考えて、この領域には光感度を持たないダミーの画素
を配置すれば良い。

【００７６】撮像素子の方式としてフレームインターラ
イントランスファー方式をとった場合、垂直転送ＣＣＤ
の転送速度を早めるために、垂直転送ＣＣＤのゲート電
極に配線導電膜を並列に接続することにより垂直転送Ｃ
ＣＤの時定数を下げる手法がある。このような手法と本
発明の構造、製造方法とは両立する。すなわち、図２１
〜図２７に示した実施例において、画素領域２１１３で
配線と遮光とを兼ねた導電膜２１１７を垂直転送ＣＣＤ
のゲート電極２１０５に接続すれば、垂直転送ＣＣＤの
シャント配線と遮光とを兼ねて用いることができ、本発
明の持つ利点をなんら損なうことなくフレームインター
ライントランスファー方式にも適用できる。

【００７７】また、本発明の素子構造，製造方法は、半
導体基板内に作られる拡散層構造には依存しない。した
がって、本発明の効果を実現する上で、本実施例に掲げ
た半導体基板内の拡散層構造に限定されることはない。

【００７８】

【発明の効果】本発明によれば、配線導電膜と遮光導電
膜を別の層で作ることができるためそれぞれに対し最適
な材料を用いることができ、また、遮光を必要とする画
素領域に於ける遮光導電膜下の層間絶縁膜厚を小さくで
きるのに対し、周辺回路領域では配線導電膜下の層間絶
縁膜厚を十分に大きくして配線導電膜とゲート電極との
間の容量を小さくできると共に、平坦化処理を十分に行
なうことができる。この結果、低スメア、低雑音でかつ
高速駆動が可能であり、しかも配線間のショートや断線
が少なく信頼性の高い固体撮像素子を実現できる。

【図面の簡単な説明】

【図１】本発明の第１の実施例の断面図。

【図２】一従来例の断面図。

【図３】層間絶縁膜の平坦化と遮光性の関係を示す断面
図。

【図４】本発明の第２の実施例の断面図。

【図５】本発明の第２の実施例の断面図。

【図６】本発明の第２の実施例の断面図。

【図７】本発明の第２の実施例の断面図。

【図８】本発明の第２の実施例の断面図。

【図９】本発明の第２の実施例の断面図。

【図１０】本発明の第２の実施例の断面図。

【図１１】本発明の第２の実施例の断面図。

【図１２】本発明の第３の実施例の断面図。

【図１３】本発明の第３の実施例の断面図。

【図１４】本発明の第３の実施例の断面図。

【図１５】本発明の第３の実施例の断面図。

【図１６】本発明の第３の実施例の断面図。

【図１７】本発明の第３の実施例の断面図。

【図１８】本発明の第３の実施例の断面図。

【図１９】本発明の第３の実施例の断面図。

【図２０】本発明の第３の実施例の断面図。

【図２１】本発明の第４の実施例の断面図。

【図２２】本発明の第４の実施例の断面図。

【図２３】本発明の第４の実施例の断面図。

【図２４】本発明の第４の実施例の断面図。

【図２５】本発明の第４の実施例の断面図。

【図２６】本発明の第４の実施例の断面図。

【図２７】本発明の第４の実施例の断面図。

【図２８】コンタクトホールの内部の側壁に窒化シリコ
ン膜または多結晶シリコン膜が露出している場合の問題
点を示す断面図。

【図２９】本発明の第５の実施例の断面図。

【図３０】本発明の第５の実施例の断面図。

【図３１】本発明の第５の実施例の断面図。

【図３２】本発明の第５の実施例の断面図。

【図３３】本発明の第５の実施例の断面図。

【図３４】本発明の第５の実施例の断面図。

【図３５】本発明の第５の実施例の断面図。

【図３６】周辺回路領域と画素領域の間の段差の影響を
示す断面図。

【符号の説明】

１０１，４１０，１２１０…配線導電膜、１０２，４０
９，１２０９，2109，２８０３，２９０９…第１の層間
絶縁膜、１０３，４１５，１２１５，2115，２８０１，
２９１６…第２の層間絶縁膜、１０４，４１４，１２１
４，2114，２８０２，２９１４…窒化シリコン膜又は多
結晶シリコン膜、１０５，４０１，１２０１，２１０
１，２９０１…ゲート電極、１０６，４０２，１２０
２，2102，２９０２…ＭＯＳトランジスタのソース或は
ドレインをなす第二導電形拡散層、１０７，３０２，４
１７，１２１７，２１１７，２９１８…遮光導電膜、10
8,３０４，４０８，４１８，１２０８，２１０８，２９
０８…第一導電形の半導体基板、１０９，４０７，１２
０７，２１０７，２９０７…受光蓄積部をなす第二導電
形拡散層、１１０，３０５，４０６，１２０６，２１０
６，２９０６…垂直転送ＣＣＤの転送チャネルとなる第
二導電形拡散層、１１１，３０１，４０５，１２０５，
２１０５，２９０５…垂直転送ＣＣＤを駆動するゲート
電極、１１２，１２１６…第３の層間絶縁膜、１１３，
４１２，１２１２，２１１２，2912，３６１３…周辺回
路領域、１１４，４１３，１２１３，２１１３，２９１
３，３６１４…画素領域、１１５，１１６，４０３，４
０４，１２０３，１２０４，２１０３，２１０４，２９
０３，２９０４…ゲート絶縁膜、１１７，４１１，１２
１１，２９１１，２９２０…コンタクトホール、１１８
…開口領域、２０１…熱酸化膜、２０２…遮光膜、２０
３…第１ポリシリコン電極、２０５…Ｎ型埋め込み層、
２０６…Ｐ＋領域（チャネルストッパー）、２０７…Ｎ
型領域、208…Ｐウエル、２０９…遮光膜２０２の端部
とシリコン基板２１０の表面との間の距離、２１０…シ
リコン基板、３０６…平坦化処理を行なわなかったとき
の層間絶縁膜の膜厚、３０７…平坦化処理を行なったと
きの層間絶縁膜の膜厚、４１６，１２１８，２１１６，
２９１０，２９１７…レジスト、２８０４…拡散層、２
８０５…半導体基板、２９１５…コンタクトホール形成
位置、３６１１…有機物質、３６２０…段差、３６２１
…遷移領域。

Claims

【特許請求の範囲】

【請求項１】入射光を光電変換して信号電荷を作り出す
複数の受光蓄積部と、該信号電荷を転送する転送部と、
該信号電荷を検出し増幅する回路とを半導体基板上に設
けた固体撮像素子において、 (a) 全てのゲート電極よりも上層でかつ配線導電膜と遮
光導電膜の双方よりも下層、又は全てのゲート電極より
も上層でかつ遮光と配線とを兼ねた導電膜よりも下層、 (b) 全てのゲート電極及び配線導電膜よりも上層でかつ
遮光導電膜よりも下層、のいずれかを満たすような領域
に窒化シリコン膜または多結晶シリコン膜が存在し、か
つ該窒化シリコン膜または多結晶シリコン膜の上層に存
在する層間絶縁膜がシリコン酸化膜を含み、かつ該窒化
シリコン膜または多結晶シリコン膜の直上の層がシリコ
ン酸化膜であることを特徴とする固体撮像素子。
【請求項２】半導体基板上に、少なくとも、 (1) 入射光を光電変換して信号電荷を作り出す複数の受
光蓄積部 (2) 該信号電荷の転送部 (3) 該信号電荷の検出及び増幅回路の３つを備えた固体撮像素子の製造方法において、以下
の(c)−(g)又は(h)−(k)又は(l)−(o)のいずれか一組の
工程を含むことを特徴とする固体撮像素子の製造方法。 (c) 全てのゲート電極より上層に窒化シリコン膜または
多結晶シリコン膜を被着する工程。 (d) (c) の窒化シリコン膜または多結晶シリコン膜の直
上にシリコン酸化膜を堆積する工程。 (e) (c) の窒化シリコン膜または多結晶シリコン膜より
も上層に配線導電膜を形成する工程。 (f) 少なくとも該受光蓄積部の全てもしくはその一部の
領域において、(c) の窒化シリコン膜または多結晶シリ
コン膜をエッチングストッパーとして、該窒化シリコン
膜または多結晶シリコン膜の上層に存在し、かつ該窒化
シリコン膜または多結晶シリコン膜の直上にシリコン酸
化膜を存在させた層間絶縁膜をエッチして全て除去する
工程。 (g) (f) の後で、遮光導電膜を形成する工程。 (h) 全てのゲート電極及び全ての配線導電膜より上層に
窒化シリコン膜または多結晶シリコン膜を被着する工
程。 (i) (h) の窒化シリコン膜または多結晶シリコン膜の直
上にシリコン酸化膜を堆積する工程。 (j) 少なくとも該受光蓄積部の全てもしくはその一部の
領域において、(h) の窒化シリコン膜または多結晶シリ
コン膜をエッチングストッパーとして、該窒化シリコン
膜または多結晶シリコン膜の上層に存在し、かつ該窒化
シリコン膜または多結晶シリコン膜の直上にシリコン酸
化膜を存在させた層間絶縁膜をエッチして全て除去する
工程。 (k) (j) の後で、遮光導電膜を形成する工程。 (l) 全てのゲート電極よりも上層に窒化シリコン膜また
は多結晶シリコン膜を被着する工程。 (m) (l) の窒化シリコン膜または多結晶シリコン膜の直
上にシリコン酸化膜を堆積する工程。 (n) 少なくとも該受光蓄積部の全てもしくはその一部の
領域において、(l) の窒化シリコン膜または多結晶シリ
コン膜をエッチングストッパーとして、該窒化シリコン
膜または多結晶シリコン膜の上層に存在し、かつ該窒化
シリコン膜または多結晶シリコン膜の直上にシリコン酸
化膜を存在させた層間絶縁膜をエッチして全て除去する
工程。 (o) (n) の後で、遮光と配線とを兼ねた導電膜を形成す
る工程。