JPH0529362A - 半導体と基板との接合方法及び装置 - Google Patents
半導体と基板との接合方法及び装置Info
- Publication number
- JPH0529362A JPH0529362A JP3159777A JP15977791A JPH0529362A JP H0529362 A JPH0529362 A JP H0529362A JP 3159777 A JP3159777 A JP 3159777A JP 15977791 A JP15977791 A JP 15977791A JP H0529362 A JPH0529362 A JP H0529362A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- substrate
- plunger
- pressure
- cylinder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 98
- 239000000758 substrate Substances 0.000 title claims description 59
- 238000000034 method Methods 0.000 title claims description 53
- 238000005304 joining Methods 0.000 title claims description 10
- 239000007787 solid Substances 0.000 claims abstract description 13
- 238000003825 pressing Methods 0.000 claims abstract description 12
- 238000002347 injection Methods 0.000 claims description 23
- 239000007924 injection Substances 0.000 claims description 23
- 239000004033 plastic Substances 0.000 claims description 22
- 229920003023 plastic Polymers 0.000 claims description 22
- 238000002161 passivation Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 claims 1
- 239000011810 insulating material Substances 0.000 claims 1
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 abstract description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 6
- 238000010438 heat treatment Methods 0.000 abstract description 6
- 229910052710 silicon Inorganic materials 0.000 abstract description 6
- 239000010703 silicon Substances 0.000 abstract description 6
- 229910052786 argon Inorganic materials 0.000 abstract description 3
- 239000007788 liquid Substances 0.000 abstract description 3
- 229910052757 nitrogen Inorganic materials 0.000 abstract description 3
- 239000003921 oil Substances 0.000 abstract description 3
- 239000007789 gas Substances 0.000 abstract 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 abstract 1
- 238000012805 post-processing Methods 0.000 abstract 1
- 238000007872 degassing Methods 0.000 description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000005245 sintering Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 230000004308 accommodation Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- -1 for example Polymers 0.000 description 1
- 230000002706 hydrostatic effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 229920002379 silicone rubber Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/275—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
- H01L2224/27505—Sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29339—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/75301—Bonding head
- H01L2224/75302—Shape
- H01L2224/75303—Shape of the pressing surface
- H01L2224/75305—Shape of the pressing surface comprising protrusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/757—Means for aligning
- H01L2224/75743—Suction holding means
- H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
- H01L2224/83002—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8312—Aligning
- H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
- H01L2224/8382—Diffusion bonding
- H01L2224/8383—Solid-solid interdiffusion
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8384—Sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
- H01L2224/83907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83909—Post-treatment of the layer connector or bonding area
- H01L2224/8392—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83909—Post-treatment of the layer connector or bonding area
- H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】
【目的】 半導体の活性面がその上にある部分と接触す
ることなく半導体と基板とを加圧により接合させる。 【構成】 化学的に不活性の非固体媒体により半導体3
と基板1との接合又は後処理に必要な圧を半導体表面O
に加える。
ることなく半導体と基板とを加圧により接合させる。 【構成】 化学的に不活性の非固体媒体により半導体3
と基板1との接合又は後処理に必要な圧を半導体表面O
に加える。
Description
【0001】
【産業上の利用分野】本発明は半導体を基板と接合する
方法、か又は半導体と基板との接合体を加圧により後処
理する方法、及びこれらの方法を実施するための装置に
関する。
方法、か又は半導体と基板との接合体を加圧により後処
理する方法、及びこれらの方法を実施するための装置に
関する。
【0002】
【従来の技術】機械的安定性を高め、熱の伝導性を改善
するために半導体はしばしば金属基板と接合される。そ
れには多くの場合、迅速、低廉かつ全自動的に実施可能
の接着又はろう付けのような接合技術が使用される。し
かしながら特に縁の長さが数ミリメートル大のチップの
場合その温度安定性及び耐温度変化性は限られている。
更に半導体を接着する場合、特に電力用半導体の場合、
接着剤の熱及び電気抵抗は不利に作用する。
するために半導体はしばしば金属基板と接合される。そ
れには多くの場合、迅速、低廉かつ全自動的に実施可能
の接着又はろう付けのような接合技術が使用される。し
かしながら特に縁の長さが数ミリメートル大のチップの
場合その温度安定性及び耐温度変化性は限られている。
更に半導体を接着する場合、特に電力用半導体の場合、
接着剤の熱及び電気抵抗は不利に作用する。
【0003】欧州特許出願公開第242626号明細書
に基づき銀粉末層を加圧焼結することによって熱及び電
気抵抗の低い強固な接合を得ることができる。この場合
プレス圧はその都度固定スタンプにより被接合部に施さ
れる。この加圧法では半導体の上側は圧力を伝える固体
媒体と全面的に接触する。
に基づき銀粉末層を加圧焼結することによって熱及び電
気抵抗の低い強固な接合を得ることができる。この場合
プレス圧はその都度固定スタンプにより被接合部に施さ
れる。この加圧法では半導体の上側は圧力を伝える固体
媒体と全面的に接触する。
【0004】更に欧州特許第330896号及び同第3
30895号明細書からは、基板及び半導体を可動スタ
ンプのプレス圧を伝える例えばシリコンゴム製の弾性セ
ンタリング型に埋め込む方法が公知であり、この場合セ
ンタリング型は、焼結圧を得る際に、基板及び半導体本
体が存在する収容室の残りの内部空間を完全に満たす。
この公知の加圧法では固体媒体と半導体本体の上側とは
必然的に接触し、この場合しばしば半導体の表面が汚染
することになる。
30895号明細書からは、基板及び半導体を可動スタ
ンプのプレス圧を伝える例えばシリコンゴム製の弾性セ
ンタリング型に埋め込む方法が公知であり、この場合セ
ンタリング型は、焼結圧を得る際に、基板及び半導体本
体が存在する収容室の残りの内部空間を完全に満たす。
この公知の加圧法では固体媒体と半導体本体の上側とは
必然的に接触し、この場合しばしば半導体の表面が汚染
することになる。
【0005】
【発明が解決しようとする課題】本発明は、半導体を基
板と有利な方法で加圧により接合させるか又はすでに予
め接合されている半導体・基板接合体を有利な方法で加
圧により後処理する、冒頭に記載した形式の方法を提供
することを課題とする。
板と有利な方法で加圧により接合させるか又はすでに予
め接合されている半導体・基板接合体を有利な方法で加
圧により後処理する、冒頭に記載した形式の方法を提供
することを課題とする。
【0006】
【課題を解決するための手段】上述の課題を解決するた
め、本発明の方法においては、接合又は後処理に必要な
プレス圧を、化学的に不活性で非固体の媒体により加え
るものである。
め、本発明の方法においては、接合又は後処理に必要な
プレス圧を、化学的に不活性で非固体の媒体により加え
るものである。
【0007】請求項3〜12及び15〜17は本発明方
法の有利な構成を示すものである。請求項13及び14
は請求項10又は11に基づく方法を実施するのに有利
な装置に関する。請求項18は請求項15に基づく方法
を実施するための有利な装置を示すものである。
法の有利な構成を示すものである。請求項13及び14
は請求項10又は11に基づく方法を実施するのに有利
な装置に関する。請求項18は請求項15に基づく方法
を実施するための有利な装置を示すものである。
【0008】
【実施例】次に本発明の有利な実施例を図面に基づき詳
述する。
述する。
【0009】図1に示すように第1の方法では、例えば
モリブデンからなる基板1に中間層2を設け、この上に
更に半導体3を設ける。中間層2は場合によっては前処
理されていてもよい半導体表面5と基板表面7との間に
配置され、それ自体、例えば予め焼結された箔として存
在する、熱及び電気をよく伝える粉末例えば銀粉末から
なる。図1に示す通り本発明では、半導体3の側方縁面
4aを基板表面7の環状の外側領域4bと、環状の弾性
パッド6a、例えばシリコンパッドにより接着及び填隙
する。
モリブデンからなる基板1に中間層2を設け、この上に
更に半導体3を設ける。中間層2は場合によっては前処
理されていてもよい半導体表面5と基板表面7との間に
配置され、それ自体、例えば予め焼結された箔として存
在する、熱及び電気をよく伝える粉末例えば銀粉末から
なる。図1に示す通り本発明では、半導体3の側方縁面
4aを基板表面7の環状の外側領域4bと、環状の弾性
パッド6a、例えばシリコンパッドにより接着及び填隙
する。
【0010】図1に示した、弾性パッド6aの代わりに
図2に示されている、半導体3aの環状の縁不活性化部
6bを使用することもできる。この場合縁不活性化部6
bは柔軟な弾性プラスチック、例えばシリコーンからな
り、一層良好に固定するために半導体3aの、へこみを
有する側方縁面4cが基板1の側方縁面の範囲4dと接
合及び填隙されるように形成されている。
図2に示されている、半導体3aの環状の縁不活性化部
6bを使用することもできる。この場合縁不活性化部6
bは柔軟な弾性プラスチック、例えばシリコーンからな
り、一層良好に固定するために半導体3aの、へこみを
有する側方縁面4cが基板1の側方縁面の範囲4dと接
合及び填隙されるように形成されている。
【0011】縁不活性化部がない場合、図3に示した柔
軟な弾性プラスチック、例えばシリコンからなる予め形
成されているリング6cを使用することができる。プラ
スチックリング6cは半導体3を中間層2上に設けた後
に装着するか又は半導体3と一緒に設けてもよい。プラ
スチックリング6cを設ける場合、これは半導体3の側
方縁面4aと基板の側方縁面の領域4dとの間の範囲を
填隙するものでなければならない。
軟な弾性プラスチック、例えばシリコンからなる予め形
成されているリング6cを使用することができる。プラ
スチックリング6cは半導体3を中間層2上に設けた後
に装着するか又は半導体3と一緒に設けてもよい。プラ
スチックリング6cを設ける場合、これは半導体3の側
方縁面4aと基板の側方縁面の領域4dとの間の範囲を
填隙するものでなければならない。
【0012】それに続く本発明による製造工程におい
て、封止部となる6a、6b又は6cを備えている半導
体3又は3a、中間層2、基板1からなる装置をオート
クレーブと称される装置内に装入する。オートクレーブ
は加熱可能の加圧容器であり、この場合300〜400
バールのプレス圧を生じる必要があり、また内部に加熱
器を有していることが最も好ましい。これには特に熱間
−等圧圧縮(HIP)用装置が適している。
て、封止部となる6a、6b又は6cを備えている半導
体3又は3a、中間層2、基板1からなる装置をオート
クレーブと称される装置内に装入する。オートクレーブ
は加熱可能の加圧容器であり、この場合300〜400
バールのプレス圧を生じる必要があり、また内部に加熱
器を有していることが最も好ましい。これには特に熱間
−等圧圧縮(HIP)用装置が適している。
【0013】オートクレーブ内にある化学的に不活性の
非固体媒体、例えば窒素又はアルゴンのようなガス状媒
体及びシリコン油の様な液状媒体のプレス圧は、その都
度半導体3又は3aの表面O上に及びそれぞれの基板1
の表面8上に圧力を加える。封止部となる6a、6b又
は6cは中間層2内に逆圧が生じるのを阻止する。これ
により表面5、7上には如何なる反力も作用せず、その
結果半導体、中間層及び基板からなる装置は押し合わさ
れる。このプレス圧により中間層2は強く圧縮され、加
圧焼結による接合を生じる。
非固体媒体、例えば窒素又はアルゴンのようなガス状媒
体及びシリコン油の様な液状媒体のプレス圧は、その都
度半導体3又は3aの表面O上に及びそれぞれの基板1
の表面8上に圧力を加える。封止部となる6a、6b又
は6cは中間層2内に逆圧が生じるのを阻止する。これ
により表面5、7上には如何なる反力も作用せず、その
結果半導体、中間層及び基板からなる装置は押し合わさ
れる。このプレス圧により中間層2は強く圧縮され、加
圧焼結による接合を生じる。
【0014】中間層2を省略して、場合によっては前処
理されていてもよい半導体表面5と場合によっては前処
理されていてもよい基板表面7とを単に互いにプレス加
工した場合には、相応して拡散溶接による接合が生じ
る。その際表面5、7の前処理は例えば貴金属−接触化
層の電気めっき又は蒸着によって実施することができ
る。
理されていてもよい半導体表面5と場合によっては前処
理されていてもよい基板表面7とを単に互いにプレス加
工した場合には、相応して拡散溶接による接合が生じ
る。その際表面5、7の前処理は例えば貴金属−接触化
層の電気めっき又は蒸着によって実施することができ
る。
【0015】図4に示したすでに予め接合されている半
導体・基板接合体の場合、本発明の第2の方法により、
無接触加圧及び適切な温度での後処理により後焼結が接
合安定性を高めるために生ぜしめられる。この場合半導
体・基板接合体を予め接合することは、例えば同様に無
接触加圧により行われる。半導体3と基板1との間の填
隙は電力半導体の場合特に必要ではない。なぜならガス
状の加圧媒体の場合であっても例えば銀粉末からなる圧
縮された中間層2a内への浸透速度は極く僅かであり、
例えば電力半導体構成素子におけるような半導体構成素
子の場合多数分後に初めて圧力平衡が生じるからであ
る。この場合加圧は第1の方法におけると同様にオート
クレーブ中で行う。
導体・基板接合体の場合、本発明の第2の方法により、
無接触加圧及び適切な温度での後処理により後焼結が接
合安定性を高めるために生ぜしめられる。この場合半導
体・基板接合体を予め接合することは、例えば同様に無
接触加圧により行われる。半導体3と基板1との間の填
隙は電力半導体の場合特に必要ではない。なぜならガス
状の加圧媒体の場合であっても例えば銀粉末からなる圧
縮された中間層2a内への浸透速度は極く僅かであり、
例えば電力半導体構成素子におけるような半導体構成素
子の場合多数分後に初めて圧力平衡が生じるからであ
る。この場合加圧は第1の方法におけると同様にオート
クレーブ中で行う。
【0016】オートクレーブ内は均一圧であることか
ら、同時に多数の半導体を基板と接合し又は多数の予め
接合された半導体・基板接合体を後処理することができ
る。
ら、同時に多数の半導体を基板と接合し又は多数の予め
接合された半導体・基板接合体を後処理することができ
る。
【0017】第1の本発明方法はまた図5a又は図5b
に記載した装置によって行うことができる。この装置の
場合半導体3b又は3は加熱のため加熱台9上にある。
図5aに示すように半導体3bは僅かに高められた環状
の外側領域10aを有し、この上に高められた外側領域
のない穿孔されたプランジャ11aが存在する。この場
合外側領域は例えばシリコンラックからなっていてよ
い。これに対し図5bに示した装置では穿孔されたプラ
ンジャ11bが僅かに高められた環状の外側領域を有
し、半導体3は相応する外側領域を有さない。半導体3
b及び3は加圧焼結による接合に際して、焼結可能の中
間層2b例えば銀海綿で被覆することができる。穿孔さ
れたプランジャ11a及び11bはそれぞれ穿孔12を
有し、これは所属の外側領域10a又は10bによって
環状に囲まれた内側領域17をシリンダ13のシリンダ
内部空間18と連結する。三方コック15はシリンダ内
部空間18と取り入れ口14又は排出口16とを選択的
に連結することを可能とする。
に記載した装置によって行うことができる。この装置の
場合半導体3b又は3は加熱のため加熱台9上にある。
図5aに示すように半導体3bは僅かに高められた環状
の外側領域10aを有し、この上に高められた外側領域
のない穿孔されたプランジャ11aが存在する。この場
合外側領域は例えばシリコンラックからなっていてよ
い。これに対し図5bに示した装置では穿孔されたプラ
ンジャ11bが僅かに高められた環状の外側領域を有
し、半導体3は相応する外側領域を有さない。半導体3
b及び3は加圧焼結による接合に際して、焼結可能の中
間層2b例えば銀海綿で被覆することができる。穿孔さ
れたプランジャ11a及び11bはそれぞれ穿孔12を
有し、これは所属の外側領域10a又は10bによって
環状に囲まれた内側領域17をシリンダ13のシリンダ
内部空間18と連結する。三方コック15はシリンダ内
部空間18と取り入れ口14又は排出口16とを選択的
に連結することを可能とする。
【0018】本発明の第1の方法を実施するため、基板
1を加熱台9上で予め加熱する。この加熱台は穿孔され
たプランジャ11a又は11bを、この穿孔されたプラ
ンジャ11a又は11bと半導体3b又は3との間を填
隙するように半導体3b又は3上に載せる。この時点で
三方コック15により排出口16をシリンダ内部空間1
8と連結し、シリンダ内部空間18及び、穿孔12を介
して内側領域17をも排気し、これにより半導体3b又
は3を吸引する。ここで半導体3b又は3をプランジャ
11a又は11b及びシリンダ13と共に基板1上に正
確に位置付けし、その後三方コック15により取り入れ
口14をシリンダ内部空間18と連結して、化学的に不
活性の非固体媒体例えば気体媒体としての窒素又はアル
ゴン及び液体媒体としてのシリコン油のプレス圧を、プ
ランジャと半導体との間の内部空間17に生ぜしめ、半
導体を無接触的に予め加熱された基板1上に押し付け
る。
1を加熱台9上で予め加熱する。この加熱台は穿孔され
たプランジャ11a又は11bを、この穿孔されたプラ
ンジャ11a又は11bと半導体3b又は3との間を填
隙するように半導体3b又は3上に載せる。この時点で
三方コック15により排出口16をシリンダ内部空間1
8と連結し、シリンダ内部空間18及び、穿孔12を介
して内側領域17をも排気し、これにより半導体3b又
は3を吸引する。ここで半導体3b又は3をプランジャ
11a又は11b及びシリンダ13と共に基板1上に正
確に位置付けし、その後三方コック15により取り入れ
口14をシリンダ内部空間18と連結して、化学的に不
活性の非固体媒体例えば気体媒体としての窒素又はアル
ゴン及び液体媒体としてのシリコン油のプレス圧を、プ
ランジャと半導体との間の内部空間17に生ぜしめ、半
導体を無接触的に予め加熱された基板1上に押し付け
る。
【0019】本発明の第2の方法を実施するための装置
は、図6a又は6bに示すように化学的に不活性の非固
体媒体用取り入れ口14とシリンダ内部空間18との間
が直接連結されている。それというのも本発明の第2の
方法を実施する場合、基板1は半導体3b又は3と直接
又は予め圧縮された中間層2aを介してすでに前もって
接合された半導体・基板接合体として構成されているこ
とから、正確に位置付けするための吸引処理を省略し得
るからである。
は、図6a又は6bに示すように化学的に不活性の非固
体媒体用取り入れ口14とシリンダ内部空間18との間
が直接連結されている。それというのも本発明の第2の
方法を実施する場合、基板1は半導体3b又は3と直接
又は予め圧縮された中間層2aを介してすでに前もって
接合された半導体・基板接合体として構成されているこ
とから、正確に位置付けするための吸引処理を省略し得
るからである。
【0020】プラスチック注入ケーシングを有する半導
体構成素子の場合、これを製造するために必要なプラス
チック融体例えば熱硬化性プラスチック材を同時に本発
明の第1又は第2の方法の化学的に不活性の非固体媒体
として使用することができる。これは、再注入を温度2
00℃及び圧力数百バールで数分の保護時間で行い得る
ことから可能である。
体構成素子の場合、これを製造するために必要なプラス
チック融体例えば熱硬化性プラスチック材を同時に本発
明の第1又は第2の方法の化学的に不活性の非固体媒体
として使用することができる。これは、再注入を温度2
00℃及び圧力数百バールで数分の保護時間で行い得る
ことから可能である。
【0021】図7は本発明の第1又は第2の方法を実施
するための装置を示すものであり、この場合プラスチッ
ク融体の注入圧が半導体3c及び3dを基板1b及び1
aと中間層2を介して接合するか又はすでに存在する半
導体・基板接合体3c、1b及び3d、1aを後処理す
る。図7に示した装置は特に半導体モジュールを製造す
るのに使用され、主として上部金型23及び下部金型2
4(これらは一緒に注入室27を形成する)、プラスチ
ック融体を供給するための注入溝25及び細い脱気溝2
6からなる。各注入工程前にあっては金型内に床板20
が存在し、この上には絶縁層19が載り、これは更に基
板1b及び1aを、中間層2によりすでに接合されてい
るか又は更に接合すべき半導体3c及び3dと共に有し
ている。場合によっては接合のために前処理されまた端
子線21a〜21cを配設されていてもよい部材はプラ
スチックからなる調節部材22によって保持され、中心
に位置される。
するための装置を示すものであり、この場合プラスチッ
ク融体の注入圧が半導体3c及び3dを基板1b及び1
aと中間層2を介して接合するか又はすでに存在する半
導体・基板接合体3c、1b及び3d、1aを後処理す
る。図7に示した装置は特に半導体モジュールを製造す
るのに使用され、主として上部金型23及び下部金型2
4(これらは一緒に注入室27を形成する)、プラスチ
ック融体を供給するための注入溝25及び細い脱気溝2
6からなる。各注入工程前にあっては金型内に床板20
が存在し、この上には絶縁層19が載り、これは更に基
板1b及び1aを、中間層2によりすでに接合されてい
るか又は更に接合すべき半導体3c及び3dと共に有し
ている。場合によっては接合のために前処理されまた端
子線21a〜21cを配設されていてもよい部材はプラ
スチックからなる調節部材22によって保持され、中心
に位置される。
【0022】本発明の第1又は第2の方法を実施するに
当たって、注入圧下にあるプラスチック融体を、注入溝
25を介して注入室27に押し込み、注入室内に存在す
る部材の囲りに流し、これに静水圧をかけるが、その高
い粘度により中間層2内に入り込むことはなく、また反
力が生じることもない。
当たって、注入圧下にあるプラスチック融体を、注入溝
25を介して注入室27に押し込み、注入室内に存在す
る部材の囲りに流し、これに静水圧をかけるが、その高
い粘度により中間層2内に入り込むことはなく、また反
力が生じることもない。
【0023】図8は本発明の第1又は第2の方法を実施
する別の装置を示すものであり、この場合プラスチック
融体の注入圧が半導体3eを基板1cと中間層2により
接合するか又はすでに存在する半導体・基板接合体3
e、1cを後処理する。図8に示した装置は特にウエハ
ケーシングを有する半導体構成素子を製造するのに使用
され、主として上部金型23a及び中間金型31及び下
部金型24a(これらは一緒に注入室27aを形成す
る)からなる。注入室27aは注入溝25aを介して、
プランジャ30を有する加圧室29と連結されている。
注入室27aは上方接触片32、半導体3e、基板1c
及び下方接触片33からなる装置を単に環状に取り囲む
ことから、注入室のプラスチック融体によって接触片3
2、33に圧力がかかることはない。この装置の場合に
もプレス圧をプラスチック融体によって生ぜしめるため
に、この発明では付加注入溝25bを介して加圧室29
と連結されている付加室28が存在する。付加室と加圧
室との連結は間接的に、例えば付加室と注入室との間の
付加注入溝によって構成することもできる。例えば特殊
な半導体・基板装置で1個の付加室では不十分な場合に
は、複数個の直接又は間接的に加圧室と連結されている
付加室を設置することもできる。注入室27aは細い脱
気溝26a有し、また付加室28は細い付加脱気溝26
bを有する。この場合両脱気溝26a、26bは、プラ
スチック融体が漏出し得ない程度に細くなければならな
い。
する別の装置を示すものであり、この場合プラスチック
融体の注入圧が半導体3eを基板1cと中間層2により
接合するか又はすでに存在する半導体・基板接合体3
e、1cを後処理する。図8に示した装置は特にウエハ
ケーシングを有する半導体構成素子を製造するのに使用
され、主として上部金型23a及び中間金型31及び下
部金型24a(これらは一緒に注入室27aを形成す
る)からなる。注入室27aは注入溝25aを介して、
プランジャ30を有する加圧室29と連結されている。
注入室27aは上方接触片32、半導体3e、基板1c
及び下方接触片33からなる装置を単に環状に取り囲む
ことから、注入室のプラスチック融体によって接触片3
2、33に圧力がかかることはない。この装置の場合に
もプレス圧をプラスチック融体によって生ぜしめるため
に、この発明では付加注入溝25bを介して加圧室29
と連結されている付加室28が存在する。付加室と加圧
室との連結は間接的に、例えば付加室と注入室との間の
付加注入溝によって構成することもできる。例えば特殊
な半導体・基板装置で1個の付加室では不十分な場合に
は、複数個の直接又は間接的に加圧室と連結されている
付加室を設置することもできる。注入室27aは細い脱
気溝26a有し、また付加室28は細い付加脱気溝26
bを有する。この場合両脱気溝26a、26bは、プラ
スチック融体が漏出し得ない程度に細くなければならな
い。
【0024】本発明の第1又は第2の方法を実施するた
め、下部金型24aに上方接触片32、半導体3e、基
板1c及び下方接触片33からなる装置を入れ、この上
に中間金型31を載せ、この金型を上部金型23aによ
って閉じる。その後加圧室を注入すべきプラスチックで
満たし、融体を金型に注入する。プラスチック融体が完
全に硬化した後、金型を開け、付加室のプラスチック材
料を構成素子から除去し、完成した構成素子を金型から
取り出す。
め、下部金型24aに上方接触片32、半導体3e、基
板1c及び下方接触片33からなる装置を入れ、この上
に中間金型31を載せ、この金型を上部金型23aによ
って閉じる。その後加圧室を注入すべきプラスチックで
満たし、融体を金型に注入する。プラスチック融体が完
全に硬化した後、金型を開け、付加室のプラスチック材
料を構成素子から除去し、完成した構成素子を金型から
取り出す。
【0025】この場合1つの加圧室が同時にプラスチッ
ク融体を複数個の金型に供給することもでき、これによ
り複数個の構成素子を1つの作業工程で射出成形するこ
とができる。
ク融体を複数個の金型に供給することもでき、これによ
り複数個の構成素子を1つの作業工程で射出成形するこ
とができる。
【0026】本発明の第1及び第2の方法は全半導体ウ
エハを加工するのに使用できると同時に、半導体チップ
に対してもまったく問題なく使用することができる。
エハを加工するのに使用できると同時に、半導体チップ
に対してもまったく問題なく使用することができる。
【0027】
【発明の効果】本発明によれば、半導体の活性面がその
上にある部分と接触せず、従って汚染されることはな
く、また半導体材料中に機械的応力ピークは生せず、複
数の半導体・基板接合体を一工程で製造又は後処理する
ことができる。
上にある部分と接触せず、従って汚染されることはな
く、また半導体材料中に機械的応力ピークは生せず、複
数の半導体・基板接合体を一工程で製造又は後処理する
ことができる。
【図1】本発明の第1の方法の第1の実施例を説明する
ための断面図である。
ための断面図である。
【図2】本発明の第1の方法の第2の実施例を説明する
ための断面図である。
ための断面図である。
【図3】本発明の第1の方法の第3の実施例を説明する
ための断面図である。
ための断面図である。
【図4】本発明の第2の方法の実施例を説明するための
断面図である。
断面図である。
【図5】本発明の第1の方法を実施するための装置の実
施例の断面図である。
施例の断面図である。
【図6】本発明の第2の方法を実施するための装置の断
面図である。
面図である。
【図7】本発明の第1又は第2の方法を実施するための
他の装置の断面図である。
他の装置の断面図である。
【図8】本発明の第1又は第2の方法を実施するための
別の装置の断面図である。
別の装置の断面図である。
O 半導体の表面
1 基板
2、2a、2b 中間層
3、3a、3b、3c、3d、3e 半導体
4a 半導体の側方縁面
4b 基板表面の環状外側領域
4c 半導体の側方縁面
4d 基板の側方縁面
5 半導体表面
6 パッド
6a 弾性パッド
6b 環状の縁不活性化部
6c プラスチックリング
7 基板表面
8 基板表面
9 加熱台
10a、10b 環状外側領域
11a、11b プランジャ
12 穿孔
13 シリンダ
14 取り入れ口
15 三方コック
16 排出口
17 内側領域
18 シリンダ内部空間
19 絶縁層
20 床板
21a、21b、21c 端子線
22 調節部材
23a 上部金型
24、24a 下部金型
25、25a 注入溝
25b 付加注入溝
26、26a 脱気溝
26b 付加脱気溝
27、27a 注入室
28 付加室
29 加圧室
30 プランジャ
31 中間金型
32 上方接触片
33 下方接触片
Claims (18)
- 【請求項1】 半導体と基板とを加圧により接合する方
法において、接合に必要とされるプレス圧を化学的に不
活性で非固体の媒体により加えることを特徴とする半導
体と基板との接合方法。 - 【請求項2】 半導体・基板接合体を加圧により後処理
する方法において、後処理に必要とされるプレス圧を化
学的に不活性で非固体の媒体により加えることを特徴と
する半導体と基板との接合方法。 - 【請求項3】 基板(1)と半導体(3)との間の間隙
を填隙し、温度安定性の断熱性耐圧容器中で半導体
(3)と基板(1)を、容器内を支配する圧により接合
することを特徴とする請求項1記載の方法。 - 【請求項4】 温度安定性の断熱性耐圧容器内で半導体
・基板接合体(3、1)を、その容器内を支配する圧に
より後処理することを特徴とする請求項2記載の方法。 - 【請求項5】 基板と半導体との間の間隙を、半導体
(3)と基板(1)を互いに同時に弾力的に接着及び接
合する、柔軟で、温度安定性の固体からなるパッド(6
a)により填隙することを特徴とする請求項3記載の方
法。 - 【請求項6】 半導体(3)と基板(1)との間の間隙
を、柔軟で、温度安定性の固体からなる予め製造された
リング(6c)により填隙することを特徴とする請求項
3記載の方法。 - 【請求項7】 半導体(3)の環状の縁不活性化部(6
b)を、半導体(3)と基板(1)との間の間隙がこれ
により同時に填隙されるように形成することを特徴とす
る請求項3記載の方法。 - 【請求項8】 一工程で複数個の半導体(3)を少なく
とも1枚の基板上に押し付けることを特徴とする請求項
3又は4記載の方法。 - 【請求項9】 填隙のために使用する部材(6a、6b
及び6c)を同時に、半導体を基板上に調整及び/又は
固定するのに使用することを特徴とする請求項5ないし
7の1つに記載の方法。 - 【請求項10】 シリンダ(13)内にゆるい穿孔され
たプランジャ(11a)があり、この穿孔されたプラン
ジャを半導体(3b)上に押し付け、半導体(3b)の
僅かに高くなっている環状の外側領域(10a)により
プランジャ(11a)と半導体(3b)との間を密閉
し、シリンダ(13)内にある媒体を穿孔されたプラン
ジャ(11a)により押し付け、プランジャ(11a)
と半導体(3b)との間の密閉された内部空間(17)
に満たし、これにより半導体(3b)の所属の内側領域
を無接触的に基板(1)上に押し付けることを特徴とす
る請求項1又は2記載の方法。 - 【請求項11】 シリンダ(13)内にゆるい穿孔され
たプランジャ(11b)があり、この穿孔されたプラン
ジャ(11b)を半導体(3)上に押し付け、プランジ
ャ(11b)の僅かに高くなっている環状の外側領域
(10b)によりプランジャ(11b)と半導体(3)
との間を密閉し、シリンダ(13)内にある媒体を穿孔
されたプランジャ(11b)により押し付け、プランジ
ャ(11b)と半導体(3)との間の密閉された内部空
間(17)に満たし、これにより半導体(3)の所属の
内側領域を無接触的に基板(1)上に押し付けることを
特徴とする請求項1又は2記載の方法。 - 【請求項12】 半導体(3b又は3)と基板(1)と
を接合する際、シリンダ(13)のシリンダ内部空間
(18)を穿孔されたプランジャ(11a又は11b)
を介して減圧することによって半導体(3b又は3)を
吸引し、半導体を引続き正確に位置付けすることを特徴
とする請求項10又は11記載の方法。 - 【請求項13】 プランジャ(11a又は11b)が温
度安定性の断熱性材料から作られていることを特徴とす
る請求項10又は11記載の方法を実施するための半導
体と基板との接合装置。 - 【請求項14】 プランジャ(11a又は11b)が弾
性プラスチックから作られていることを特徴とする請求
項13記載の装置。 - 【請求項15】 プレス圧をプラスチック融体により生
ぜしめ、その際プラスチック融体は硬化後少なくとも局
部的に半導体(3c、3d又は3e)及び基板(1a、
1b又は1c)と接合して残り、完成した構成素子の構
成分となることを特徴とする請求項1又は2記載の方
法。 - 【請求項16】 プラスチック融体により半導体(3
c、3d又は3e)及び基板(1a、又は及び1c)
を、処理を行うのに十分な温度に加熱することを特徴と
する請求項15記載の方法。 - 【請求項17】 一工程で複数個の半導体(3c及び3
d)を少なくとも1つの基板上に押し付けることを特徴
とする請求項11記載の方法。 - 【請求項18】 金型内に、注入室(27又は27a)
の他に更に付加的に少なくとも1つの付加室(28)を
有し、この付加室(28)及び注入室(27又は27
a)が溝を介して加圧室(29)と接続されており、付
加室(28)が、十分なプレス圧を半導体(3c、3d
又は3e)及び基板(1a、1b又は1c)上に生ぜし
めるように配設されていることを特徴とする請求項15
記載の方法を実施するための半導体と基板との接合装
置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4018131 | 1990-06-06 | ||
DE4018131.6 | 1990-06-06 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0529362A true JPH0529362A (ja) | 1993-02-05 |
Family
ID=6407893
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3159777A Withdrawn JPH0529362A (ja) | 1990-06-06 | 1991-06-03 | 半導体と基板との接合方法及び装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5158226A (ja) |
EP (1) | EP0460286A3 (ja) |
JP (1) | JPH0529362A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08509844A (ja) * | 1993-05-07 | 1996-10-15 | シーメンス アクチエンゲゼルシャフト | 緩衝層を有する電力半導体素子 |
JP2003068771A (ja) * | 2001-07-18 | 2003-03-07 | Abb Res Ltd | 基板に電子部品を取付ける方法 |
JP2012089740A (ja) * | 2010-10-21 | 2012-05-10 | Fujitsu Ltd | 半導体装置の製造方法及び接合方法 |
JP2014103372A (ja) * | 2012-11-20 | 2014-06-05 | Ableprint Technology Co Ltd | 半導体パッケージング用の拡張連通室を有する加圧容器 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4233073A1 (de) * | 1992-10-01 | 1994-04-07 | Siemens Ag | Verfahren zum Herstellen eines Halbleiter-Modulaufbaus |
US5632434A (en) * | 1995-06-29 | 1997-05-27 | Regents Of The University Of California | Pressure activated diaphragm bonder |
JP3491481B2 (ja) * | 1996-08-20 | 2004-01-26 | 株式会社日立製作所 | 半導体装置とその製造方法 |
FR2915622B1 (fr) * | 2007-04-30 | 2009-07-31 | Valeo Electronique Sys Liaison | Procde d'assemblage d'un organe sur un support par frittage d'une masse de poudre conductrice |
DE102007022338B4 (de) * | 2007-07-26 | 2013-12-05 | Semikron Elektronik Gmbh & Co. Kg | Herstellungsverfahren für ein Leistungshalbleiterbauelement mit Metallkontaktschicht |
DE102008009510B3 (de) * | 2008-02-15 | 2009-07-16 | Danfoss Silicon Power Gmbh | Verfahren zum Niedertemperatur-Drucksintern |
DE102010021764B4 (de) * | 2010-05-27 | 2014-09-25 | Semikron Elektronik Gmbh & Co. Kg | Verfahren zur Niedertemperatur Drucksinterverbindung zweier Verbindungspartner |
DE102011080929B4 (de) * | 2011-08-12 | 2014-07-17 | Infineon Technologies Ag | Verfahren zur Herstellung eines Verbundes und eines Leistungshalbleitermoduls |
US20140224409A1 (en) * | 2013-02-11 | 2014-08-14 | International Rectifier Corporation | Sintering Utilizing Non-Mechanical Pressure |
JP2015115481A (ja) * | 2013-12-12 | 2015-06-22 | 株式会社東芝 | 半導体部品および半導体部品の製造方法 |
CN105234547A (zh) * | 2015-10-20 | 2016-01-13 | 兰微悦美(天津)科技有限公司 | 互不固溶金属的连接工艺 |
DE102017216545A1 (de) | 2017-09-19 | 2018-11-29 | Conti Temic Microelectronic Gmbh | Vorrichtung und Verfahren zur Herstellung einer Niedertemperatur-Drucksinterverbindung für eine elektronische Baugruppe |
DE102020114442A1 (de) * | 2020-05-29 | 2021-12-02 | Danfoss Silicon Power Gmbh | Halbleiterbauelement |
DE102023201314A1 (de) | 2023-02-16 | 2024-08-22 | Zf Friedrichshafen Ag | Verfahren zum Verbinden von zumindest einem Bauteil mit zumindest einem Substrat |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3608809A (en) * | 1968-08-16 | 1971-09-28 | Western Electric Co | Apparatus for uniform multiple-lead bonding |
US3699640A (en) * | 1970-12-01 | 1972-10-24 | Western Electric Co | Compliant bonding |
US3964666A (en) * | 1975-03-31 | 1976-06-22 | Western Electric Company, Inc. | Bonding contact members to circuit boards |
US4159921A (en) * | 1975-08-06 | 1979-07-03 | Sharp Kabushiki Kaisha | Method of connecting an element having multiple terminals and a multi-lead flexible connector |
US4638937A (en) * | 1985-04-22 | 1987-01-27 | Gte Communication Systems Corporation | Beam lead bonding apparatus |
IN168174B (ja) * | 1986-04-22 | 1991-02-16 | Siemens Ag | |
EP0264122B1 (en) * | 1986-10-17 | 1992-03-18 | Hitachi, Ltd. | Method of producing a composite structure for a semiconductor device |
DE58908749D1 (de) * | 1988-03-03 | 1995-01-26 | Siemens Ag | Verfahren zum Befestigen von elektronischen Bauelementen auf Substraten und Anordnung zur Durchführung desselben. |
EP0330896A3 (de) * | 1988-03-03 | 1991-01-09 | Siemens Aktiengesellschaft | Verfahren zum Befestigen von Halbleiterbauelementen auf Substraten und Anordnungen zur Durchführung desselben |
-
1990
- 1990-12-06 EP EP19900123453 patent/EP0460286A3/de not_active Withdrawn
-
1991
- 1991-01-22 US US07/643,507 patent/US5158226A/en not_active Expired - Fee Related
- 1991-06-03 JP JP3159777A patent/JPH0529362A/ja not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08509844A (ja) * | 1993-05-07 | 1996-10-15 | シーメンス アクチエンゲゼルシャフト | 緩衝層を有する電力半導体素子 |
JP2003068771A (ja) * | 2001-07-18 | 2003-03-07 | Abb Res Ltd | 基板に電子部品を取付ける方法 |
JP2012089740A (ja) * | 2010-10-21 | 2012-05-10 | Fujitsu Ltd | 半導体装置の製造方法及び接合方法 |
JP2014103372A (ja) * | 2012-11-20 | 2014-06-05 | Ableprint Technology Co Ltd | 半導体パッケージング用の拡張連通室を有する加圧容器 |
Also Published As
Publication number | Publication date |
---|---|
EP0460286A2 (de) | 1991-12-11 |
US5158226A (en) | 1992-10-27 |
EP0460286A3 (en) | 1992-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0529362A (ja) | 半導体と基板との接合方法及び装置 | |
US4903885A (en) | Method and apparatus for fastening electronic components to substrates | |
JP3336095B2 (ja) | 半導体モジュールの製造方法 | |
KR102518207B1 (ko) | 몰딩된 공기 공동 패키지 및 그 제조 방법 | |
US4903886A (en) | Method and apparatus for fastening semiconductor components to substrates | |
DK1796137T3 (en) | A device and method for pulsed pressure inter-connection | |
CN100576482C (zh) | 电子元件键合方法 | |
JPH11121488A (ja) | 半導体装置の製造方法及び樹脂封止装置 | |
KR100823749B1 (ko) | 2 개의 워크 피스를 열전도 결합하기 위한 방법 | |
CN102931123B (zh) | 在干燥和压力支撑组装过程中固定半导体管芯 | |
JP4718734B2 (ja) | 回路素子の実装方法 | |
KR20170077782A (ko) | 반도체 실장 장치, 반도체 실장 장치의 헤드 및 적층 칩의 제조 방법 | |
JP5091318B2 (ja) | ウェハ接合方法、ウェハ複合体並びにチップ | |
US20030016510A1 (en) | Method for mounting electronic components on substrates | |
JP2001237268A (ja) | 半導体素子の実装方法及び製造装置 | |
KR20020044093A (ko) | 반도체칩의 적층실장방법 | |
CN208127188U (zh) | 功率器件的封装模块及引线框架 | |
JP6557428B2 (ja) | 樹脂封止装置及び樹脂封止方法 | |
JP2003077953A (ja) | フリップチップ実装方法及び装置、半導体装置 | |
JP5965559B1 (ja) | 部品接合装置 | |
JP2003258413A (ja) | 回路素子の実装装置および実装方法 | |
JP7180490B2 (ja) | 半導体装置およびその製造方法 | |
JP5938132B1 (ja) | 部品接合装置及び部品接合システム | |
JP3022910B2 (ja) | 半導体装置の製造方法 | |
JP2000195903A (ja) | 電子部品接続体の製造方法及びその製造装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980903 |