JPH052839A - Reproducer for digital signal recording medium - Google Patents
Reproducer for digital signal recording mediumInfo
- Publication number
- JPH052839A JPH052839A JP3151957A JP15195791A JPH052839A JP H052839 A JPH052839 A JP H052839A JP 3151957 A JP3151957 A JP 3151957A JP 15195791 A JP15195791 A JP 15195791A JP H052839 A JPH052839 A JP H052839A
- Authority
- JP
- Japan
- Prior art keywords
- information data
- signal
- data
- digital signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、信号記録媒体から読み
取られたデジタル信号を復調して得られる情報データを
メモリに一旦記憶した後に、一定タイミングで読み出す
ように成されたデジタル信号記録媒体再生装置に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to reproduction of a digital signal recording medium in which information data obtained by demodulating a digital signal read from a signal recording medium is temporarily stored in a memory and then read at a fixed timing. Regarding the device.
【０００２】[0002]
【従来の技術】デジタル信号により音楽情報等の情報デ
ータが記録されている信号記録媒体をピックアップを用
いて読み取って再生を行うデジタル信号記録媒体再生装
置が知られている。この様な再生装置の代表的なものと
しては、ＣＤプレーヤが知られている。2. Description of the Related Art A digital signal recording medium reproducing apparatus is known in which a signal recording medium on which information data such as music information is recorded by a digital signal is read by a pickup and reproduced. A CD player is known as a typical example of such a reproducing apparatus.
【０００３】ところで、ＣＤ方式のディスクには、周知
の如く、音楽情報等の情報データの他に再生に伴って１
／７５秒の周期で１ブロックが完成されるサブコーディ
ング信号と呼ばれるサブデータが記録されている。前記
サブコーディング信号はＰ〜Ｗチャンネルの８チャンネ
ルから構成され、その中のＰチャンネルに曲の頭の位置
を示す位置指標情報が含まれているとともに、Ｑチャン
ネルに信号トラックの始点からの絶対経過時間、曲ごと
の経過時間及び曲番等を示す位置指標情報が含まれてい
る。その為、ＣＤプレーヤは、前記位置指標情報を用い
ることによりサーチ動作を行わせることが出来、指定し
た曲の再生や指定した区間の繰り返し再生等を行うこと
が出来る。By the way, as is well known, in addition to information data such as music information, a CD type disc is accompanied by a 1
Sub-data called a sub-coding signal that completes one block in a cycle of / 75 seconds is recorded. The sub-coding signal is composed of 8 channels of P to W channels, in which the P channel includes position index information indicating the position of the beginning of the song, and the Q channel has an absolute course from the start point of the signal track. It includes position index information indicating time, elapsed time for each song, song number, and the like. Therefore, the CD player can perform the search operation by using the position index information, and can perform the reproduction of the designated music and the repeated reproduction of the designated section.
【０００４】また、ＣＤ方式のディスクには、周知の如
く、ＣＩＲＣと称されるエラー訂正能力の強力な誤り訂
正符号が採用されたデジタル信号が記録されているの
で、復調された情報データの誤り検出及び誤り訂正を行
うことが出来、また、ＣＤ方式のディスクには、サブコ
ーディング信号のＱチャンネルにＣＲＣと称される誤り
検出符号が付与されているので、前記Ｑチャンネルのデ
ータ（Ｑコード）の誤り検出を行うことが出来る。Further, as is well known, since a digital signal which employs a strong error correction code called an error correction capability called CIRC is recorded on a CD type disc, an error in demodulated information data is recorded. It is possible to perform detection and error correction, and since the CD type disc is provided with an error detection code called CRC on the Q channel of the sub-coding signal, the data of the Q channel (Q code). Error detection can be performed.
【０００５】ところで、ＣＤプレーヤとしては、ポータ
ブル型及びラジオカセット組込み型等、持ち運んで使用
するタイプのものがある。この様なタイプのＣＤプレー
ヤは、外部から衝撃や揺動が与えられる機会が多く、機
構的な防振対策が施されているが、外部から衝撃が与え
られると、ディスクに記録された信号を読み取る為に用
いられる光ビームを信号上に正しく追従させること（ト
ラッキング制御）や合焦させること（フォーカシング制
御）が出来ない状態になることも少くないので、もっと
強力な新たな防振対策が望まれていた。By the way, as a CD player, there are a portable type, a radio cassette built-in type, and a portable type. CD players of this type are often subject to external shocks and swings, and mechanical anti-vibration measures have been taken. However, when external shocks are applied, the signals recorded on the disc may be changed. It is not uncommon for the light beam used for reading to follow the signal correctly (tracking control) or focus (focusing control), so a more powerful new anti-vibration measure is desired. It was rare.
【０００６】また、持ち運んで使用するタイプのＣＤプ
レーヤ、特にポータブル型のものは、電源電圧を十分に
高く設定することが出来ず、ディスクの重量に対して十
分大きなトルクで回転させることが出来ないので、ロー
リング等の揺動に対して著しく弱く、この点からも新た
な防振対策が望まれていた。[0006] Further, a CD player of a portable type, particularly a portable type, cannot set the power supply voltage to a sufficiently high level and cannot be rotated with a sufficiently large torque with respect to the weight of the disc. Therefore, it is extremely weak against rocking due to rolling and the like, and a new anti-vibration measure has been desired also from this point.
【０００７】その為、先に、本願出願人は、信号記録媒
体から読み取られたデジタル信号を復調して得られる情
報データをメモリに一旦記憶した後に、一定タイミング
で読み出すようにするとともに、前記情報データの前記
メモリへの書き込み速度を、該メモリからの読み出し速
度より高速にし、前記情報データに誤りがあると判断さ
れたとき、前記メモリから読み出される情報データをと
ぎれさせることなく、その誤った情報データを読み直す
べくピックアップによる信号記録媒体の読み取り位置を
戻すようにして外部からの衝撃や揺動により正しく読み
出せなかった情報データを含むデジタル信号の読み直し
が出来るように成したデジタル信号記録媒体再生装置を
提案している（特願平２−３１９９８４号参照）。Therefore, the applicant of the present application first stores the information data obtained by demodulating the digital signal read from the signal recording medium in the memory and then reads the information data at a fixed timing. When the speed of writing data to the memory is set higher than the speed of reading from the memory and it is determined that the information data has an error, the erroneous information is read without interruption of the information data read from the memory. A digital signal recording medium reproducing apparatus configured to return the reading position of the signal recording medium by the pickup to reread the data so that the digital signal including the information data which could not be correctly read due to external impact or swing can be reread. Has been proposed (see Japanese Patent Application No. 2-319994).
【０００８】ところで、前述の如く、復調した情報デー
タのみをメモリに記憶するようにすると、信号記録媒体
に記録されたデジタル信号に含まれている情報データ以
外のデータが前記メモリに記憶されないので、該メモリ
の容量を有効に使うことが出来る。By the way, as described above, if only the demodulated information data is stored in the memory, data other than the information data contained in the digital signal recorded on the signal recording medium is not stored in the memory. The capacity of the memory can be effectively used.
【０００９】[0009]
【発明が解決しようとする課題】しかしながら、情報デ
ータのみをメモリに記憶するようにすると、位置指標情
報が含まれていない為に、読み直された情報データをメ
モリに書き込むのを再開する際にメモリに書き込まれて
いる最終の情報データに続けて読み直された情報データ
を書き込むことが困難であり、何らかの対策を必要とし
た。すなわち、前記メモリがオーバーフロー状態になっ
たり、復調した情報データの誤り訂正が出来ない場合、
前記メモリへの情報データの書き込みを中止し、その
後、前記メモリの容量に情報データを書き込む余裕が出
来、情報データが正しく読み直されると、前記メモリへ
の情報データの書き込みを再開するがその際、書き込み
が中止される直前にメモリに書き込まれた最終の情報デ
ータに続く情報データを検出する必要があった。However, when only the information data is stored in the memory, since the position index information is not included, when the reread information data is restarted to be written in the memory. It was difficult to write the information data read again after the last information data written in the memory, and some measure was required. That is, when the memory is in an overflow state or the error of the demodulated information data cannot be corrected,
When the writing of the information data to the memory is stopped and then there is room to write the information data to the capacity of the memory, and when the information data is correctly read again, the writing of the information data to the memory is restarted. It was necessary to detect the information data following the final information data written in the memory immediately before the writing was stopped.
【００１０】[0010]
【課題を解決するための手段】本発明は、前述の点に鑑
み成されたもので、ピックアップによる読み取り位置を
戻す為のトラックジャンプ信号を発生するトラックジャ
ンプ制御手段と、信号記録媒体から読み取られたデジタ
ル信号を信号処理する信号処理回路により復調された情
報データが書き込まれる情報データ用記憶素子と、該情
報データ用記憶素子に書き込む情報データを制御すると
ともに、前記トラックジャンプ制御手段を作動させる信
号を発生する書き込み制御手段と、該書き込み制御手段
により前記情報データ用記憶素子への書き込みが中止さ
れる以前に該情報データ用記憶素子に書き込まれた最終
の情報データまでの所定サンプル数の情報データを記憶
させておくサンプルデータ用記憶素子と、該サンプルデ
ータ用記憶素子に記憶された情報データを、読み直しに
より新たに得られる情報データと比較し、それらの情報
データが一致したことを判定するデータ一致判定手段と
を備え、ピックアップによる読み取り位置を戻すときに
前記情報データ用記憶素子への情報データの書き込みを
中止するとともに、前記データ一致判定手段によりデー
タが一致したと判定されたときに前記情報データ用記憶
素子への情報データの書き込みを再開するようにしてい
る。SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned points, and includes track-jump control means for generating a track-jump signal for returning a reading position by a pickup and a signal read from a signal recording medium. A signal for controlling the information data storage element in which the information data demodulated by the signal processing circuit for processing the digital signal and the information data to be written in the information data storage element and for activating the track jump control means are controlled. And a predetermined number of samples of information data up to the final information data written in the information data storage element before the writing control means stops writing in the information data storage element. A sample data storage element for storing the The stored information data is compared with information data newly obtained by re-reading, and data matching determination means for determining that the information data match is provided, and when the reading position by the pickup is returned, The writing of the information data to the storage element is stopped, and the writing of the information data to the storage element for information data is restarted when the data coincidence determining means determines that the data coincide.
【００１１】[0011]
【作用】本発明は、情報データのみをメモリに記憶する
ようにしたものにおいて、メモリへの情報データの書き
込みを再開する際に必要である、前記メモリに書き込ま
れている最終の情報データに続く情報データの検出を行
うようにしたものであり、メモリに書き込まれた最終の
情報データまでの所定サンプル数の情報データを、読み
直しにより新たに得られる情報データと比較することに
より書き込みが中止される直前にメモリに書き込まれた
最終の情報データを検出し、その最終の情報データに続
く情報データからメモリへの書き込みを再開するように
したものである。According to the present invention, in which only the information data is stored in the memory, the final information data written in the memory, which is necessary when the writing of the information data in the memory is restarted, is continued. The information data is detected, and the writing is stopped by comparing the information data of a predetermined number of samples up to the final information data written in the memory with the information data newly obtained by re-reading. The last information data written in the memory immediately before is detected, and the writing to the memory is restarted from the information data following the last information data.
【００１２】[0012]
【実施例】図１は本発明の一実施例を示し、持ち運んで
使用出来るポータブル型のＣＤプレーヤの回路ブロック
図であり、このＣＤプレーヤにおいては、ＣＤ方式のデ
ィスクの定格の線速度より高速（例えば２倍）でディス
クが回転されるように成されており、通常のＣＤプレー
ヤより高速でディスクから信号が読み取られるように成
されている。FIG. 1 shows an embodiment of the present invention and is a circuit block diagram of a portable type CD player which can be carried and used. In this CD player, a speed higher than the rated linear velocity of a CD type disc ( The disc is rotated at twice the speed, and signals are read from the disc at a higher speed than a normal CD player.
【００１３】同図において、１はＣＤ方式のディスク
（図示せず）に光ビームを投射し、該ディスクの信号面
で反射された光ビームを受光する光検出器を有するピッ
クアップ、２は該ピックアップ１の光検出器から得られ
るＲＦ信号を増幅し、波形整形するＲＦアンプ、３は該
ＲＦアンプ２を介して得られる前記ピックアップ１の光
検出器からの出力信号により前記ピックアップ１を駆動
し、該ピックアップ１の光ビームをディスクの信号面に
合焦させるフォーカシング制御及び前記光ビームを前記
信号面の信号トラックに追従させるトラッキング制御を
行うとともに、前記光ビームをディスクの径方向に送る
制御を行うサーボ回路である。In the figure, 1 is a pickup having a photodetector for projecting a light beam onto a CD type disc (not shown) and receiving the light beam reflected by the signal surface of the disc, 2 is a pickup 1. An RF amplifier 3 for amplifying an RF signal obtained from the photodetector 1 and shaping the waveform drives the pickup 1 by an output signal from the photodetector of the pickup 1 obtained via the RF amplifier 2, Focusing control for focusing the light beam of the pickup 1 on the signal surface of the disk and tracking control for causing the light beam to follow the signal track on the signal surface, and control for sending the light beam in the radial direction of the disk are performed. It is a servo circuit.
【００１４】４はＲＦアンプ２から発生される出力信号
（シリアルのデジタル信号）の信号処理を行い、情報デ
ータ（オーディオデータ）及び該情報データの誤り検出
・訂正を行う誤り検出・訂正用データ他、各種のデータ
を復調する信号処理回路であり、該信号処理回路４には
復調される情報データの誤り検出及び誤り訂正を行う誤
り検出訂正手段５が備えられており、かつ、該誤り検出
訂正手段５により誤り訂正が出来なかった際に信号レベ
ルが「Ｌ」から「Ｈ」に変化し、誤り訂正が出来なかっ
た旨を示す訂正不可信号が発生される様に端子５ａが備
えられている。また、前記信号処理回路４には、情報デ
ータを遅延させ、前記誤り検出訂正手段５により誤り訂
正が出来ずに欠落された情報データをその前後の情報デ
ータにより補間する補間手段６が設けられており、該補
間手段６は補間が行えないほど誤った情報データが連続
すると、新たな正しいと認められた情報データが得られ
るまで最後の正しいと認められた情報データを出力し続
けるホールド状態になるように成されている。Reference numeral 4 denotes signal processing of an output signal (serial digital signal) generated from the RF amplifier 2 to obtain information data (audio data) and error detection / correction data for error detection / correction of the information data. , A signal processing circuit for demodulating various kinds of data, the signal processing circuit 4 is provided with an error detection / correction means 5 for performing error detection and error correction of demodulated information data, and the error detection / correction means The terminal 5a is provided so that the signal level changes from "L" to "H" when the error correction cannot be performed by the means 5 and an uncorrectable signal indicating that the error correction cannot be performed is generated. .. Further, the signal processing circuit 4 is provided with an interpolating means 6 for delaying the information data and interpolating the information data which is missing due to the error detection and correction means 5 being unable to correct the error by the information data before and after the information data. Therefore, the interpolating means 6 is in a hold state in which, when erroneous information data that cannot be interpolated continues, the last correct information data is continuously output until new correct information data is obtained. It is made like this.
【００１５】７は前記信号処理回路４により各種のデー
タを復調する際に行うデジタル信号の並べ替えの為にそ
のデジタル信号を一旦記憶させる第１ＲＡＭである。前
記第１ＲＡＭ７は、前記信号処理回路４によりデジタル
信号の書き込み及び読み出しが制御されており、その書
き込み及び読み出しタイミングは、ディスクの回転速
度、すなわちディスクから信号が読み取られる速度に合
わせて一般のＣＤプレーヤより高速になされている。Reference numeral 7 is a first RAM for temporarily storing the digital signals for rearranging the digital signals when the signal processing circuit 4 demodulates various data. The first RAM 7 is controlled by the signal processing circuit 4 to write and read digital signals. The writing and reading timings of the first RAM 7 are adjusted according to the rotation speed of the disc, that is, the speed at which the signals are read from the disc. Being faster.
【００１６】８はディスクの再生方法、各種サーチ方法
及びピックアップ１のフォーカシング導入方法等、基本
的なプログラムが書き込まれ、様々な基本的な動作制御
を行うとともに、時間表示や操作キーの入力制御を行う
マイクロコンピュータで構成されたシステム制御回路で
ある。また、前記システム制御回路８は、信号処理回路
４により抽出されるサブコーディング信号の中から随時
Ｑチャンネルデータ（Ｑコード）を検出するＱコード検
出手段９を備えるとともに、サーボ回路３にピックアッ
プ１による読み取り位置（トレース位置）をディスクの
径方向に変位させるトラックジャンプ信号を供給するト
ラックジャンプ制御手段１０を備えている。Reference numeral 8 is a basic program such as a disk reproducing method, various search methods, and a focusing 1 introduction method for the pickup 1 that is written to perform various basic operation controls, as well as time display and operation key input control. It is a system control circuit composed of a microcomputer for performing. Further, the system control circuit 8 is provided with Q code detecting means 9 for detecting Q channel data (Q code) from the sub-coding signals extracted by the signal processing circuit 4 at any time, and the servo circuit 3 is provided with the pickup 1. A track jump control means 10 for supplying a track jump signal for displacing the reading position (trace position) in the radial direction of the disk is provided.
【００１７】１１は信号処理回路４により復調されたシ
リアルデジタル信号の情報データをパラレルデジタル信
号に変換するシリアル・パラレル変換回路、１２は該シ
リアル・パラレル変換回路１１から出力される情報デー
タが一旦記憶される第２ＲＡＭ、１３は該第２ＲＡＭ１
２への情報データの書き込みを制御する書き込みアドレ
スを発生するとともに、前記第２ＲＡＭ１２からの情報
データの読み出しアドレスを発生するＲＡＭ管理回路で
ある。Reference numeral 11 is a serial / parallel conversion circuit for converting the information data of the serial digital signal demodulated by the signal processing circuit 4 into a parallel digital signal, and 12 is the information data output from the serial / parallel conversion circuit 11, which is temporarily stored. 2nd RAM, 13 is the second RAM 1
2 is a RAM management circuit that generates a write address for controlling the writing of information data to the second RAM and a read address of the information data from the second RAM 12.
【００１８】前記ＲＡＭ管理回路１３は、第２ＲＡＭ１
２に情報データを書き込むタイミングを信号処理回路４
から情報データが出力されるタイミングに合わせている
とともに、第２ＲＡＭ１２から情報データを読み出すタ
イミングを、ディスクに情報データを記録する際のサン
プリング周波数に合わせており、情報データの書き込み
タイミングが情報データの読み出しタイミングに比べて
高速になるように第２ＲＡＭ１２の書き込み及び読み出
しを制御している。The RAM management circuit 13 includes a second RAM 1
The signal processing circuit 4 sets the timing of writing the information data in 2
From the second RAM 12, the timing of reading the information data from the second RAM 12 is matched to the sampling frequency when the information data is recorded on the disc, and the writing timing of the information data is the timing of reading the information data. Writing and reading of the second RAM 12 are controlled so as to be faster than the timing.
【００１９】１４はＲＡＭ管理回路１３の書き込みアド
レス及び読み出しアドレスを監視し、第２ＲＡＭ１２の
オーバーフローを監視するとともに、誤り検出訂正手段
５からの訂正不可信号の発生状況を検出し、その発生状
況で補間手段６の補間能力を超えることを判断すること
により第２ＲＡＭ１２への情報データの書き込み中止及
び再開を行うタイミングを検出し、その検出出力に応じ
てＲＡＭ管理回路１３を制御して第２ＲＡＭ１２への情
報データの書き込みを制御する書き込み制御回路であ
る。また、前記書き込み制御回路１４は、第２ＲＡＭ１
２のオーバーフローが検出されたときにその旨を示すオ
ーバーフロー信号を、補間手段６の補間能力を超えたと
きにその旨を示す補間不可信号をそれぞれ発生し、トラ
ックジャンプ制御手段１０からピックアップ１によるデ
ィスクの読み取り位置（トレース位置）を１トラック分
戻すトラックジャンプ信号を発生させる。Reference numeral 14 monitors the write address and read address of the RAM management circuit 13, monitors the overflow of the second RAM 12, detects the generation status of the uncorrectable signal from the error detection / correction means 5, and interpolates according to the generation status. By determining that the interpolation capability of the means 6 is exceeded, the timing of stopping and resuming the writing of the information data to the second RAM 12 is detected, and the RAM management circuit 13 is controlled according to the detected output to control the information to the second RAM 12. A write control circuit that controls writing of data. Further, the write control circuit 14 includes the second RAM 1
When an overflow of 2 is detected, an overflow signal indicating that fact is generated, and when an interpolation capability of the interpolating means 6 is exceeded, an interpolating impossible signal indicating that fact is generated, and the track jump control means 10 causes the pickup 1 to disc the disc. A track jump signal for returning the reading position (trace position) of 1 track by one track is generated.
【００２０】１５はシステム制御回路８内に備えられ、
第２ＲＡＭ１２への情報データの書き込みが可能である
ことを示す書き込み可能信号（ＷＯＫ信号）を発生する
ＷＯＫ信号発生手段である。前記ＷＯＫ信号発生手段１
５は、書き込み制御回路１４からのオーバーフロー信号
及び補間不可信号の発生に応じて、かつＱコード検出手
段９によるＱコード検出状況及びトラックジャンプ制御
手段１０の動作状況に応じてＷＯＫ信号を発生し、具体
的にはオーバーフロー信号、あるいは補間不可信号が発
生されると、ＷＯＫ信号が発生されなくなり、また、ト
ラックジャンプ制御手段１０からのトラックジャンプ信
号の発生と同時にＷＯＫ信号が発生されなくなり、そし
て、トラックジャンプが終了し、ディスクの目標とする
範囲内（目標のフレームの前後３フレーム以内）である
ことを示すＱコードが検出されるとＷＯＫ信号を発生す
る。Reference numeral 15 is provided in the system control circuit 8.
The WOK signal generating means generates a writable signal (WOK signal) indicating that information data can be written in the second RAM 12. The WOK signal generating means 1
5 generates a WOK signal in response to the generation of an overflow signal and a non-interpolation signal from the write control circuit 14, and in accordance with the Q code detection status of the Q code detection means 9 and the operation status of the track jump control means 10. Specifically, when the overflow signal or the non-interpolation signal is generated, the WOK signal is not generated, and at the same time when the track jump signal from the track jump control means 10 is generated, the WOK signal is not generated, and the track When the jump ends and a Q code indicating that it is within the target range of the disk (within 3 frames before and after the target frame) is detected, a WOK signal is generated.
【００２１】１６は第２ＲＡＭ１２への情報データの書
き込みタイミングと同期してシリアル・パラレル変換回
路１１から出力される情報データが書き込まれるシフト
レジスタ（図２に示す）と、第２ＲＡＭ１２のオーバー
フローが検出されたときに前記シフトレジスタに書き込
まれている情報データをラッチするラッチ回路（図２に
示す）とを備え、前記シフトレジスタに書き込まれてい
る情報データと前記ラッチ回路にラッチされた情報デー
タとが一致しているか否かを判定し、第２ＲＡＭ１２へ
の情報データの書き込みを再開させるタイミングを設定
するデータ一致判定回路である。Reference numeral 16 is a shift register (shown in FIG. 2) in which the information data output from the serial / parallel conversion circuit 11 is written in synchronization with the writing timing of the information data in the second RAM 12, and the overflow of the second RAM 12 is detected. And a latch circuit (shown in FIG. 2) that latches the information data written in the shift register when the information is written in the shift register and the information data latched in the latch circuit. It is a data coincidence determination circuit that determines whether or not they coincide with each other and sets a timing at which writing of information data to the second RAM 12 is restarted.
【００２２】１７は第２ＲＡＭ１２から読み出されるパ
ラレルデジタル信号の情報データをシリアルデジタル信
号に変換するパラレル・シリアル変換回路、１８は該パ
ラレル・シリアル変換回路１７から出力される情報デー
タをアナログ信号に変換するＤ／Ａコンバータである。Reference numeral 17 denotes a parallel / serial conversion circuit for converting the information data of the parallel digital signal read from the second RAM 12 into a serial digital signal, and 18 denotes the conversion of the information data output from the parallel / serial conversion circuit 17 into an analog signal. It is a D / A converter.
【００２３】次に図１の動作に付いて説明する。Next, the operation of FIG. 1 will be described.
【００２４】ピックアップ１から投射される光ビームに
よりディスクがトレースされると、ディスクに記録され
た信号は、前記ピックアップ１により読み取られ、ＲＦ
信号（高周波信号）としてＲＦアンプ２に供給される。
前記ＲＦ信号は、前記ＲＦアンプ２により増幅され、波
形整形されてデジタル信号として信号処理回路４に供給
される。前記信号処理回路４は、前記デジタル信号を復
調し、該デジタル信号に含まれている種々のデータを抽
出する。ここで、前記信号処理回路４によりデジタル信
号を信号処理する際に、第１ＲＡＭ７を用いてデータの
並び替えが行われるが、図１において、ディスクは通常
のＣＤプレーヤにおける定格の線速度より高速で回転さ
れているので、前記信号処理回路４には従来より単位時
間当りに入力されるデジタル信号の量が多く、その為に
第１ＲＡＭ７の書き込み及び読み出しタイミングは前記
デジタル信号の入力速度に合わせて高速にしてある。When the disc is traced by the light beam projected from the pickup 1, the signal recorded on the disc is read by the pickup 1 and RF
It is supplied to the RF amplifier 2 as a signal (high frequency signal).
The RF signal is amplified by the RF amplifier 2, waveform-shaped, and supplied to the signal processing circuit 4 as a digital signal. The signal processing circuit 4 demodulates the digital signal and extracts various data contained in the digital signal. Here, when the signal processing circuit 4 processes the digital signal, the data is rearranged by using the first RAM 7, but in FIG. 1, the disc is higher than the rated linear velocity in a normal CD player. Since the signal processing circuit 4 is rotated, the amount of digital signals input to the signal processing circuit 4 per unit time is larger than that in the prior art. Therefore, the writing and reading timings of the first RAM 7 are fast according to the input speed of the digital signals. I am doing it.
【００２５】信号処理回路４により信号処理され、情報
データ（オーディオデータ）が抽出されると、その情報
データは、誤り検出訂正手段５により誤り検出及び誤り
訂正処理が行われるとともに、補間手段６により欠落し
た情報データの補間が行われる。そして、前記信号処理
回路４から出力される情報データは、シリアル・パラレ
ル変換回路１１によりシリアルのデジタル信号からパラ
レルのデジタル信号に変換された後、ＲＡＭ管理回路１
３からの書き込みアドレスに応じて第２ＲＡＭ１２に書
き込まれる。また、前記第２ＲＡＭ１２に書き込まれた
情報データは、前記ＲＡＭ管理回路１３からの読み出し
アドレスに応じて読み出され、その情報データは、パラ
レル・シリアル変換回路１７によりパラレルのデジタル
信号からシリアルのデジタル信号に変換される。そし
て、前記パラレル・シリアル変換回路１７から出力され
る情報データは、Ｄ／Ａコンバータ１８によりアナログ
信号に変換されるとともに、ステレオの左及び右チャン
ネル成分に分離され、それぞれ後段のオーディオ回路
（図示せず）に供給される。When signal processing is performed by the signal processing circuit 4 and information data (audio data) is extracted, the information data is subjected to error detection and error correction processing by the error detection and correction means 5, and at the same time, is interpolated by the interpolation means 6. Interpolation of the missing information data is performed. The information data output from the signal processing circuit 4 is converted from a serial digital signal to a parallel digital signal by the serial / parallel conversion circuit 11, and then the RAM management circuit 1
It is written in the second RAM 12 according to the write address from 3. Further, the information data written in the second RAM 12 is read according to the read address from the RAM management circuit 13, and the information data is converted from a parallel digital signal to a serial digital signal by the parallel / serial conversion circuit 17. Is converted to. Then, the information data output from the parallel / serial conversion circuit 17 is converted into an analog signal by the D / A converter 18 and separated into stereo left and right channel components, respectively, and audio circuits (in the drawing) at the subsequent stages. Supplied).
【００２６】ところで、第２ＲＡＭ１２への情報データ
の書き込みタイミングは、信号処理回路４からの情報デ
ータの出力タイミングに合わせて高速にしてあるが、前
記第２ＲＡＭ１２からの情報データの読み出しタイミン
グは、ディスクに情報データを記憶する際のサンプリン
グ周波数で情報データが読み出されるように前記第２Ｒ
ＡＭ１２への書き込みタイミングに比べて低速にしてあ
る。その為、再生が進むと、前記第２ＲＡＭ１２はやが
てオーバーフローになる。By the way, the write timing of the information data to the second RAM 12 is set to a high speed in accordance with the output timing of the information data from the signal processing circuit 4, but the read timing of the information data from the second RAM 12 is set to the disk. The second R is arranged so that the information data is read out at the sampling frequency for storing the information data.
The speed is slower than the timing of writing to the AM 12. Therefore, as the reproduction progresses, the second RAM 12 eventually overflows.
【００２７】ここで、前記第２ＲＡＭ１２のオーバーフ
ローは、ＲＡＭ管理回路１３の書き込みアドレス及び読
み込みアドレスを監視することにより書き込み制御回路
１４で検出され、該書き込み制御回路１４からはオーバ
ーフローを示すオーバーフロー信号がシステム制御回路
８に供給される。その為、トラックジャンプ制御手段１
０からピックアップ１によるディスクの読み取り位置を
１トラック分戻させるトラックジャンプ信号が発生さ
れ、ピックアップ１によるディスクのトレース位置が１
トラック戻されることによりディスク上の同一部分が繰
り返しトレースされるようになる。この場合、第２ＲＡ
Ｍ１２からは今まで書き込まれた情報データが順次読み
出されるので、情報データはとぎれることなく、連続し
て再生される。Here, the overflow of the second RAM 12 is detected by the write control circuit 14 by monitoring the write address and the read address of the RAM management circuit 13, and the overflow signal indicating the overflow is output from the write control circuit 14 to the system. It is supplied to the control circuit 8. Therefore, the track jump control means 1
A track jump signal is generated from 0 to return the reading position of the disc by the pickup 1 for one track, and the trace position of the disc by the pickup 1 becomes 1
By returning the track, the same portion on the disk is repeatedly traced. In this case, the second RA
Since the information data written so far is sequentially read from M12, the information data is continuously reproduced without interruption.
【００２８】また、第２ＲＡＭ１２のオーバーフローが
検出されると、その時点から書き込み制御回路１４によ
り第２ＲＡＭ１２への書き込みを中止させる中止信号が
出力され、第２ＲＡＭ１２に情報データが書き込まれる
のが中止されるので、情報データの読み出しのみが行わ
れ、前記第２ＲＡＭ１２に書き込まれている情報データ
の量が減少していく。When the overflow of the second RAM 12 is detected, the write control circuit 14 outputs a stop signal for stopping the writing to the second RAM 12 from that point, and the writing of the information data to the second RAM 12 is stopped. Therefore, only the information data is read, and the amount of information data written in the second RAM 12 decreases.
【００２９】一方、第２ＲＡＭ１２がオーバーフローさ
れた時点のＱコードはシステム制御回路８内のメモリ
（図示せず）に記憶されており、ピックアップ１による
ディスクのトレース位置が１トラック戻されると、前記
メモリに記憶されたＱコードの検索が行われる。そし
て、検索しているＱコードの位置指標情報からピックア
ップ１によるトレース位置がオーバーフローされた時点
のＱコードを含むデジタル信号のブロック部分に近づい
たことが検出されると、データ一致判定回路１６にシリ
アル・パラレル変換回路１１から出力される情報データ
が取り込まれるようになる。On the other hand, the Q code at the time when the second RAM 12 overflows is stored in a memory (not shown) in the system control circuit 8, and when the pickup 1 returns the trace position of the disc by one track, the memory is stored. The Q-code stored in is searched. Then, when it is detected from the position index information of the searched Q code that the trace position by the pickup 1 approaches the block portion of the digital signal including the Q code at the time when the pickup 1 overflows, it is serialized to the data coincidence determination circuit 16. The information data output from the parallel conversion circuit 11 will be captured.
【００３０】ここで、データ一致判定回路１６には、第
２ＲＡＭ１２のオーバーフローが生じるまでの所定サン
プル数の情報データが記憶されており、シリアル・パラ
レル変換回路１１からの情報データが取り込まれるよう
になると、その情報データが前記データ一致判定回路１
６に記憶されている情報データと比較される。そして、
それらの情報データの一致が検出されると、その旨を示
す一致信号が書き込み制御回路１４に供給され、第２Ｒ
ＡＭ１２への情報データの書き込みが再開される。Here, the data coincidence determination circuit 16 stores information data of a predetermined number of samples until the overflow of the second RAM 12, and the information data from the serial / parallel conversion circuit 11 is taken in. , The information data is the data coincidence determination circuit 1
6 is compared with the information data stored in 6. And
When a match between these pieces of information data is detected, a match signal indicating that is supplied to the write control circuit 14, and the second R
Writing of information data to the AM 12 is restarted.
【００３１】第２ＲＡＭ１２への情報データの書き込み
が再開されると、その再開された情報データは、第２Ｒ
ＡＭ１２内のオーバーフローにより書き込みが中止され
た時点の最終の情報データが格納されたアドレスの次の
アドレスから順次書き込まれ、前記最終の情報データに
続けて書き込まれることになる。そして、第２ＲＡＭ１
２への書き込みが再開された情報データは、前記最終の
情報データとディスク上において連続するものであるの
で、正しい再生が連続して行われることになる。When the writing of the information data to the second RAM 12 is restarted, the restarted information data is transferred to the second R
The final information data at the time when the writing is stopped due to the overflow in the AM 12 is sequentially written from the address next to the address where the final information data is stored, and the final information data is continuously written. And the second RAM1
Since the information data for which writing to 2 is restarted is continuous with the final information data on the disc, correct reproduction is continuously performed.
【００３２】一方、何らかの理由によりデータ一致判定
回路１６から一致信号が得られない場合、書き込み制御
回路１４は、ＲＡＭ管理回路１３の書き込みアドレス及
び読み出しアドレスの一致及びタイミングにより第２Ｒ
ＡＭ１２内の情報データが空になることを検出して第２
ＲＡＭ１２への書き込みを再開する。この場合、読み出
される情報データが正しくつながらないが、再生がとぎ
れないように情報データを第２ＲＡＭ１２内の最終の情
報データに続けて書き込ませ、該最終の情報データに連
続して新たに書き込まれた情報データが読み出されるよ
うにしている。On the other hand, when the coincidence signal is not obtained from the data coincidence determination circuit 16 for some reason, the write control circuit 14 determines the second R by the coincidence and timing of the write address and read address of the RAM management circuit 13.
Second when it detects that the information data in AM12 becomes empty
Writing to the RAM 12 is restarted. In this case, although the information data to be read is not correctly connected, the information data is continuously written to the final information data in the second RAM 12 so that the reproduction is not interrupted, and the newly written information is continuously written to the final information data. The data is read.
【００３３】ところで、外部からの衝撃や揺動、あるい
はディスクの傷や汚れ等によりピックアップ１によるデ
ィスクの信号読み取りが正しく行われなくなると、信号
処理回路４により情報データの誤り訂正が出来ず、端子
５ａから訂正不可信号が発生する。そして、書き込み制
御回路１４により前記訂正不可信号が補間手段６の補間
能力以上連続して発生したことが検出されると、前記書
き込み制御回路１４から補間不可信号が発生され、ＷＯ
Ｋ信号発生手段１５からＷＯＫ信号の発生が停止され
る。その為、前記書き込み制御回路１４を介してＲＡＭ
管理回路１３が制御され、第２ＲＡＭ１２に情報データ
が書き込まれるのが中止されるとともに、トラックジャ
ンプ制御手段１０によりディスクのトレース位置を戻す
ようにピックアップ１をトラックジャンプさせるトラッ
クジャンプ信号が発生され、誤り訂正が出来ない情報デ
ータを含むデジタル信号ブロックの読み取りが行われる
直前に読み取られたデジタル信号ブロックのＱコードを
検索するべくピックアップ１によるディスクのトレース
位置が戻される。By the way, when the signal reading of the disc by the pickup 1 cannot be performed correctly due to external impact or swing, or the disc is scratched or soiled, the signal processing circuit 4 cannot correct the error of the information data and the terminal cannot be corrected. An uncorrectable signal is generated from 5a. When it is detected by the write control circuit 14 that the uncorrectable signal is continuously generated for the interpolation capability of the interpolating means 6 or more, an uninterpolable signal is generated from the write control circuit 14, and WO
The generation of the WOK signal from the K signal generating means 15 is stopped. Therefore, a RAM is provided via the write control circuit 14.
The management circuit 13 is controlled to stop writing the information data in the second RAM 12, and the track jump control means 10 generates a track jump signal for causing the pickup 1 to make a track jump so as to return the trace position of the disc, resulting in an error. The trace position of the disc by the pickup 1 is returned to search the Q code of the digital signal block read immediately before the reading of the digital signal block including the information data that cannot be corrected.
【００３４】ここで、外部からの衝撃や揺動により誤っ
た情報データが発生した場合は、ピックアップ１により
ディスクの同一部分を再びトレースすることにより誤っ
た情報データを読み直すことが出来、正しい情報データ
を得ることが出来るので、データ一致判定回路１６に、
誤る直前の情報データと同一の情報データが入力され、
前記データ一致判定回路１６により一致信号が発生され
る。前記データ一致判定回路１６による情報データの比
較は、トレース位置のトラックジャンプが終了した直後
に行われるのではなく、第２ＲＡＭ１２に書き込まれた
最終の情報データが含まれたフレームの近傍から行われ
る。この際、前記最終の情報データに対応するＱコード
を含むフレームを目標として該Ｑコードの検出が行われ
るが、この場合、Ｑコードの取り込みの失敗を考慮して
Ｑコードが検出されなくとも１フレームが再生されるタ
イミングごとに記憶されたＱコードの時間情報に１フレ
ーム分を加算していくことにより目標のフレームを検出
する。そして、トレース位置が目標とするフレームの近
傍に到達したら、比較する為の情報データをデータ一致
判定回路１６に取り込むようにし、該データ一致判定回
路１６により取り込んだ情報データの比較が行われる。Here, if erroneous information data is generated due to an external impact or swing, the pickup 1 can re-trace the same portion of the disk to re-read the erroneous information data. Since it is possible to obtain
The same information data as the information data just before making a mistake is entered,
A coincidence signal is generated by the data coincidence determination circuit 16. The comparison of the information data by the data coincidence determination circuit 16 is not performed immediately after the track jump at the trace position is finished, but is performed near the frame including the final information data written in the second RAM 12. At this time, the Q code is detected with the frame including the Q code corresponding to the final information data as a target. In this case, even if the Q code is not detected in consideration of the failure of importing the Q code, 1 The target frame is detected by adding one frame to the Q code time information stored at each timing when the frame is reproduced. Then, when the trace position reaches the vicinity of the target frame, the information data for comparison is loaded into the data matching determination circuit 16, and the information data loaded by the data matching determination circuit 16 is compared.
【００３５】前記データ一致判定回路１６により一致信
号が発生されると、書き込み制御回路１４からは開始信
号が発生され、誤った情報データの直前の情報データに
連続して読み直された正しい情報データが書き込まれる
ようになる。When a coincidence signal is generated by the data coincidence determination circuit 16, a start signal is generated from the write control circuit 14 and correct information data is read continuously from the information data immediately before the erroneous information data. Will be written.
【００３６】したがって、この場合は、情報データをと
ぎれさせることなく、連続して再生することが出来る。Therefore, in this case, the information data can be continuously reproduced without interruption.
【００３７】一方、ディスクの傷や汚れ等により誤った
情報データが発生した場合は、ピックアップ１によりデ
ィスクの同一部分を再びトレースしても誤った情報デー
タを読み直すことが出来ず、正しい情報データを得るこ
とが出来ない。その為、データ一致判定回路１６からは
一致信号が得られず、第２ＲＡＭ１２内の情報データは
消費されていくのみであり、書き込み制御回路１４によ
りやがて第２ＲＡＭ１２内の情報データが空になること
が検出される。その検出が行われると、ディスクの同一
部分を再びトレースすることを中止し、次の部分をトレ
ースするべくトラックジャンプ制御手段１０を作動させ
るとともに、前記書き込み制御回路１４から開始信号が
発生され、第２ＲＡＭ１２への情報データの書き込みが
再開される。この場合は、読み直された情報データが第
２ＲＡＭ１２内に書き込まれている情報データと正しく
継がらないが、再生がとぎれないように情報データを第
２ＲＡＭ１２内の最終の情報データに続けて書き込ま
せ、該最終の情報データに連続して新たに書き込まれた
情報データが読み出されるように成されている。On the other hand, when erroneous information data is generated due to scratches or stains on the disc, even if the same portion of the disc is traced again by the pickup 1, the erroneous information data cannot be read again, and the correct information data is obtained. I can't get it. Therefore, no coincidence signal is obtained from the data coincidence determination circuit 16, and the information data in the second RAM 12 is only consumed, and the information data in the second RAM 12 may eventually become empty by the write control circuit 14. To be detected. When the detection is performed, the tracing of the same portion of the disk is stopped again, the track jump control means 10 is operated to trace the next portion, and the start signal is generated from the write control circuit 14, The writing of information data to the 2RAM 12 is restarted. In this case, the re-read information data is not correctly connected to the information data written in the second RAM 12, but the information data is written to the last information data in the second RAM 12 continuously so that the reproduction is not interrupted. The newly written information data is continuously read from the final information data.
【００３８】次に、本発明の主要部分であり、第２ＲＡ
Ｍ１２への情報データの書き込みを再開させる際に行
う、データ一致判定回路１６による情報データの比較の
方法に付いて図２を用いて詳細に説明する。Next, the second RA, which is the main part of the present invention,
A method of comparing the information data by the data coincidence determination circuit 16 performed when the writing of the information data to M12 is restarted will be described in detail with reference to FIG.
【００３９】図２は、図１におけるデータ一致判定回路
１６の具体的な構成とその周辺の回路を示したものであ
る。図２において、２０は信号処理回路４により復調さ
れたシリアルの情報データが順次書き込まれるシフトレ
ジスタ、２１は該シフトレジスタ２０に１サンプル（１
６ビット）の情報データが区切れ良く書き込まれたとき
に前記シフトレジスタ２０の情報データがラッチされる
ラッチ回路であり、前記シフトレジスタ２０及び該ラッ
チ回路２１は図１のシリアル・パラレル変換回路１１を
構成している。FIG. 2 shows a specific structure of the data coincidence determination circuit 16 in FIG. 1 and its peripheral circuits. In FIG. 2, 20 is a shift register in which serial information data demodulated by the signal processing circuit 4 is sequentially written, 21 is one sample (1
6 bits) is a latch circuit for latching the information data of the shift register 20 when the information data is written with good division, and the shift register 20 and the latch circuit 21 are the serial-parallel conversion circuit 11 of FIG. Is composed of.
【００４０】２２はラッチ回路２１にラッチされた情報
データの下位の８ビットがパラレルに書き込まれるとと
もに、同一の位のビットが１６サンプル分順次書き込ま
れるシフトレジスタ、２３は該シフトレジスタ２２に書
き込まれているデータが各ビットごとにラッチされるラ
ッチ回路であり、該ラッチ回路２３は書き込み制御回路
１４から発生されるオーバーフロー信号及び補間不可信
号によりシフトレジスタ２２のデータがラッチされる。Reference numeral 22 is a shift register in which the lower 8 bits of the information data latched in the latch circuit 21 are written in parallel and bits of the same order are sequentially written for 16 samples, and 23 is written in the shift register 22. Data is a latch circuit for latching the data for each bit, and the latch circuit 23 latches the data in the shift register 22 by the overflow signal and the non-interpolation signal generated from the write control circuit 14.
【００４１】２４はシフトレジスタ２２のデータとラッ
チ回路２３のデータとを各ビットごと、各サンプルごと
に比較する比較回路であり、該比較回路２４は前記シフ
トレジスタ２２にデータが書き込まれるごとに比較を行
う。Reference numeral 24 is a comparison circuit for comparing the data in the shift register 22 and the data in the latch circuit 23 for each bit and for each sample. The comparison circuit 24 compares each time data is written in the shift register 22. I do.
【００４２】２５は信号処理回路４の端子５ａから発生
される訂正不可信号が順次書き込まれるシフトレジスタ
であり、該シフトレジスタ２５は補間手段６により信号
処理回路４から出力される情報データが遅延される分
（４ビット）を補正するべく端子５ａから発生される訂
正不可信号の伝送タイミングを遅延させている。Reference numeral 25 is a shift register in which uncorrectable signals generated from the terminal 5a of the signal processing circuit 4 are sequentially written. The shift register 25 delays the information data output from the signal processing circuit 4 by the interpolating means 6. The transmission timing of the uncorrectable signal generated from the terminal 5a is delayed in order to correct the amount (4 bits).
【００４３】２６はシフトレジスタ２５から出力される
訂正不可信号データが順次書き込まれるシフトレジスタ
であり、該シフトレジスタ２６にはシフトレジスタ２２
に書き込まれたデータにそれぞれ対応して各ビットごと
に訂正不可信号データが書き込まれる。Reference numeral 26 is a shift register in which the uncorrectable signal data output from the shift register 25 is sequentially written. The shift register 26 has a shift register 22.
The uncorrectable signal data is written for each bit corresponding to the data written in.
【００４４】２７はシフトレジスタ２６に書き込まれて
いる訂正不可信号データがラッチされるラッチ回路であ
り、該ラッチ回路２７にラッチされた訂正不可信号デー
タに応じて比較回路２４により比較されるデータが決定
される。Reference numeral 27 is a latch circuit in which the uncorrectable signal data written in the shift register 26 is latched, and the data to be compared by the comparison circuit 24 according to the uncorrectable signal data latched in the latch circuit 27 is It is determined.
【００４５】前記シフトレジスタ２２、前記ラッチ回路
２３、前記比較回路２４、前記シフトレジスタ２５及び
２６、前記ラッチ２７は、図１におけるデータ一致判定
回路１６を構成している。The shift register 22, the latch circuit 23, the comparison circuit 24, the shift registers 25 and 26, and the latch 27 constitute the data coincidence determination circuit 16 in FIG.
【００４６】次に図２の動作に付いて具体的に説明す
る。Next, the operation of FIG. 2 will be specifically described.
【００４７】今、第２ＲＡＭ１２のオーバーフローが書
き込み制御回路１４により検出されたとすると、あるい
は、信号処理回路４で復調される情報データの誤り訂正
が連続して出来ず、補間手段６の補間能力を超えたこと
が書き込み制御回路１４により検出されたとすると、該
書き込み制御回路１４から発生されるオーバーフロー信
号、あるいは補間不可信号によりトラックジャンプ制御
手段１０が作動され、ピックアップ１によるディスクの
トレース位置が１トラック戻される。また、このとき、
シフトレジスタ２２に書き込まれているデータがラッチ
回路２３にラッチされる。ここで、前記シフトレジスタ
２２には、シリアル・パラレル変換回路１１のラッチ回
路２１にラッチされた情報データの下位８ビットがパラ
レルに書き込まれる。そして、前記シリアル・パラレル
変換回路１１のラッチ回路２１は、第２ＲＡＭ１２に書
き込まれるパラレルの情報データを発生するのに用いら
れている。その為、シフトレジスタ２２に書き込まれた
データは、第２ＲＡＭ１２に記憶された情報データに対
応され、この場合、第２ＲＡＭ１２への書き込みが中止
される直前の情報データの下位８ビットまでがシフトレ
ジスタ２２に書き込まれたところで、該シフトレジスタ
２２のデータがラッチ回路２３にラッチされるように成
されている。Now, if the overflow of the second RAM 12 is detected by the write control circuit 14, or the error correction of the information data demodulated by the signal processing circuit 4 cannot be continuously performed, the interpolation capability of the interpolation means 6 is exceeded. If it is detected by the write control circuit 14, the track jump control means 10 is operated by the overflow signal generated by the write control circuit 14 or the non-interpolation signal, and the trace position of the disc by the pickup 1 is returned by one track. Be done. Also, at this time,
The data written in the shift register 22 is latched by the latch circuit 23. Here, in the shift register 22, the lower 8 bits of the information data latched by the latch circuit 21 of the serial-parallel conversion circuit 11 are written in parallel. The latch circuit 21 of the serial-parallel conversion circuit 11 is used to generate parallel information data written in the second RAM 12. Therefore, the data written in the shift register 22 corresponds to the information data stored in the second RAM 12, and in this case, the lower 8 bits of the information data immediately before the writing to the second RAM 12 is stopped are shifted to the shift register 22. The data in the shift register 22 is latched by the latch circuit 23 when written into the.
【００４８】一方、書き込み制御回路１４からオーバー
フロー信号、あるいは補間不可信号が発生されると、第
２ＲＡＭ１２への情報データの書き込みが中止されると
ともに、シフトレジスタ２２にラッチ回路２１からの情
報データの下位８ビットが書き込まれるのが中止され
る。そして、ピックアップ１によるディスクのトレース
位置が１トラック戻されると、トラックジャンプが行わ
れる直前に読み取られたデジタル信号中のＱコードの位
置指標情報を目標にして検索が行われる。その検索によ
りトレース位置が目標とする位置指標情報を有するＱコ
ードを含むデジタル信号部分に近づくと、ＷＯＫ信号発
生手段１５からＷＯＫ信号が発生され、シフトレジスタ
２２へのデータの書き込みが再開されるとともに、比較
回路２４による該シフトレジスタ２２のデータとラッチ
回路２３にラッチされているデータとの比較が開始され
る。ここで、誤り訂正が出来なかった誤った情報データ
が前記比較回路２４により比較され、誤った比較出力が
発生されるのを防止する為に、誤った情報データを認識
するべくシフトレジスタ２６に訂正不可信号が書き込ま
れており、該シフトレジスタ２６の訂正不可信号データ
がラッチされるラッチ回路２７のデータを用いて比較回
路２４により比較されるデータが選択される。On the other hand, when the write control circuit 14 generates an overflow signal or a non-interpolation signal, the writing of the information data to the second RAM 12 is stopped, and the shift register 22 stores the lower data of the information data from the latch circuit 21. Writing 8 bits is stopped. When the trace position of the disc by the pickup 1 is returned by one track, the search is performed with the position index information of the Q code in the digital signal read immediately before the track jump is performed as a target. When the trace position approaches the digital signal portion including the Q code having the target position index information by the search, the WOK signal is generated from the WOK signal generation means 15, and the writing of data to the shift register 22 is restarted. The comparison circuit 24 starts comparing the data in the shift register 22 with the data latched in the latch circuit 23. Here, in order to prevent erroneous information data that could not be error-corrected from being compared by the comparison circuit 24 and generating an erroneous comparison output, the shift register 26 is corrected to recognize the erroneous information data. The disable signal is written, and the data to be compared by the comparator circuit 24 is selected using the data of the latch circuit 27 in which the uncorrectable signal data of the shift register 26 is latched.
【００４９】やがて、第２ＲＡＭ１２への情報データの
書き込みが中止される直前の情報データを含むデジタル
信号が読み出され、信号処理回路４により復調された前
記直前の情報データがシフトレジスタ２０及びラッチ回
路２１を介してシフトレジスタ２２に書き込まれると、
該シフトレジスタ２２及びラッチ回路２３にそれぞれ書
き込まれているデータのパターンが同一になり、比較回
路２４により前記シフトレジスタ２２と前記ラッチ回路
２３とのそれぞれのデータの一致が検出され、一致信号
が発生される。その為、書き込み制御回路１４が作動さ
れ、シリアル・パラレル変換回路１１のラッチ回路２１
にラッチされた情報データが再び第２ＲＡＭ１２に書き
込まれるようになる。そして、このとき、前記ラッチ回
路２１にラッチされた情報データは、第２ＲＡＭ１２に
書き込まれている最終の情報データとディスク上におい
て連続するものであるので、前記第２ＲＡＭ１２内の情
報データは正しくつながれる。Eventually, the digital signal containing the information data immediately before the writing of the information data to the second RAM 12 is stopped is read, and the immediately preceding information data demodulated by the signal processing circuit 4 is shifted register 20 and the latch circuit. When written to the shift register 22 via 21,
The patterns of the data written in the shift register 22 and the latch circuit 23 become the same, and the comparison circuit 24 detects the data match between the shift register 22 and the latch circuit 23 and generates a match signal. To be done. Therefore, the write control circuit 14 is activated, and the latch circuit 21 of the serial / parallel conversion circuit 11 is activated.
The information data latched in the second RAM 12 is written in the second RAM 12 again. At this time, since the information data latched by the latch circuit 21 is continuous with the final information data written in the second RAM 12 on the disk, the information data in the second RAM 12 is correctly connected. ..
【００５０】尚、メモリに書き込まれた最終の情報デー
タまでの所定サンプル数の情報データと読み直しにより
新たに得られる情報データとの比較において、必らずし
も比較を行う全てのデータが一致することにより一致を
判定することはなく、比較されたデータの大部分が一致
したことにより一致を判定しても良いし、また、必らず
しもサンプルとなる情報データの全てを比較することは
なく、適切に選択した情報データのみの比較を行うこと
によりデータの一致を判定しても良く、特許請求の範囲
におけるデータの一致とは、そのような意味を含むもの
である。In the comparison of the information data of a predetermined number of samples up to the final information data written in the memory and the information data newly obtained by re-reading, all the data to be compared are necessarily the same. Therefore, it is possible to judge the coincidence by comparing most of the compared data, and it is inevitable to compare all the sample information data. Instead, the data matching may be determined by comparing only appropriately selected information data, and the data matching in the claims includes such meaning.
【００５１】また、前述の実施例においては、比較を行
うサンプル用の情報データを、再生する情報データが一
旦記憶される情報データ用記憶素子（第２ＲＡＭ１２）
とは別の独自のサンプルデータ用記憶素子（シフトレジ
スタ２２及びラッチ回路２３）を用いて記憶させている
が、該サンプルデータ用記憶素子として前記情報データ
用記憶素子を利用しても良く、特許請求の範囲において
はそのような意味も含むものである。Further, in the above-described embodiment, the information data storage element (second RAM 12) in which the information data to be reproduced is temporarily stored as the sample information data to be compared.
The original sample data storage element (shift register 22 and latch circuit 23) different from the above is used for storage, but the information data storage element may be used as the sample data storage element. Such meaning is also included in the scope of claims.
【００５２】[0052]
【発明の効果】以上述べた如く、本発明に依れば、再生
される情報データをとぎれさせることなく、誤った情報
データの読み直しが出来るデジタル信号記録媒体再生装
置が提供出来、特に、本発明に依れば、メモリに書き込
まれた最終の情報データまでの所定サンプル数の情報デ
ータを、読み直されたデジタル信号中の情報データと比
較することにより前記最終の情報データに続く情報デー
タを検出するようにしているので、読み直しを行う為の
時間を確保するのに必要なメモリに、位置指標情報のサ
ブデータを含まない情報データのみを記憶することが可
能であり、前記メモリの容量を有効に使えるという利点
が得られる。As described above, according to the present invention, it is possible to provide a digital signal recording medium reproducing apparatus capable of re-reading incorrect information data without interrupting the reproduced information data. In particular, the present invention According to the method, the information data of the predetermined number of samples up to the final information data written in the memory is compared with the information data in the reread digital signal to detect the information data subsequent to the final information data. Therefore, it is possible to store only the information data that does not include the sub data of the position index information in the memory necessary to secure the time for rereading, and the capacity of the memory is effective. The advantage is that it can be used for.
【図１】本発明の一実施例を示す回路ブロック図であ
る。FIG. 1 is a circuit block diagram showing an embodiment of the present invention.
【図２】図１の主要部分の具体的な構成を示す回路図で
ある。FIG. 2 is a circuit diagram showing a specific configuration of a main part of FIG.
１ ピックアップ ４ 信号処理回路 ５ 誤り検出訂正手段 ６ 補間手段 ８ システム制御回路 ９ Ｑコード検出手段 １０ トラックジャンプ制御手段 １２ 第２ＲＡＭ １４ 書き込み制御回路 １５ ＷＯＫ信号発生手段 １６ データ一致判定回路 ２２ シフトレジスタ ２３ ラッチ回路 ２４ 比較回路 1 pickup 4 signal processing circuit 5 error detection and correction means 6 interpolation means 8 system control circuit 9 Q code detection means 10 track jump control means 12 second RAM 14 write control circuit 15 WOK signal generation means 16 data coincidence determination circuit 22 shift register 23 latch Circuit 24 Comparison circuit
Claims (1)
をピックアップにより読み取り、読み取られたデジタル
信号を復調して得られる情報データの誤り訂正が行える
ように成されているとともに、情報データの誤り訂正が
出来なかったことが検出出来、その検出出力に応じて再
生不可能な情報データを含むデジタル信号の読み直しを
行うべくピックアップによる読み取り位置を戻すように
成されたデジタル信号記録媒体再生装置において、ピッ
クアップによる読み取り位置を戻す為のトラックジャン
プ信号を発生するトラックジャンプ制御手段と、信号記
録媒体から読み取られたデジタル信号を信号処理する信
号処理回路により復調された情報データが書き込まれる
情報データ用記憶素子と、該情報データ用記憶素子への
情報データの書き込みを制御するとともに、前記トラッ
クジャンプ制御手段を作動させる信号を発生する書き込
み制御手段と、該書き込み制御手段により前記情報デー
タ用記憶素子への書き込みが中止される以前に該情報デ
ータ用記憶素子に書き込まれた最終の情報データまでの
所定サンプル数の情報データを記憶させておくサンプル
データ用記憶素子と、該サンプルデータ用記憶素子に記
憶された情報データを、読み直しにより新たに得られる
情報データと比較し、それらの情報データが一致したこ
とを判定するデータ一致判定手段とを備え、ピックアッ
プによる読み取り位置を戻すときに前記情報データ用記
憶素子への情報データの書き込みを中止するとともに、
前記データ一致判定手段によりデータが一致したと判定
されたときに前記情報データ用記憶素子への情報データ
の書き込みを再開するようにしたことを特徴とするデジ
タル信号記録媒体再生装置。Claim: What is claimed is: 1. A digital signal recorded on a signal recording medium is read by a pickup, and error correction can be performed on information data obtained by demodulating the read digital signal. , A digital signal record that can detect that the error correction of the information data could not be performed, and returns the reading position by the pickup to re-read the digital signal containing the unreproducible information data according to the detection output. In a medium reproducing device, track jump control means for generating a track jump signal for returning a reading position by a pickup and information data demodulated by a signal processing circuit for processing a digital signal read from a signal recording medium are written. Information data storage element and to the information data storage element Write control means for controlling the writing of the information data and generating a signal for operating the track jump control means, and for the information data before the write control means stops writing to the information data storage element. A sample data storage element for storing a predetermined number of samples of information data up to the final information data written in the storage element, and the information data stored in the sample data storage element are newly obtained by re-reading. Comparing with the information data, comprising a data coincidence determination means for determining that the information data are coincident, while stopping the writing of the information data to the information data storage element when returning the reading position by the pickup,
A digital signal recording medium reproducing apparatus, wherein writing of information data to the information data storage element is restarted when the data coincidence judging means judges that the data coincide with each other.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3151957A JP2664557B2 (en) | 1991-06-24 | 1991-06-24 | Digital signal recording medium playback device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3151957A JP2664557B2 (en) | 1991-06-24 | 1991-06-24 | Digital signal recording medium playback device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH052839A true JPH052839A (en) | 1993-01-08 |
| JP2664557B2 JP2664557B2 (en) | 1997-10-15 |
Family
ID=15529909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3151957A Expired - Fee Related JP2664557B2 (en) | 1991-06-24 | 1991-06-24 | Digital signal recording medium playback device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2664557B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995009421A1 (en) * | 1993-09-29 | 1995-04-06 | Sony Corporation | Method and device for reproducing data |
| WO1998007149A1 (en) * | 1996-08-14 | 1998-02-19 | Sony Corporation | Device and method for reproducing data on disk |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0334156A (en) * | 1989-06-29 | 1991-02-14 | Matsushita Electric Ind Co Ltd | Information reproducing device |
-
1991
- 1991-06-24 JP JP3151957A patent/JP2664557B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0334156A (en) * | 1989-06-29 | 1991-02-14 | Matsushita Electric Ind Co Ltd | Information reproducing device |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995009421A1 (en) * | 1993-09-29 | 1995-04-06 | Sony Corporation | Method and device for reproducing data |
| US5623459A (en) * | 1993-09-29 | 1997-04-22 | Sony Corporation | Method and apparatus for error correcting reproduced data |
| KR100319990B1 (en) * | 1993-09-29 | 2002-04-22 | 이데이 노부유끼 | Data playback method and data playback device |
| WO1998007149A1 (en) * | 1996-08-14 | 1998-02-19 | Sony Corporation | Device and method for reproducing data on disk |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2664557B2 (en) | 1997-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3049919B2 (en) | Data playback device | |
| JP2970008B2 (en) | Disk-shaped recording medium playback device | |
| JP2001155412A (en) | Reproducing device | |
| JP2664557B2 (en) | Digital signal recording medium playback device | |
| JP2664558B2 (en) | Digital signal recording medium playback device | |
| JP2786937B2 (en) | Digital signal recording medium playback device | |
| JP2664554B2 (en) | Digital signal recording medium playback device | |
| JP3157342B2 (en) | Digital signal recording medium playback device | |
| JP2640044B2 (en) | Digital signal recording medium playback device | |
| JP2567766B2 (en) | Playback control circuit of disk playback device | |
| JP2793062B2 (en) | Disc player | |
| JP2567763B2 (en) | Variable playback speed circuit for disc playback device | |
| JP2957794B2 (en) | Digital signal recording medium playback device | |
| JP2703443B2 (en) | Disc player | |
| JP3495005B2 (en) | Disc reproducing method and disc reproducing apparatus | |
| JP2640059B2 (en) | Disc player | |
| JPH06162664A (en) | Reproduction control circuit of disk reproduction devcie | |
| JP2002117618A (en) | Data recorder | |
| JPH0743885B2 (en) | Disk playback device | |
| JP3229774B2 (en) | Disc player playback control circuit | |
| JP3486813B2 (en) | Information playback device | |
| JPH0896561A (en) | Time display device for disk player | |
| JPH05128730A (en) | Reproducing control circuit for disk reproducing device | |
| JPH05274842A (en) | Digital recording signal reproducing device | |
| KR19990038354A (en) | Compact disc drive control method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080620 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090620 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090620 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100620 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |