JPH05283593A - リードフレーム及びそれを用いた樹脂封止型素子 - Google Patents
リードフレーム及びそれを用いた樹脂封止型素子Info
- Publication number
- JPH05283593A JPH05283593A JP4081220A JP8122092A JPH05283593A JP H05283593 A JPH05283593 A JP H05283593A JP 4081220 A JP4081220 A JP 4081220A JP 8122092 A JP8122092 A JP 8122092A JP H05283593 A JPH05283593 A JP H05283593A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- die pad
- semiconductor chip
- partition wall
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【目的】半導体チップの表面および側面を保護すると共
に、その電極とインナーリードとを接続するワイヤも弾
性樹脂で保護することにより、樹脂封止型素子の高信頼
性を計ることを目的する。 【構成】ダイパッド１の周縁に仕切り壁２を四方に形成
し、その仕切り壁２及びダイパッド１の周縁にスリット
８を形成し、それらのスリット８の空間にインナーリー
ド３の内端部４が入り込む構造にリードフレームを成形
し、このダイパッド１に半導体チップＳを載置して、そ
の電極と前記内端部４をワイヤ５で接続し、仕切り壁２
内部に弾性材６を充填し、更に、その上を含む全体を封
止樹脂で封止した。 【効果】弾性材で半導体チップ表面及び側面と、ワイヤ
も保護した構造にしたので、封止樹脂の収縮に起因する
応力を分散することができる。
に、その電極とインナーリードとを接続するワイヤも弾
性樹脂で保護することにより、樹脂封止型素子の高信頼
性を計ることを目的する。 【構成】ダイパッド１の周縁に仕切り壁２を四方に形成
し、その仕切り壁２及びダイパッド１の周縁にスリット
８を形成し、それらのスリット８の空間にインナーリー
ド３の内端部４が入り込む構造にリードフレームを成形
し、このダイパッド１に半導体チップＳを載置して、そ
の電極と前記内端部４をワイヤ５で接続し、仕切り壁２
内部に弾性材６を充填し、更に、その上を含む全体を封
止樹脂で封止した。 【効果】弾性材で半導体チップ表面及び側面と、ワイヤ
も保護した構造にしたので、封止樹脂の収縮に起因する
応力を分散することができる。
Description
【０００１】
【産業上の利用分野】この発明は、半導体チップ、ホー
ル素子、表面弾性波素子、その他チップ状の電子部品を
保護し易いリードフレーム及びそれを用いてチップ素子
を樹脂封止した樹脂封止型素子に関するものである。
ル素子、表面弾性波素子、その他チップ状の電子部品を
保護し易いリードフレーム及びそれを用いてチップ素子
を樹脂封止した樹脂封止型素子に関するものである。
【０００２】
【従来の技術】以下の説明では、半導体チップを挙げて
説明する。近年、半導体チップは、多機能を１個の半導
体チップに取り入れるために、半導体集積回路パターン
の微細化と並行して、大面積化が進んでいる。
説明する。近年、半導体チップは、多機能を１個の半導
体チップに取り入れるために、半導体集積回路パターン
の微細化と並行して、大面積化が進んでいる。
【０００３】このような大面積半導体チップの樹脂封止
した樹脂封止型素子を得るには、先ず、鉄─ニッケル系
合金（ニッケル４２重量パーセント）や銅系合金からな
るリードフレームのダイパッドに、半導体チップを金─
珪素共晶やエポキシ樹脂またはポリミド樹脂中に銀粉末
を混合したペーストで固定し、その半導体チップの電極
の表面に形成したアルミニュームやアルミニュームー珪
素合金の電極用パッドと、銀等の薄いメッキ層で被覆し
たリードフレームのインナーリードの内端部とを、金、
銀、銅、アルミニウム等のワイヤで超音波振動法や熱圧
着法を用いて接続する。
した樹脂封止型素子を得るには、先ず、鉄─ニッケル系
合金（ニッケル４２重量パーセント）や銅系合金からな
るリードフレームのダイパッドに、半導体チップを金─
珪素共晶やエポキシ樹脂またはポリミド樹脂中に銀粉末
を混合したペーストで固定し、その半導体チップの電極
の表面に形成したアルミニュームやアルミニュームー珪
素合金の電極用パッドと、銀等の薄いメッキ層で被覆し
たリードフレームのインナーリードの内端部とを、金、
銀、銅、アルミニウム等のワイヤで超音波振動法や熱圧
着法を用いて接続する。
【０００４】そして次に、そのような半導体チップを、
表面温度が１６０℃乃至１９０℃に維持された成形用金
型のキャビティに載置し、溶融状のノボラック系エポキ
シ樹脂を注入した後、放冷し、半導体チップ、ワイヤ及
びインナーリードの一部とを樹脂で封止し、その後、そ
の樹脂の外部のリードフレームに表面処理を施し、更
に、そのリードフレームの不要部分を切断、分離し、曲
げ加工を施して、樹脂表面へ表示の刻印をすると、樹脂
封止型素子が完成する。
表面温度が１６０℃乃至１９０℃に維持された成形用金
型のキャビティに載置し、溶融状のノボラック系エポキ
シ樹脂を注入した後、放冷し、半導体チップ、ワイヤ及
びインナーリードの一部とを樹脂で封止し、その後、そ
の樹脂の外部のリードフレームに表面処理を施し、更
に、そのリードフレームの不要部分を切断、分離し、曲
げ加工を施して、樹脂表面へ表示の刻印をすると、樹脂
封止型素子が完成する。
【０００５】しかしながら、前記のような構造では、高
温の成形用金型に注入された溶融状の樹脂が硬化する
時、及び常温に戻る時の樹脂の収縮によって、珪素から
なる半導体チップに圧縮、剪断等の応力が加わり、その
結果、硅素単結晶にピエゾ効果が生じ、半導体チップの
表面に形成された各半導体集積回路素子の特性が変動す
る。
温の成形用金型に注入された溶融状の樹脂が硬化する
時、及び常温に戻る時の樹脂の収縮によって、珪素から
なる半導体チップに圧縮、剪断等の応力が加わり、その
結果、硅素単結晶にピエゾ効果が生じ、半導体チップの
表面に形成された各半導体集積回路素子の特性が変動す
る。
【０００６】この変動量は、半導体チップの大きさやそ
の半導体チップのダイパッド上の位置、封止樹脂の種
類、封止樹脂の形状等により異なるため、これら要因を
考慮して樹脂封止を正確に設計することは難しい。更
に、半導体チップの表面と樹脂との界面で生じる剪断応
力により、半導体チップの表面に形成されている金属配
線微細パターンに移動が生じ、同時に表面保護膜を破壊
する。更に、これらはそのパターンくずれや耐湿性低下
等の原因にもなる。
の半導体チップのダイパッド上の位置、封止樹脂の種
類、封止樹脂の形状等により異なるため、これら要因を
考慮して樹脂封止を正確に設計することは難しい。更
に、半導体チップの表面と樹脂との界面で生じる剪断応
力により、半導体チップの表面に形成されている金属配
線微細パターンに移動が生じ、同時に表面保護膜を破壊
する。更に、これらはそのパターンくずれや耐湿性低下
等の原因にもなる。
【０００７】このような諸問題を解決するため、ダイパ
ッド上に固定された半導体チップの表面および側面を弾
性材で覆い、その上を更に封止樹脂で封止する構造の樹
脂封止型素子が提案されている。
ッド上に固定された半導体チップの表面および側面を弾
性材で覆い、その上を更に封止樹脂で封止する構造の樹
脂封止型素子が提案されている。
【０００８】その従来技術例を図３に示した。リードフ
レームの一部構造要素であるダイパッド１の周縁部に或
る高さの仕切り壁２を形成し、そのダイパッド１に半導
体チップＳを搭載、固定すると共に、その周辺に配置さ
れた各インナーリード３の内端部４と半導体チップＳの
表面に形成された各電極用パッドとを金やアルミのワイ
ヤ５でボンディングした後、シリコーン樹脂のような弾
性材６を前記仕切り壁２の中に流し込んで比較的厚く覆
い、その上をエポキシ樹脂のような封止樹脂７で封止し
ている。
レームの一部構造要素であるダイパッド１の周縁部に或
る高さの仕切り壁２を形成し、そのダイパッド１に半導
体チップＳを搭載、固定すると共に、その周辺に配置さ
れた各インナーリード３の内端部４と半導体チップＳの
表面に形成された各電極用パッドとを金やアルミのワイ
ヤ５でボンディングした後、シリコーン樹脂のような弾
性材６を前記仕切り壁２の中に流し込んで比較的厚く覆
い、その上をエポキシ樹脂のような封止樹脂７で封止し
ている。
【０００９】前記リードフレームの構成要素を図４に示
した。前記仕切り壁２にワイヤ５が通る複数のスリット
８が形成されており、それらのスリット８の先端はダイ
パッド１の面に達っしないように高く形成し、弾性材６
の厚みを増すことができるように構成されている。
した。前記仕切り壁２にワイヤ５が通る複数のスリット
８が形成されており、それらのスリット８の先端はダイ
パッド１の面に達っしないように高く形成し、弾性材６
の厚みを増すことができるように構成されている。
【００１０】このような構造を採ることによって、半導
体チップＳの表面や側面が封止樹脂７に直接接触せず、
前記弾性材６の介在により、封止樹脂７の硬化及び温度
降下による収縮で、半導体チップＳに加えられる応力が
分散することができ、更に、半導体チップＳの表面に発
生する剪断応力を大幅に低減することができる。
体チップＳの表面や側面が封止樹脂７に直接接触せず、
前記弾性材６の介在により、封止樹脂７の硬化及び温度
降下による収縮で、半導体チップＳに加えられる応力が
分散することができ、更に、半導体チップＳの表面に発
生する剪断応力を大幅に低減することができる。
【００１１】
【発明が解決しようとする課題】しかしながら、前記の
ような構造では、高温の成形用金形に注入された溶融状
のエポキシ樹脂が硬化する時、更に、それが常温に戻る
時、弾性材５との間に収縮の差が生じ、これら２つの異
なる樹脂の間を通るワイヤ５は、前記２つの異なる樹脂
の境界層の間で剪断されるという問題があった。
ような構造では、高温の成形用金形に注入された溶融状
のエポキシ樹脂が硬化する時、更に、それが常温に戻る
時、弾性材５との間に収縮の差が生じ、これら２つの異
なる樹脂の間を通るワイヤ５は、前記２つの異なる樹脂
の境界層の間で剪断されるという問題があった。
【００１２】
【課題を解決するための手段】それ故、この発明では、
ダイパッドと、このダイパッドの周縁に形成した或る高
さの仕切り壁と、前記ダイパッドの周縁部と該仕切り壁
とにわたってスリットを形成し、前記仕切り壁内で、こ
れらのスリット内に電気的絶縁状態で挿入され、かつ前
記ダイパッドと同一の面内に配置された内端部を有する
インナーリードとを同一材料で一体に成形してリードフ
レームを構成し、そして前記ダイパッド上にチップ素子
を固定し、そのチップ素子の電極と前記インナーリード
の内端部とを前記仕切り壁内でワイヤで接続し、前記チ
ップ素子、前記ワイヤ及びワイヤが接続された前記内端
部を弾性材で覆い、更にその弾性材の表面をも含み、前
記ダイパッド及び前記仕切り壁外のインナーリードをも
含んで封止樹脂で封止するようにした。
ダイパッドと、このダイパッドの周縁に形成した或る高
さの仕切り壁と、前記ダイパッドの周縁部と該仕切り壁
とにわたってスリットを形成し、前記仕切り壁内で、こ
れらのスリット内に電気的絶縁状態で挿入され、かつ前
記ダイパッドと同一の面内に配置された内端部を有する
インナーリードとを同一材料で一体に成形してリードフ
レームを構成し、そして前記ダイパッド上にチップ素子
を固定し、そのチップ素子の電極と前記インナーリード
の内端部とを前記仕切り壁内でワイヤで接続し、前記チ
ップ素子、前記ワイヤ及びワイヤが接続された前記内端
部を弾性材で覆い、更にその弾性材の表面をも含み、前
記ダイパッド及び前記仕切り壁外のインナーリードをも
含んで封止樹脂で封止するようにした。
【００１３】
【作用】半導体チップの表面や側面、並びにワイヤ及び
そのワイヤの一端が接続されたインナーリードの先端部
をシリコーン樹脂のような弾性材のみで覆い、封止樹脂
と直接接触しないように構成したので、その封止樹脂の
硬化及び温度降下による収縮によって半導体チップに加
わる応力を分散させることができ、更に、半導体チップ
の表面に発生する剪断応力を低減させ、そして更に、弾
性材と封止樹脂の境界面でおきるワイヤの断線を防止す
ることができる。
そのワイヤの一端が接続されたインナーリードの先端部
をシリコーン樹脂のような弾性材のみで覆い、封止樹脂
と直接接触しないように構成したので、その封止樹脂の
硬化及び温度降下による収縮によって半導体チップに加
わる応力を分散させることができ、更に、半導体チップ
の表面に発生する剪断応力を低減させ、そして更に、弾
性材と封止樹脂の境界面でおきるワイヤの断線を防止す
ることができる。
【００１４】
【実施例】この発明の樹脂封止型素子のパッケージ構造
の一例として、デュアルインラインパッケージ（ＤＩ
Ｐ）を例に挙げ、図１及び図２を用いて説明する。な
お、従来技術のリードフレーム及びそれを用いて構成し
た樹脂封止型素子と同一の構成部分には同一の符号を付
した。図１はこの発明のリードフレームの概略図で、同
図Ａはその斜視図であり、同図Ｂは図Ａの一部要部拡大
斜視図である。そして図２は図１Ａに示したリードフレ
ームのダイパッドにチップ素子を固定し、弾性材と封止
樹脂で封止した状態をＡ−Ａ線に沿って示したこの発明
の樹脂封止型素子の断面図である。
の一例として、デュアルインラインパッケージ（ＤＩ
Ｐ）を例に挙げ、図１及び図２を用いて説明する。な
お、従来技術のリードフレーム及びそれを用いて構成し
た樹脂封止型素子と同一の構成部分には同一の符号を付
した。図１はこの発明のリードフレームの概略図で、同
図Ａはその斜視図であり、同図Ｂは図Ａの一部要部拡大
斜視図である。そして図２は図１Ａに示したリードフレ
ームのダイパッドにチップ素子を固定し、弾性材と封止
樹脂で封止した状態をＡ−Ａ線に沿って示したこの発明
の樹脂封止型素子の断面図である。
【００１５】図１Ａに示したリードフレームは、例え
ば、鉄ニッケル合金（ニッケル４２重量パーセント）か
らなる一枚の薄板で構成されている。ダイパッド１と、
このダイパッド１の四辺の周縁に形成した高さ０．２ｍ
ｍ乃至０．５ｍｍの仕切り壁２と、前記ダイパッド１の
周縁部とこの仕切り壁２とに跨がって等間隔で複数のス
リット８を形成し、このスリット８の先端８ａがダイパ
ッド１の一部周縁を切り欠いた状態で終わるようにし、
前記仕切り壁２内で、それらスリット８内に電気的絶縁
状態で挿入され、かつ前記ダイパッド１と同一の面内に
配置された内端部４を有するインナーリード３とをプレ
ス成形で形成されている。
ば、鉄ニッケル合金（ニッケル４２重量パーセント）か
らなる一枚の薄板で構成されている。ダイパッド１と、
このダイパッド１の四辺の周縁に形成した高さ０．２ｍ
ｍ乃至０．５ｍｍの仕切り壁２と、前記ダイパッド１の
周縁部とこの仕切り壁２とに跨がって等間隔で複数のス
リット８を形成し、このスリット８の先端８ａがダイパ
ッド１の一部周縁を切り欠いた状態で終わるようにし、
前記仕切り壁２内で、それらスリット８内に電気的絶縁
状態で挿入され、かつ前記ダイパッド１と同一の面内に
配置された内端部４を有するインナーリード３とをプレ
ス成形で形成されている。
【００１６】前記仕切り壁２に形成したスリット８の先
端８ａ、つまりダイパッド１の周縁に形成された形の切
り欠き８ａの幅は、インナーリードの内端部４の幅より
広くし、それらの内端部４の両側端及びその内端がそれ
ぞれ切り欠き８ａの両側面及び凹部の底面に接触しない
ように構成されている。
端８ａ、つまりダイパッド１の周縁に形成された形の切
り欠き８ａの幅は、インナーリードの内端部４の幅より
広くし、それらの内端部４の両側端及びその内端がそれ
ぞれ切り欠き８ａの両側面及び凹部の底面に接触しない
ように構成されている。
【００１７】前記リードフレームのダイパッド１及びイ
ンナーリード３の内端部４上面には、１〜３μｍの厚み
でＡｇやＡｕをメッキし、そのダイパッド１に半導体チ
ップＳをＡｕ─Ｓｉ共晶法やＡｇペーストでダイボンド
して固定する。そして、半導体チップＳの表面の電極と
仕切り壁２の内側にあるインナーリード３の内端部４と
をＡｕ、Ａｇ、Ｃｕ、Ａｌなどの合金からなるワイヤ５
で接続する。
ンナーリード３の内端部４上面には、１〜３μｍの厚み
でＡｇやＡｕをメッキし、そのダイパッド１に半導体チ
ップＳをＡｕ─Ｓｉ共晶法やＡｇペーストでダイボンド
して固定する。そして、半導体チップＳの表面の電極と
仕切り壁２の内側にあるインナーリード３の内端部４と
をＡｕ、Ａｇ、Ｃｕ、Ａｌなどの合金からなるワイヤ５
で接続する。
【００１８】次に、図２に示したように、硬化後に弾性
を有するシリコーン樹脂のような液状の弾性材６を半導
体チップＳの上に、そして仕切り壁７を越えず、しかも
半導体チップＳ全体及びワイヤ４が埋没するように滴下
し、そして硬化させてゼリー状の弾性樹脂にする。
を有するシリコーン樹脂のような液状の弾性材６を半導
体チップＳの上に、そして仕切り壁７を越えず、しかも
半導体チップＳ全体及びワイヤ４が埋没するように滴下
し、そして硬化させてゼリー状の弾性樹脂にする。
【００１９】このような弾性材６で覆った半導体チップ
Ｓ付きリードフレームを成形金型のキャビティに装填
し、その弾性材の表面をも含み、前記ダイパッド及び前
記仕切り壁外のインナーリードをも含んで、溶融したエ
ポキシ樹脂のような封止樹脂７を注入し、そして硬化さ
せると、図２に示したような樹脂封止型素子を得ること
ができる。その後、アウターリード（図示していない）
の切断、折り曲げ加工などを行う。
Ｓ付きリードフレームを成形金型のキャビティに装填
し、その弾性材の表面をも含み、前記ダイパッド及び前
記仕切り壁外のインナーリードをも含んで、溶融したエ
ポキシ樹脂のような封止樹脂７を注入し、そして硬化さ
せると、図２に示したような樹脂封止型素子を得ること
ができる。その後、アウターリード（図示していない）
の切断、折り曲げ加工などを行う。
【００２０】以上説明したように、この発明の樹脂封止
型素子は、半導体チップの表面と側面、半導体チップの
電極とインナーリードの内端部を接続するワイヤ及び仕
切り壁の内部に存在するインナーリードの内端部を弾性
樹脂で覆い、それらの各部分に封止樹脂が接触すること
を防ぐ構造に構成することができた。
型素子は、半導体チップの表面と側面、半導体チップの
電極とインナーリードの内端部を接続するワイヤ及び仕
切り壁の内部に存在するインナーリードの内端部を弾性
樹脂で覆い、それらの各部分に封止樹脂が接触すること
を防ぐ構造に構成することができた。
【００２１】
【発明の効果】従って、この発明の樹脂封止型素子は、
弾性材の存在により、封止樹脂の硬化と温度の降下によ
る収縮に起因する応力を分散させることができ、従来技
術の樹脂封止型素子で生じた局部集中応力の発生を防止
し、その半導体チップに形成された半導体集積回路の特
性の変動を大幅に減少することができる。
弾性材の存在により、封止樹脂の硬化と温度の降下によ
る収縮に起因する応力を分散させることができ、従来技
術の樹脂封止型素子で生じた局部集中応力の発生を防止
し、その半導体チップに形成された半導体集積回路の特
性の変動を大幅に減少することができる。
【００２２】また、半導体チップの表面と封止樹脂は直
接接触しないので、前記剪断応力による半導体チップの
表面に成形された金属配線パターンの移動と、それに伴
う表面保護の破壊を防止でき、特性変動も防止できる。
接接触しないので、前記剪断応力による半導体チップの
表面に成形された金属配線パターンの移動と、それに伴
う表面保護の破壊を防止でき、特性変動も防止できる。
【００２３】さらに、ワイヤは弾性材と封止樹脂との間
を通らず、弾性材内のみに存在するため、ワイヤが断線
するという事故がない。
を通らず、弾性材内のみに存在するため、ワイヤが断線
するという事故がない。
【００２４】なお、この発明は前記半導体チップに代え
てホール素子、表面弾性波素子、その他チップ状の電子
部品をリードフレームに搭載した場合にも、前記のよう
な素子特性の安定化、信頼性の向上を計ることができ
る。
てホール素子、表面弾性波素子、その他チップ状の電子
部品をリードフレームに搭載した場合にも、前記のよう
な素子特性の安定化、信頼性の向上を計ることができ
る。
【図面の簡単な説明】
【図１】この発明のリードフレームの概略図で、同図Ａ
はその斜視図であり、同図Ｂは図Ａの一部要部拡大斜視
図である。
はその斜視図であり、同図Ｂは図Ａの一部要部拡大斜視
図である。
【図２】図１Ａに示したリードフレームのダイパッドに
チップ素子を固定し、弾性材と封止樹脂で封止した状態
をＡ−Ａ線に沿って示したこの発明の樹脂封止型素子の
断面図である。
チップ素子を固定し、弾性材と封止樹脂で封止した状態
をＡ−Ａ線に沿って示したこの発明の樹脂封止型素子の
断面図である。
【図３】従来技術の樹脂封止型素子の断面図である。
【図４】図３に示した従来技術の樹脂封止型素子に使用
されているリードフレームの斜視図である。
されているリードフレームの斜視図である。
【符号の説明】 １ ダイパッド ２ 仕切り壁 ３ インナーリード ４ 内端部 ５ ワイヤ ６ 弾性材 ７ 封止樹脂 ８ スリット ８ａ スリットの先端（切り欠き） Ｓ 半導体チップ
Claims (3)
- 【請求項１】ダイパッドと、該ダイパッドの周縁に形成
された或る高さの仕切り壁と、前記ダイパッドの周縁部
と該仕切り壁とにわたって形成されたスリットと、前記
仕切り壁内で、該スリット内に電気的絶縁状態で挿入さ
れ、かつ前記ダイパッドと同一の面内に配置された内端
部を有するインナーリードとから構成されていることを
特徴とするリードフレーム。 - 【請求項２】請求項１に記載のダイパッド上にチップ素
子を固定し、該チップ素子の電極と前記インナーリード
の内端部とを前記仕切り壁内でワイヤで接続し、前記チ
ップ素子、前記ワイヤ及びワイヤが接続された前記内端
部を弾性材で覆い、更に該弾性材の表面をも含み、前記
ダイパッド及び前記仕切り壁外のインナーリードをも含
んで封止樹脂で封止したことを特徴とする樹脂封止型素
子。 - 【請求項３】ダイパッド、仕切り壁及びインナーリード
が同一材料から一体で成形されたことを特徴とする請求
項１に記載のリードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4081220A JPH05283593A (ja) | 1992-04-03 | 1992-04-03 | リードフレーム及びそれを用いた樹脂封止型素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4081220A JPH05283593A (ja) | 1992-04-03 | 1992-04-03 | リードフレーム及びそれを用いた樹脂封止型素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05283593A true JPH05283593A (ja) | 1993-10-29 |
Family
ID=13740402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4081220A Pending JPH05283593A (ja) | 1992-04-03 | 1992-04-03 | リードフレーム及びそれを用いた樹脂封止型素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05283593A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08186189A (ja) * | 1994-12-29 | 1996-07-16 | Toray Dow Corning Silicone Co Ltd | 半導体装置およびその製造方法 |
| US5786631A (en) * | 1995-10-04 | 1998-07-28 | Lsi Logic Corporation | Configurable ball grid array package |
-
1992
- 1992-04-03 JP JP4081220A patent/JPH05283593A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08186189A (ja) * | 1994-12-29 | 1996-07-16 | Toray Dow Corning Silicone Co Ltd | 半導体装置およびその製造方法 |
| US5786631A (en) * | 1995-10-04 | 1998-07-28 | Lsi Logic Corporation | Configurable ball grid array package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3420057B2 (ja) | 樹脂封止型半導体装置 | |
| JP3362530B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| US6762079B2 (en) | Methods for fabricating dual loc semiconductor die assembly employing floating lead finger structure | |
| US7489021B2 (en) | Lead frame with included passive devices | |
| US6853059B1 (en) | Semiconductor package having improved adhesiveness and ground bonding | |
| US20040113280A1 (en) | Multi-chip package | |
| JPH10313082A (ja) | 半導体装置とその製造方法 | |
| JPH08116016A (ja) | リードフレーム及び半導体装置 | |
| KR20010035579A (ko) | 반도체 전력 모듈 및 그 제조 방법 | |
| EP0206771B1 (en) | Packaged semiconductor device | |
| KR910019184A (ko) | 반도체 장치와 그 제조방법, 리이드프레임 및 메모리 카드와 그 제조방법 | |
| US5994783A (en) | Semiconductor chip package and fabrication method thereof | |
| CN111312682B (zh) | 紧凑型引线框封装件 | |
| KR20180077015A (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH11163007A (ja) | 半導体装置の製造方法 | |
| JPH05283593A (ja) | リードフレーム及びそれを用いた樹脂封止型素子 | |
| KR100206880B1 (ko) | 히트싱크가 부착된 컬럼형 패키지 | |
| JPH1140601A (ja) | 半導体装置の構造 | |
| JP6784511B2 (ja) | 半導体装置ならびに半導体装置および実装基板を備えた実装構造 | |
| JP2000286376A (ja) | 半導体装置の製造方法 | |
| JPH0582720A (ja) | 樹脂封止型半導体装置 | |
| JP2000150725A (ja) | 半導体装置およびその製造方法 | |
| JP2002110889A (ja) | 半導体装置及びその製造方法 | |
| KR19990034731A (ko) | 리드 온 칩형 리드 프레임과 그를 이용한 패키지 | |
| JP2503029B2 (ja) | 薄型構造の半導体装置の製造方法 |