JPH0528081A - 計算機のデータ入出力方式 - Google Patents
計算機のデータ入出力方式Info
- Publication number
- JPH0528081A JPH0528081A JP20624991A JP20624991A JPH0528081A JP H0528081 A JPH0528081 A JP H0528081A JP 20624991 A JP20624991 A JP 20624991A JP 20624991 A JP20624991 A JP 20624991A JP H0528081 A JPH0528081 A JP H0528081A
- Authority
- JP
- Japan
- Prior art keywords
- input
- data
- output
- cpu
- length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 電子計算機と外部装置との間でのデータの入
出力速度を上昇させる。 【構成】 入出力されるデータ長の所定ビット長との大
小を判定するデータ長判定手段９とこの手段の判定結果
に応じて、ＣＰＵ４からの直接の経路と入出力チャネル
７を介する経路の２経路を切換える入出力経路切換え手
段１０とを入出力ドライバ６に備えた。 【効果】 大量のデータの入出力時には入出力チャネル
７を介して入出力することにより高速に、短いデータの
入出力時はＣＰＵ４から直接入出力することにより、Ｃ
ＰＵと入出力チャネルとの間のコマンドの接受を行なう
必要がなく高速となり、これら両経路が自動的に選択さ
れ、大小ビット長のデータが混在する場合のデータ入出
力に特に効果がある。
出力速度を上昇させる。 【構成】 入出力されるデータ長の所定ビット長との大
小を判定するデータ長判定手段９とこの手段の判定結果
に応じて、ＣＰＵ４からの直接の経路と入出力チャネル
７を介する経路の２経路を切換える入出力経路切換え手
段１０とを入出力ドライバ６に備えた。 【効果】 大量のデータの入出力時には入出力チャネル
７を介して入出力することにより高速に、短いデータの
入出力時はＣＰＵ４から直接入出力することにより、Ｃ
ＰＵと入出力チャネルとの間のコマンドの接受を行なう
必要がなく高速となり、これら両経路が自動的に選択さ
れ、大小ビット長のデータが混在する場合のデータ入出
力に特に効果がある。
Description
【０００１】
【産業上の利用分野】この発明は、外部装置への入出力
が比較的多いミニコンピュータなどの計算機におけるデ
ータ入出力方式に関する。
が比較的多いミニコンピュータなどの計算機におけるデ
ータ入出力方式に関する。
【０００２】
【従来の技術】第１図は従来の計算機のデータ入出力方
式を示す概略構成図で、図において、１は計算機、２は
磁気ディスク装置、ディスプレイ等の外部装置、３はユ
ーザの要求に応じて作成されるアプリケーションプログ
ラム、４は計算機１中の諸処理を実行するハードウエア
であるＣＰＵ、５は計算機１中のデータ記憶装置、６は
このデータ記憶装置５中のデータの入出力をＣＰＵ４の
処理として行なうソフトウエアである入出力ドライバ、
７はＣＰＵ４からのチャネルコマンドを受け以後はＣＰ
Ｕ４とは独立してデータの入出力を行なう入出力チャネ
ル、８はハードウエアである入出力制御装置である。
式を示す概略構成図で、図において、１は計算機、２は
磁気ディスク装置、ディスプレイ等の外部装置、３はユ
ーザの要求に応じて作成されるアプリケーションプログ
ラム、４は計算機１中の諸処理を実行するハードウエア
であるＣＰＵ、５は計算機１中のデータ記憶装置、６は
このデータ記憶装置５中のデータの入出力をＣＰＵ４の
処理として行なうソフトウエアである入出力ドライバ、
７はＣＰＵ４からのチャネルコマンドを受け以後はＣＰ
Ｕ４とは独立してデータの入出力を行なう入出力チャネ
ル、８はハードウエアである入出力制御装置である。
【０００３】次にその動作について説明する。アプリケ
ーションプログラム３によって外部装置２へのデータの
入出力を行なう場合、一般に特に指示がなければ入出力
ドライバ６が利用され入出力チャネル７経由でデータの
入出力が行われる。即ち、ＣＰＵ４からのチャネルコマ
ンドに従って入出力チャネル７による高速のデータ入出
力処理が行なわれる。
ーションプログラム３によって外部装置２へのデータの
入出力を行なう場合、一般に特に指示がなければ入出力
ドライバ６が利用され入出力チャネル７経由でデータの
入出力が行われる。即ち、ＣＰＵ４からのチャネルコマ
ンドに従って入出力チャネル７による高速のデータ入出
力処理が行なわれる。
【０００４】一方、ＣＰＵ４から直接入出力制御装置８
にデータの転送を行なう場合には、アプリケーションプ
ログラム３によりデータの入出力毎にＣＰＵ４にデータ
転送指示が行なわれる。
にデータの転送を行なう場合には、アプリケーションプ
ログラム３によりデータの入出力毎にＣＰＵ４にデータ
転送指示が行なわれる。
【０００５】
【発明が解決しようとする課題】従来のデータ入出力方
式は以上のように、アプリケーションプログラム３によ
り、入出力ドライバ６を利用する入出力チャネル７経由
のデータ入出力が選択されると、入出力データ長にかか
わらずすべて入出力チャネル７経由でデータの転送が行
なわれ、ＣＰＵ４からの直接データ転送が選択されると
すべてのデータの入出力についてＣＰＵ４による入出力
処理が行なわれている。
式は以上のように、アプリケーションプログラム３によ
り、入出力ドライバ６を利用する入出力チャネル７経由
のデータ入出力が選択されると、入出力データ長にかか
わらずすべて入出力チャネル７経由でデータの転送が行
なわれ、ＣＰＵ４からの直接データ転送が選択されると
すべてのデータの入出力についてＣＰＵ４による入出力
処理が行なわれている。
【０００６】しかしながら、同一外部装置２に対し大量
のデータを入出力する場合には入出力チャネル７経由の
データの転送が高速に行なわれ効率的であるが、小量の
データの入出力時にはデータの転送時間に比べＣＰＵ４
によるチャネルコマンドに時間を要し非効率的であり、
ＣＰＵ４からの直接データ転送は大量のデータの入出力
には時間がかかり非効率であった。従って、特に、大量
のデータ入出力と小量のデータ入出力が混在する場合は
データの転送が非効率となり、また、入出力データ長に
応じこれらのデータ転送経路を切換えデータの入出力を
効率的に行なうには、アプリケーションプログラム３が
非常に複雑になるという問題点があった。
のデータを入出力する場合には入出力チャネル７経由の
データの転送が高速に行なわれ効率的であるが、小量の
データの入出力時にはデータの転送時間に比べＣＰＵ４
によるチャネルコマンドに時間を要し非効率的であり、
ＣＰＵ４からの直接データ転送は大量のデータの入出力
には時間がかかり非効率であった。従って、特に、大量
のデータ入出力と小量のデータ入出力が混在する場合は
データの転送が非効率となり、また、入出力データ長に
応じこれらのデータ転送経路を切換えデータの入出力を
効率的に行なうには、アプリケーションプログラム３が
非常に複雑になるという問題点があった。
【０００７】この発明は上記のような問題点を解消する
ためになされたもので、アプリケーションプログラムを
複雑にすることなく、大量のデータ入出力と小量のデー
タ入出力が混在する場合でも効率的にデータの転送が行
なえる計算機のデータ入出力方式を得ることを目的とす
る。
ためになされたもので、アプリケーションプログラムを
複雑にすることなく、大量のデータ入出力と小量のデー
タ入出力が混在する場合でも効率的にデータの転送が行
なえる計算機のデータ入出力方式を得ることを目的とす
る。
【０００８】
【課題を解決するための手段】この発明に係る計算機の
データ入出力方式は、入出力されるデータ長の所定ビッ
ト長との大小を判定するデータ長判定手段とこの手段の
判定結果に応じて、ＣＰＵからの直接の経路と入出力チ
ャネルを介する経路の２経路を切換える入出力経路切換
え手段とを備えたものである。
データ入出力方式は、入出力されるデータ長の所定ビッ
ト長との大小を判定するデータ長判定手段とこの手段の
判定結果に応じて、ＣＰＵからの直接の経路と入出力チ
ャネルを介する経路の２経路を切換える入出力経路切換
え手段とを備えたものである。
【０００９】
【作用】この発明においては、入出力ドライバ中のデー
タ長判定手段と入出力経路切換え手段とによって、大量
のデータ入出力時は入出力チャネルを介する経路が、小
量のデータ入出力時はＣＰＵからの直接の経路が自動的
に選択される。
タ長判定手段と入出力経路切換え手段とによって、大量
のデータ入出力時は入出力チャネルを介する経路が、小
量のデータ入出力時はＣＰＵからの直接の経路が自動的
に選択される。
【００１０】
【実施例】以下図面によりこの発明の一実施例を説明す
る。図１はこの発明の一実施例を示す概略構成図で、図
において、１は計算機、２は外部装置、３はアプリケー
ションプログラム、４はＣＰＵ、５はデータ記憶装置、
６は入出力ドライバ、７は入出力チャネル、８は入出力
制御装置で以上は図２に示す従来例と同様のものであ
る。９は入出力ドライバ６の１機能として実行される、
入出力されるデータ長の所定ビット長との大小を判定す
るデータ長判定手段、１０はこのデータ長判定手段９の
判定結果に応じて、ＣＰＵ４からの直接の経路と入出力
チャネル７を介する経路の２経路を切換える入出力経路
切換え手段である。
る。図１はこの発明の一実施例を示す概略構成図で、図
において、１は計算機、２は外部装置、３はアプリケー
ションプログラム、４はＣＰＵ、５はデータ記憶装置、
６は入出力ドライバ、７は入出力チャネル、８は入出力
制御装置で以上は図２に示す従来例と同様のものであ
る。９は入出力ドライバ６の１機能として実行される、
入出力されるデータ長の所定ビット長との大小を判定す
るデータ長判定手段、１０はこのデータ長判定手段９の
判定結果に応じて、ＣＰＵ４からの直接の経路と入出力
チャネル７を介する経路の２経路を切換える入出力経路
切換え手段である。
【００１１】次に動作について説明する。アプリケーシ
ョンプログラム３によって外部装置２へのデータ出力の
指示が行なわれると、入出力ドライバ６のデータ長判定
手段９により、出力されるデータ記憶装置５からＣＰＵ
４を経てのデータのビット長と、予め実験により定めら
れた所定ビット長との比較が行なわれ、所定ビット長よ
り長ければ入出力経路切換え手段１０により入出力チャ
ネル７を介する経路が選択され、このデータは入出力チ
ャネル７を介して入出力制御装置８に転送される。出力
されるべきデータがデータ長判定手段９により所定ビッ
ト長より短いと判定されれると、入出力経路切換え手段
１０により入出力チャネル７を介さない直接の経路に切
換えられデータは直接入出力制御装置８に転送される。
ョンプログラム３によって外部装置２へのデータ出力の
指示が行なわれると、入出力ドライバ６のデータ長判定
手段９により、出力されるデータ記憶装置５からＣＰＵ
４を経てのデータのビット長と、予め実験により定めら
れた所定ビット長との比較が行なわれ、所定ビット長よ
り長ければ入出力経路切換え手段１０により入出力チャ
ネル７を介する経路が選択され、このデータは入出力チ
ャネル７を介して入出力制御装置８に転送される。出力
されるべきデータがデータ長判定手段９により所定ビッ
ト長より短いと判定されれると、入出力経路切換え手段
１０により入出力チャネル７を介さない直接の経路に切
換えられデータは直接入出力制御装置８に転送される。
【００１２】外部装置２からの入力時は、入出力制御装
置８からの入力データのビット長がデータ長判定手段９
により所定ビット長と比較され、その所定ビット長との
大小に応じて入出力チャネル７を介する経路と直接ＣＰ
Ｕ４への経路とに切換えられる。
置８からの入力データのビット長がデータ長判定手段９
により所定ビット長と比較され、その所定ビット長との
大小に応じて入出力チャネル７を介する経路と直接ＣＰ
Ｕ４への経路とに切換えられる。
【００１３】
【発明の効果】以上のようにこの発明によれば、入出力
されるデータ長の所定ビット長との大小を判定するデー
タ長判定手段とこの手段の判定結果に応じて、ＣＰＵか
らの直接の経路と入出力チャネルを介する経路の２経路
を切換える入出力経路切換え手段を備えたので、大量の
データの入出力時の転送速度を落すことなく、短いデー
タの入出力時はＣＰＵと入出力チャネルとの間のコマン
ドの接受を行なう必要がなく高速となり、ＣＡＤ分野の
ように大小ビット長のデータが混在する場合に高速のデ
ータ転送が可能となるデータ入出力方式が得られる効果
がある。
されるデータ長の所定ビット長との大小を判定するデー
タ長判定手段とこの手段の判定結果に応じて、ＣＰＵか
らの直接の経路と入出力チャネルを介する経路の２経路
を切換える入出力経路切換え手段を備えたので、大量の
データの入出力時の転送速度を落すことなく、短いデー
タの入出力時はＣＰＵと入出力チャネルとの間のコマン
ドの接受を行なう必要がなく高速となり、ＣＡＤ分野の
ように大小ビット長のデータが混在する場合に高速のデ
ータ転送が可能となるデータ入出力方式が得られる効果
がある。
【図１】この発明の一実施例を示す概略構成図。
【図２】従来の計算機のデータ入出力方式を示す概略構
成図。
成図。
１ 計算機 ２ 外部装置 ４ ＣＰＵ ６ 入出力ドライバ ７ 入出力チャネル ８ 入出力制御装置 ９ データ長判定手段 １０ 入出力経路切換え手段
Claims (1)
- 【特許請求の範囲】 【請求項１】 外部装置へのＣＰＵからの直接の経路と
入出力チャネルを介する経路の２経路でデータの入出力
を行なう機能を有する計算機のデータ入出力方式におい
て、入出力されるデータ長の所定ビット長との大小を判
定するデータ長判定手段とこの手段の判定結果に応じて
上記２経路を切換える入出力経路切換え手段とを備えた
ことを特徴とする計算機のデータ入出力方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20624991A JPH0528081A (ja) | 1991-07-24 | 1991-07-24 | 計算機のデータ入出力方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20624991A JPH0528081A (ja) | 1991-07-24 | 1991-07-24 | 計算機のデータ入出力方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0528081A true JPH0528081A (ja) | 1993-02-05 |
Family
ID=16520209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20624991A Pending JPH0528081A (ja) | 1991-07-24 | 1991-07-24 | 計算機のデータ入出力方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0528081A (ja) |
-
1991
- 1991-07-24 JP JP20624991A patent/JPH0528081A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7127626B2 (en) | Data processing apparatus configured to operate with one of more clock frequencies determined by a priority order derived from one or more interrupt signals from a CPU | |
| JPH0528081A (ja) | 計算機のデータ入出力方式 | |
| KR960032226A (ko) | 데이타 정합 보존 제공 방법 및 이를 수행하는 데이타 프로세싱 시스템 | |
| JPH02128250A (ja) | 情報処理装置のアクセス制御回路 | |
| KR100190856B1 (ko) | Gpio보드의 내부클럭 분주제어방법 | |
| JPS59200362A (ja) | 端末装置の制御方式 | |
| JPS61175816A (ja) | 印字制御方式 | |
| JPH0135376B2 (ja) | ||
| JPH02135513A (ja) | データ処理装置 | |
| KR100275210B1 (ko) | 시스템 콘솔의 특수키 제어방법 | |
| JPH10320352A (ja) | バスマスタ転送システム | |
| JPH11306073A (ja) | 情報処理装置 | |
| JP2879854B2 (ja) | アドレス変換値の設定処理方式 | |
| JPH03131898A (ja) | 表示システム | |
| JPH03242747A (ja) | データ伝送制御装置 | |
| JPH07146839A (ja) | Ｄｍａ回路 | |
| JPH0347536B2 (ja) | ||
| JPH05324864A (ja) | マイクロコントロールユニット | |
| JPS63184857A (ja) | デ−タ処理装置 | |
| JPH02141805A (ja) | シーケンス制御装置 | |
| JPH064302A (ja) | 多重割込制御装置 | |
| JPS61223965A (ja) | デ−タ転送回路 | |
| JPS61139843A (ja) | デ−タ処理装置 | |
| JPH06314197A (ja) | 補助処理装置 | |
| JPH01112335A (ja) | 電子機器 |