JPH0527892B2 - - Google Patents
Info
- Publication number
- JPH0527892B2 JPH0527892B2 JP60244401A JP24440185A JPH0527892B2 JP H0527892 B2 JPH0527892 B2 JP H0527892B2 JP 60244401 A JP60244401 A JP 60244401A JP 24440185 A JP24440185 A JP 24440185A JP H0527892 B2 JPH0527892 B2 JP H0527892B2
- Authority
- JP
- Japan
- Prior art keywords
- scan
- register
- microinstruction
- data
- control memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000010365 information processing Effects 0.000 claims description 14
- 238000000034 method Methods 0.000 description 12
- 108091070501 miRNA Proteins 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 108091084679 miR-3 stem-loop Proteins 0.000 description 6
- 108091033354 miR-3-1 stem-loop Proteins 0.000 description 6
- 108091058771 miR-3-2 stem-loop Proteins 0.000 description 6
- 230000006870 function Effects 0.000 description 3
- 238000003745 diagnosis Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
Description
【発明の詳細な説明】
［概要］
制御記憶にマイクロプログラムを格納しておい
て、これをマイクロ命令レジスタに読み出して実
行することにより制御を行なう情報処理装置にお
いて、従来、マイクロプログラムのiPLに関する
制御記憶への書き込みは、マイクロ命令の長さが
データバスのバス幅より大であるため、専用のハ
ードウエアを設けて、制御記憶をバス幅のブロツ
クに区分し該各ブロツクへ順次データバスのデー
タを書き込むという方式によつて行なつていた。
本発明は、マイクロプログラムの制御記憶への書
き込みのみに用いる前記専用のハードウエアを設
ける必要のない、従つてハードウエア量の少ない
マイクロ命令制御方式の情報処理装置を実現する
ことの可能なマイクロ命令格納方式を開示してい
る。[Detailed Description of the Invention] [Summary] Conventionally, in an information processing device that stores a microprogram in a control memory and performs control by reading the microprogram into a microinstruction register and executing it, control related to iPL of the microprogram has conventionally been performed. When writing to memory, the length of the microinstruction is larger than the bus width of the data bus, so special hardware is installed to divide the control memory into blocks of the bus width and sequentially write the data on the data bus to each block. This was done by writing the .
The present invention provides a microinstruction system that eliminates the need to provide the dedicated hardware used only for writing microprograms into a control memory, and that makes it possible to realize a microinstruction control type information processing device with a small amount of hardware. The storage method is disclosed.
［産業上の利用分野］
本発明はマイクロ命令制御方式の情報処理装置
における該マイクロ命令の制御記憶への書き込み
の制御に関するものであつて、特に該書き込みの
ための多量の専用のハードウエアを必要とするこ
となく、マイクロ命令を制御記憶に書き込むこと
の可能な制御方式に係る。[Industrial Field of Application] The present invention relates to the control of writing of microinstructions to a control memory in an information processing device using a microinstruction control method, and in particular, the present invention relates to control of writing of microinstructions to a control memory in an information processing device using a microinstruction control method, and in particular, the present invention relates to the control of writing of microinstructions to a control memory in an information processing device using a microinstruction control method. The present invention relates to a control method that allows microinstructions to be written to a control memory without having to do so.
［従来の技術］
第３図はマイクロ命令制御方式の情報処理装置
の制御を説明する図であつて、１は制御記憶（以
下、CSともいう）、２はマイクロ命令アドレスレ
ジスタ（以下MiAともいう）、３はマイクロ命令
レジスタ（以下MiRともいう）、４は制御回路を
表している。[Prior Art] FIG. 3 is a diagram explaining the control of an information processing device using a microinstruction control method, in which 1 is a control memory (hereinafter also referred to as CS), 2 is a microinstruction address register (hereinafter also referred to as MiA). ), 3 represents a microinstruction register (hereinafter also referred to as MiR), and 4 represents a control circuit.
第３図について、その制御を説明すると、制御
記憶１に格納されているマイクロプログラムのマ
イクロ命令をMiA２に保持されている実行アド
レスに従つて読み出して、これをMiR３に格納
し、該MiR３の内容を制御回路４が解読し実行
することによつて制御が行なわれる。 To explain the control with respect to FIG. 3, the microinstruction of the microprogram stored in the control memory 1 is read out according to the execution address held in MiA2, it is stored in MiR3, and the contents of the MiR3 are read out according to the execution address held in MiA2. Control is performed by the control circuit 4 decoding and executing.
制御記憶１は書き込みと読み出しが可能なメモ
リで構成されているが、電源投入等の初期設定時
に一度マイクロプログラムを書き込むと、以降は
前述のようにこれを読み出すだけの動作となる。 The control memory 1 is composed of a memory that can be written to and read from, but once a microprogram is written at the time of initial settings such as power-on, from then on, the only operation is to read it as described above.
第４図はマイクロ命令を制御記憶に書き込む場
合の制御を説明する図であつて、１〜３は第３図
と同様であり、５はデータバス、６はゲートを示
している。 FIG. 4 is a diagram illustrating control when writing a microinstruction to the control memory, in which 1 to 3 are the same as in FIG. 3, 5 is a data bus, and 6 is a gate.
第４図において、データバス５に乗せられたデ
ータ（マイクロ命令）はCSライト信号により開
けられたゲート６を経由して、MiA２によつて
指定される制御記憶１のアドレス上の位置に書き
込まれる。 In FIG. 4, data (microinstructions) carried on the data bus 5 are written to the address position of the control memory 1 specified by MiA 2 via the gate 6 opened by the CS write signal. .
［発明が解決しようとする問題点］
マイクロ命令が水平型マイクロ命令である場合
には命令１ワードが通常数十ビツトで構成される
ので、データバスのバス幅（ビツト数）の数倍に
なるからマイクロ命令を一度に制御記憶に書き込
むことが不可能になる。[Problems to be solved by the invention] When the microinstruction is a horizontal microinstruction, one instruction word usually consists of several tens of bits, so the width is several times the bus width (number of bits) of the data bus. This makes it impossible to write microinstructions to control memory all at once.
そのため、従来、第５図に示すように、制御記
憶１を１ｏ〜１ｎで示すようにブロツクｏ〜ブロ
ツクｎに分割すると共に、これらに対応して、ゲ
ート６ｏ〜６ｎを設け、これをセレクト信号（Ｏ
〜ｎ）によつて開閉することにより、MiA２の
アドレス値を一定にしたまま、マイクロ命令の１
ワードをデータバスのバス幅に分割して順次制御
記憶のブロツクごとに書き込むという方式が採ら
れていた。 Therefore, conventionally, as shown in FIG. 5, the control memory 1 is divided into blocks o to n as shown by 1o to 1n, and correspondingly gates 6o to 6n are provided, which are used to send select signals. (O
~n), the microinstruction 1 is
A method was adopted in which words were divided into data bus widths and sequentially written into control memory blocks.
このような、従来の方式においては、第５図に
見られるように、複雑で少なからぬ量のハードウ
エアを、初期設定時にマイクロ命令を制御記憶に
格納するだけのために設けなければならず、これ
が装置の小形化や経済化を阻害するという問題点
があつた。 In such a conventional system, as shown in FIG. 5, a considerable amount of complicated hardware must be provided just for storing microinstructions in the control memory at the time of initialization. This poses a problem in that it hinders miniaturization and economicalization of the device.
本発明はこのような従来の問題点に鑑み、制御
記憶へのマイクロ命令の書き込みだけのために多
量で複雑なハードウエアを設けることを必要とせ
ず、容易にマイクロ命令を制御記憶に格納するこ
との可能な情報処理装置を提供することを目的と
している。 In view of these conventional problems, the present invention provides a method for easily storing microinstructions in control memory without requiring a large amount of complicated hardware just for writing microinstructions into control memory. The purpose is to provide an information processing device that is capable of
［問題点を解決するための手段］
上記目的は本発明によれば、前記特許請求の範
囲に記載した手段により達成される。[Means for Solving the Problems] According to the present invention, the above object is achieved by the means described in the claims.
すなわち、第１の発明は、スキヤン動作の実
行／非実行が選択可能で、スキヤンイン／アウト
するためのデータをライト／リードするスキヤン
データレジスタを備え、このスキヤンデータレジ
スタとマイクロ命令レジスタを含む論理回路内の
複数のレジスタおよびフリツプフロツプとを直列
に接続してスキヤンチエーンを構成し、スキヤン
実行が必要な場合は、このスキヤンチエーンにシ
フトクロツクを印加してスキヤンチエーンへのデ
ータ入出力を行うことが可能で、かつ、スキヤン
非実行時は、制御記憶に複数のマイクロ命令から
なるマイクロプログラムを格納しておいて、制御
記憶から読みだしたマイクロ命令をマイクロ命令
レジスタに保持して実行することにより制御を行
う情報処理装置において、マイクロ命令レジスタ
の内容を制御記憶に書き込む回路を設け、制御記
憶にマイクロプログラムを格納する際、該制御記
憶に格納するマイクロ命令を一旦、スキヤンデー
タレジスタに保持して、スキヤン動作を実行し、
該マイクロ命令をシフトすることによつてマイク
ロ命令レジスタに格納した後、前記回路を用いる
ことによりマイクロ命令レジスタから制御記憶へ
の書き込みを行う手段を設けたマイクロ命令格納
装置であり、また、第２の発明は、上記情報処理
装置において、マイクロ命令レジスタのシフトデ
ータの入力側に、スキヤンデータから入力データ
を得るか、スキヤンチエーンの前位のレジスタ等
から入力データを得るかを選択する第１の切替回
路と、スキヤンデータレジスタのシフトデータの
入力側にマイクロ命令レジスタから入力データを
得るかスキヤンチエーンの前位のレジスタ等から
入力データを得るかを選択する第２の切替回路
と、マイクロ命令レジスタの内容を制御記憶に書
き込む回路とを設け、制御記憶にマイクロプログ
ラムを格納する際、前記第１の切替回路をスキヤ
ンデータレジスタの側に切り替えると共に、第２
の切替回路をマイクロ命令レジスタの側に切り替
えて、スキヤンデータレジスタに保持したマイク
ロ命令を、スキヤン動作を実行することによつ
て、マイクロ命令レジスタに格納した後、前記回
路を用いることによりマイクロ命令レジスタから
制御記憶への書き込みを行う手段を設けたマイク
ロ命令格納装置である。 That is, the first invention provides a logic circuit including a scan data register that can select execution/non-execution of a scan operation and writes/reads data for scan in/out, and includes the scan data register and a microinstruction register. A scan chain is configured by connecting multiple registers and flip-flops in series, and when scan execution is required, data can be input/output to/from the scan chain by applying a shift clock to the scan chain. , and when scan is not executed, a microprogram consisting of multiple microinstructions is stored in the control memory, and control is performed by holding and executing the microinstructions read from the control memory in the microinstruction register. In an information processing device, a circuit is provided to write the contents of a microinstruction register into a control memory, and when a microprogram is stored in the control memory, the microinstructions stored in the control memory are temporarily held in a scan data register to perform a scan operation. Run
The microinstruction storage device is provided with means for storing the microinstruction in the microinstruction register by shifting the microinstruction, and then writing from the microinstruction register to the control memory by using the circuit, and a second microinstruction storage device. In the above information processing device, a first step is provided on the shift data input side of the microinstruction register to select whether to obtain input data from scan data or from a register at a previous position in the scan chain. A switching circuit, a second switching circuit that selects whether to obtain input data from the microinstruction register or from a register at the front of the scan chain on the shift data input side of the scan data register, and a microinstruction register. and a circuit for writing the contents of the microprogram into the control memory, and when storing the microprogram in the control memory, the first switching circuit is switched to the scan data register side, and the second switching circuit is provided.
After switching the switching circuit to the microinstruction register side and storing the microinstruction held in the scan data register in the microinstruction register by executing a scan operation, the circuit is used to store the microinstruction in the microinstruction register. This is a microinstruction storage device provided with means for writing from a control memory to a control memory.
［実施例］
第１図は本発明の１実施例を示すブロツク図で
あつて、１〜４は第３図の場合と同様であり、
７，８はゲート、９0，９1は内部のフリツプフロ
ツプ（以下、FFともいう）を表している。[Embodiment] FIG. 1 is a block diagram showing one embodiment of the present invention, and 1 to 4 are the same as in FIG. 3,
7 and 8 represent gates, and 9 0 and 9 1 represent internal flip-flops (hereinafter also referred to as FF).
第１図において通常は制御記憶１に格納されて
いるマイクロ命令がMiA２で示されるアドレス
に従つて読み出されて、ゲート８を経てMiR３
に格納され、これが、制御回路４によつて実行さ
れて情報処理装置の制御が行なわれる。 In FIG. 1, microinstructions normally stored in control memory 1 are read out according to the address indicated by MiA2, and passed through gate 8 to MiR3.
This is executed by the control circuit 4 to control the information processing apparatus.
そして、スキヤンインあるいはスキヤンアウ
ト、すなわち、試験等のために、内部のFFやレ
ジスタにデータをセツトする機能あるいは障害等
に際してこれらFFやレジスタなどの内容をダン
プアウトする機能を用いて、試験データのセツト
（スキヤンイン）や凍結データの出力（スキヤン
アウト）を行なう場合には、図中FF９0とMiR３
およびFF９1が直列に接続されている回路を使つ
て、矢印の方向にデータをシフトするが、スキヤ
ンインの場合なら所望のレジスタあるいはFFに
所望のデータがセツトされるまで、またスキヤン
アウトの場合なら、全FFあるいはレジスタのデ
ータが得られるまでシフトを続行する。 Then, test data can be set using scan-in or scan-out, that is, a function to set data in internal FFs and registers for testing, etc., or a function to dump out the contents of these FFs and registers in the event of a failure. When performing (scan-in) or output of frozen data (scan-out), use FF9 0 and MiR3 in the figure.
and FF91 are connected in series to shift data in the direction of the arrow. In the case of scan-in, the data is shifted until the desired data is set in the desired register or FF, and in the case of scan-out, the data is shifted in the direction of the arrow. , continue shifting until all FFs or register data is obtained.
そして、マイクロ命令を制御記憶に書き込む場
合には、先のスキヤンインの場合の機能を使つ
て、マイクロ命令をMiRに直接的にセツトした
上、CSライト信号によりゲート７を開けて、
MiA２のによつて指定されるアドレスに書き込
みを行なう。 When writing the microinstruction to the control memory, use the function used in the previous scan-in to directly set the microinstruction in MiR, open gate 7 with the CS write signal,
Writes to the address specified by MiA2.
すなわち、本発明は制御記憶へのマイクロ命令
の書き込みに際して、制御記憶と同一ビツト幅を
有し、通常制御記憶より読み込んだマイクロ命令
をセツトし、これを制御部へ渡して命令の実行を
行なうMiRを用いることを主要な特徴とするも
ので、イニシヤルローデイング時、MiRに格納
すべきマイクロ命令をセツトし、これをMiAで
指定されたCSアドレスへ格納する。 That is, when writing a microinstruction to the control memory, the present invention has a microinstruction that has the same bit width as the control memory, sets the microinstruction read from the normal control memory, and passes it to the control unit to execute the instruction. The main feature is that during initial loading, the microinstructions to be stored in MiR are set and stored in the CS address specified by MiA.
ここで、MiRへのマイクロ命令のセツト方法
であるが、データバスよりデータバス幅と同一の
ビツト数をセツトしていくのであれば、第５図に
示した方法の同一のMiRのブロツク切替えが必
要となり、又MiAの入力にデータバスの経路が
必要となつてくる。 Here, regarding the method of setting microinstructions to MiR, if the same number of bits as the data bus width is to be set from the data bus, the same MiR block switching using the method shown in Figure 5 can be used. This also requires a data bus route for the MiA input.
そこで、本実施例では、診断時に全レジスタ
（複数のFF）およびフリツプフロツプを直列に接
続し、その動作を確認するために全FFをデータ
がシフトするFFのスキヤンルートを用いてMiR
をセツトすることを可能としている。スキヤンル
ートはシステム診断のためにすでに用意されてお
り、そのためのハードウエアの追加は必要ない。
この、スキヤンによりMiRに直列的にマイクロ
命令をセツトしてMiRの全ビツトが整つたとこ
ろで制御記憶へのライト指示（CSライト）を出
している。 Therefore, in this embodiment, all registers (multiple FFs) and flip-flops are connected in series during diagnosis, and in order to check their operation, we use an FF scan route in which data is shifted through all FFs.
It is possible to set the Scan routes are already provided for system diagnosis and do not require any additional hardware.
This scan sets microinstructions serially in MiR, and when all the bits in MiR are set, a write instruction (CS write) to the control memory is issued.
第２図は本発明の他の実施例を示すブロツク図
であつて、先の第１図が発明の基本的構成を明確
にするため単純化して表示したのに対し、本図で
は周辺との関係を図上で示すためやや範囲を広く
採つて表示している。 FIG. 2 is a block diagram showing another embodiment of the present invention, and whereas the previous FIG. In order to illustrate the relationship graphically, a slightly wider range is used.
第２図において、符号１，３，７，８について
は、第１図と同様であり、１０はスキヤンデータ
レジスタ、１１0〜１１5は内部レジスタ、１２0
〜１２4は制御FF、１３，１４はマルチプレク
サ、１５は主記憶、１６はプロセツサを表してい
る。 In FIG. 2, symbols 1, 3, 7, and 8 are the same as in FIG. 1, 10 is a scan data register, 11 0 to 11 5 are internal registers, and 12 0
124 represents a control FF, 13 and 14 a multiplexer, 15 a main memory, and 16 a processor.
本実施例の場合、スキヤン動作に際しては、内
部レジスタ１１0〜１１5、制御FF１２0〜１２4、
MiR３、スキヤンデータレジスタ１０が総て直
列に接続されるが、マイクロ命令を制御記憶へ格
納する際には、MiRライト信号により、マルチ
プレクサ１３および１４の回路を切り替えること
により、スキヤンデータレジスタ１０の内容が参
照符ＡおよびA′で示される回路を通じて、直接
MiR３に１ビツトづつ直列的に格納される。そ
して、MiRに１マイクロ命令全部が格納された
ときゲート７を通じて制御記憶へ１度に並列的に
書き込まれる。 In the case of this embodiment, during the scan operation, internal registers 11 0 to 11 5 , control FFs 12 0 to 12 4 ,
The MiR 3 and the scan data register 10 are all connected in series, but when storing a microinstruction in the control memory, the contents of the scan data register 10 are changed by switching the circuits of the multiplexers 13 and 14 using the MiR write signal. directly through the circuits indicated by the references A and A'.
Each bit is stored serially in MiR3. Then, when all one microinstruction is stored in MiR, it is written in parallel at once to the control memory through gate 7.
従つて、内部レジスタ１１0〜１１5や制御FF
１２0〜１２4の総てを直列に接続して、スキヤン
データレジスタ１０にセツトしたデータをMiR
３に送り込む場合に比し、はるかに高速度で、マ
イクロ命令を制御記憶に書き込むことができる。 Therefore, internal registers 110 to 115 and control FF
120 to 124 are connected in series and the data set in the scan data register 10 is transferred to MiR.
Microinstructions can be written to the control store at a much higher rate than when they are sent to the control store.
［発明の効果］
以上詳細に説明したように本発明の方式によれ
ば、マイクロ命令制御方式の情報処理装置におい
て、マイクロ命令の１ワードのビツト長がデータ
バスのバス幅より大きな場合であつても、マイク
ロ命令を制御記憶に格納するための多量で複雑な
専用のハードウエアを設ける必要がないからより
小形で経済的な装置を実現し得る利点がある。[Effects of the Invention] As explained in detail above, according to the system of the present invention, in an information processing device using a microinstruction control method, even when the bit length of one word of a microinstruction is larger than the bus width of the data bus, Also, since there is no need to provide a large amount of complicated dedicated hardware for storing microinstructions in the control memory, there is an advantage that a smaller and more economical device can be realized.
第１図は本発明の１実施例を示すブロツク図、
第２図は本発明の他の実施例を示すブロツク図、
第３図はマイクロ命令制御方式の情報処理装置の
制御を説明する図、第４図はマイクロ命令を制御
記憶に書き込む場合の制御を説明する図、第５図
は従来の水平型マイクロ命令の制御記憶への書き
込みを説明する図である。
１……制御記憶、２……マイクロ命令アドレス
レジスタ、３……マイクロ命令レジスタ、４……
制御回路、５……データバス、６，６0〜６ｎ，
７，８……ゲート、９0，９1……フリツプフロツ
プ、１０……スキヤンデータレジスタ、１１0〜
１１5……内部レジスタ、１２0〜１２4……制御
FF、１３，１４……マルチプレクサ、１５……
主記憶、１６……プロセツサ。
FIG. 1 is a block diagram showing one embodiment of the present invention;
FIG. 2 is a block diagram showing another embodiment of the present invention;
Figure 3 is a diagram explaining the control of an information processing device using a microinstruction control method, Figure 4 is a diagram explaining the control when writing a microinstruction to the control memory, and Figure 5 is a diagram explaining the control of a conventional horizontal microinstruction. It is a figure explaining writing to memory. 1... Control memory, 2... Micro instruction address register, 3... Micro instruction register, 4...
Control circuit, 5...Data bus, 6, 6 0 to 6n,
7, 8 ...Gate, 90,91 ...Flip-flop, 10...Scan data register, 110 ~
11 5 ...Internal register, 12 0 to 12 4 ... Control
FF, 13, 14... multiplexer, 15...
Main memory, 16...processor.
Claims (1)
スキヤンイン／アウトするためのデータをライ
ト／リードするスキヤンデータレジスタを備え、
このスキヤンデータレジスタとマイクロ命令レジ
スタを含む論理回路内の複数のレジスタおよびフ
リツプフロツプとを直列に接続してスキヤンチエ
ーンを構成し、スキヤン実行が必要な場合は、こ
のスキヤンチエーンにシフトクロツクを印加して
スキヤンチエーンへのデータ入出力を行うことが
可能で、かつ、スキヤン非実行時は、制御記憶に
複数のマイクロ命令からなるマイクロプログラム
を格納しておいて、制御記憶から読みだしたマイ
クロ命令をマイクロ命令レジスタに保持して実行
することにより制御を行う情報処理装置におい
て、 マイクロ命令レジスタの内容を制御記憶に書き
込む回路を設け、 制御記憶にマイクロプログラムを格納する際、 該制御記憶に格納するマイクロ命令を一旦、ス
キヤンデータレジスタに保持して、スキヤン動作
を実行し、該マイクロ命令をシフトすることによ
つてマイクロ命令レジスタを格納した後、前記回
路を用いることによりマイクロ命令レジスタから
制御記憶への書き込みを行う手段を設けたことを
特徴とするマイクロ命令格納装置。 ２ スキヤン動作の実行／非実行が選択可能で、
スキヤンイン／アウトするためのデータをライ
ト／リードするスキヤンデータレジスタを備え、
このスキヤンデータレジスタとマイクロ命令レジ
スタを含む論理回路内の複数のレジスタおよびフ
リツプフロツプとを直列に接続してスキヤンチエ
ーンを構成し、スキヤン実行が必要な場合は、こ
のスキヤンチエーンにシフトクロツクを印加して
スキヤンチエーンへのデータ入出力を行うことが
可能で、かつ、スキヤン非実行時は、制御記憶に
複数のマイクロ命令からなるマイクロプログラム
を格納しておいて、制御記憶から読みだしたマイ
クロ命令をマイクロ命令レジスタに保持して実行
することにより制御を行う情報処理装置におい
て、 マイクロ命令レジスタのシフトデータの入力側
に、スキヤンデータから入力データを得るか、ス
キヤンチエーンの前位のレジスタ等から入力デー
タを得るかを選択する第１の切替回路と、 スキヤンデータレジスタのシフトデータの入力
側にマイクロ命令レジスタから入力データを得る
かスキヤンチエーンの前位のレジスタ等から入力
データを得るかを選択する第２の切替回路と、 マイクロ命令レジスタの内容を制御記憶に書き
込む回路とを設け、 制御回路にマイクロプログラムを格納する際、 前記第１の切替回路をスキヤンデータレジスタ
の側に切り替えると共に、 第２の切替回路をマイクロ命令レジスタの側に
切り替えて、 スキヤンデータレジスタに保持したマイクロ命
令を、スキヤン動作を実行することによつて、マ
イクロ命令レジスタに格納した後、前記回路を用
いることによりマイクロ命令レジスタから制御記
憶への書き込みを行う手段を設けたことを特徴と
するマイクロ命令格納装置。[Claims] 1. Execution/non-execution of the scan operation can be selected,
Equipped with a scan data register to write/read data for scan in/out,
This scan data register and multiple registers and flip-flops in the logic circuit, including the microinstruction register, are connected in series to form a scan chain, and when scan execution is required, a shift clock is applied to this scan chain to perform the scan. When it is possible to input and output data to the chain and when scanning is not executed, a microprogram consisting of multiple microinstructions is stored in the control memory, and the microinstructions read from the control memory are executed as microinstructions. In an information processing device that performs control by holding and executing microinstructions in a register, a circuit is provided to write the contents of a microinstruction register into a control memory, and when a microprogram is stored in the control memory, the microinstructions stored in the control memory are Once stored in the scan data register, performing a scan operation and storing the microinstruction register by shifting the microinstruction, the circuit can be used to write from the microinstruction register to the control memory. A microinstruction storage device characterized in that it is provided with a means for executing the instructions. 2. Execution/non-execution of scan operation can be selected.
Equipped with a scan data register to write/read data for scan in/out,
This scan data register and multiple registers and flip-flops in the logic circuit, including the microinstruction register, are connected in series to form a scan chain, and when scan execution is required, a shift clock is applied to this scan chain to perform the scan. When it is possible to input and output data to the chain and when scanning is not executed, a microprogram consisting of multiple microinstructions is stored in the control memory, and the microinstructions read from the control memory are executed as microinstructions. In an information processing device that is controlled by holding it in a register and executing it, the input side of the shift data of the microinstruction register receives input data from scan data or from a register at the front of the scan chain. A first switching circuit selects whether to obtain the input data from the microinstruction register or a register at the front of the scan chain on the shift data input side of the scan data register. A switching circuit and a circuit for writing the contents of the microinstruction register into the control memory are provided, and when storing the microprogram in the control circuit, the first switching circuit is switched to the scan data register side, and the second switching circuit is switched to the scan data register side. is switched to the microinstruction register side, the microinstruction held in the scan data register is stored in the microinstruction register by executing a scan operation, and then the control memory is transferred from the microinstruction register by using the circuit. 1. A microinstruction storage device, characterized in that it is provided with means for writing to.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24440185A JPS62105238A (en) | 1985-10-31 | 1985-10-31 | Microinstruction storage system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24440185A JPS62105238A (en) | 1985-10-31 | 1985-10-31 | Microinstruction storage system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62105238A JPS62105238A (en) | 1987-05-15 |
| JPH0527892B2 true JPH0527892B2 (en) | 1993-04-22 |
Family
ID=17118118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24440185A Granted JPS62105238A (en) | 1985-10-31 | 1985-10-31 | Microinstruction storage system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62105238A (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5549570A (en) * | 1978-10-03 | 1980-04-10 | Kubota Ltd | Fuel injection nozzle of internal combustion engine |
| JPS57157354A (en) * | 1981-03-24 | 1982-09-28 | Nec Corp | Data processor |
| JPS5985552A (en) * | 1982-11-08 | 1984-05-17 | Mitsubishi Electric Corp | Microdiagnosis circuit |
-
1985
- 1985-10-31 JP JP24440185A patent/JPS62105238A/en active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5549570A (en) * | 1978-10-03 | 1980-04-10 | Kubota Ltd | Fuel injection nozzle of internal combustion engine |
| JPS57157354A (en) * | 1981-03-24 | 1982-09-28 | Nec Corp | Data processor |
| JPS5985552A (en) * | 1982-11-08 | 1984-05-17 | Mitsubishi Electric Corp | Microdiagnosis circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62105238A (en) | 1987-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63291134A (en) | Logically integrated circuit | |
| US5018098A (en) | Data transfer controlling apparatus for direct memory access | |
| KR19990071604A (en) | Processing system and method for reading and restoring information in RAM configuration | |
| JPH0527892B2 (en) | ||
| JPS6058487B2 (en) | data processing equipment | |
| JP2518039B2 (en) | Control memory load method for data processor | |
| JPS6049438A (en) | Memory device | |
| JP2693631B2 (en) | Scan out control system | |
| JPH05265701A (en) | Fifo memory | |
| JP2738112B2 (en) | Failure information collection method for information processing equipment | |
| JP3107595B2 (en) | Memory access control device and memory access control method | |
| SU803009A1 (en) | Storage with replacement of faulty cells | |
| JPH05334116A (en) | Debugging control system | |
| JPS6020765B2 (en) | logical device | |
| JPS6218934B2 (en) | ||
| JPS6246021B2 (en) | ||
| JPS6045452B2 (en) | memory circuit | |
| JPS63301338A (en) | Memory with control memory | |
| JPS6136854A (en) | Memory switching device | |
| JPS6113611B2 (en) | ||
| JPS62298837A (en) | Microprogram ipl system | |
| JPH05143387A (en) | Diagnostic mechanism for microprogram | |
| JPH04310124A (en) | Register file | |
| JPS6091461A (en) | Expanding device for data address space of microprocessor | |
| JPS62217483A (en) | Memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |