JPH0527760A - 効果付加装置 - Google Patents

Abstract

(57)【要約】 【目的】 アナログ効果付加処理とディジタル効果付加
処理の処理順序を、物理的接続の切り換えを行なうこと
なく、容易に切り換えることができるようにすることを
目的とする。 【構成】 初期設定（ステップＳ１）が完了すると、ア
ナログ効果付加を行なうディストーション回路の処理設
定値を調整し（ステップＳ３）、モード切換スイッチの
設定状況をチェックする（ステップＳ４）。モード切換
スイッチの設定状態に対応したプログラムリスト可変ル
ーチン処理を行ない（ステップＳ５、Ｓ６）、その後デ
ィジタル効果付加処理を行なうＤＳＰにプログラムや係
数を転送する（ステップＳ７）。このプログラムリスト
可変ルーチン処理においてＤＳＰのワークメモリへの信
号の書込アドレスや読出アドレスを指定し、ＤＳＰ内で
の効果付加の順序を指定したり、出力信号をディストー
ション回路の処理信号とするか最終出力信号とするかを
決定する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本願発明は効果付加装置に関し、
詳細には、アナログ効果付加回路とディジタル効果付加
回路とを備えた効果付加装置に関する。

【０００２】

【従来の技術】電子弦楽器（例えば、ギター等）や電子
オルガン及びシンセサイザー等の電子楽器、さらには他
の音源で発生された音を加工して出力する楽音出力装置
等の音を取り扱う装置においては、いかに豊かな音色の
楽音を出すかが重要な課題となる。この豊かな音を出す
ための手段として、従来から音源等で発生された音の電
気信号に多くの倍音成分を含ませる効果付加処理を施す
ことが行なわれている。このような効果付加装置として
は、従来、アナログ式のものが一般に使用されていた
が、近時、電子技術の発達に伴って、ディジタル式のも
のが普及してきている。このディジタル式の効果付加装
置では、一般に、ＤＳＰ（ディジタル信号処理プロセッ
サ：Digital Signal Processor）を使用しており、ＤＳ
Ｐ内のマイクロプログラムを書き換えることにより、種
々のエフェクト（例えば、リバーブ、ディレイ、コーラ
ス等）を付与することができる。このように一つのＤＳ
Ｐで様々な効果を付与することができることから、ディ
ジタルの効果付加装置が、近時急速に利用されるように
なっている。

【０００３】一方、アナログ式のものは、例えば、ディ
ストーション回路として利用されている。ディストーシ
ョン回路では、ダイオードを双方向に接続し、この双方
向に接続したダイオードにスレッショルド電圧より高い
レベルの過大電圧入力を供給することにより、ダイオー
ドの非線形特性を利用して入力信号を歪ませている。こ
のアナログ式の効果付加装置では、使用しているダイオ
ード等のアナログ素子の非線形特性を利用して入力信号
を歪ませているので、使用するアナログ素子の種類や材
質によって出力波形が微妙に変化し、出力音が各々個性
のある音色となる。このようにアナログ式の効果付加装
置は、その出力音が、使用するアナログ素子の非線形特
性に大きく依存するが、これをディジタル式でシュミレ
ートしようとしてもこの微妙な非線形特性のカーブを正
確に表現することには限界があり、ディジタル式が普及
している現在においても、アナログ式の効果付加回路が
根強く好まれている。また、効果付加装置においては、
単独の効果のみを付加することは希で、例えば、ディレ
イ、ディストーション、コーラス等複数の効果を同時に
かける場合が多い。このような場合、ディジタル式の効
果付加装置、特にＤＳＰを用いたものでは、ＤＳＰの処
理プログラムとして付加する各効果のプログラムリスト
をシリアルに実行することにより複数の効果を簡単に付
加することができ、利用性が優れている。

【０００４】ところが、近時、より高質な音を発生する
ために、複数の効果を付加する場合に、特定の効果をア
ナログ式のもので実現し、他の効果をディジタル式で実
現することが行なわれている。このような従来の効果付
加装置としては、ディジタル効果付加を行なうＤＳＰと
アナログ効果付加を行なうアナログ効果付加回路とを物
理的にシリアルに接続した、いわゆるマルチ効果付加装
置がある。

【０００５】

【発明が解決しようとする課題】しかしながら、このよ
うな従来の効果付加装置、特に、アナログ式とディジタ
ル式の双方の効果付加を行なうことのできるものにあっ
ては、アナログ式効果付加回路とディジタル式効果付加
回路とが物理的にシリアルに接続されていたため、複数
の効果を順次付加して出力を得ようとする場合、アナロ
グ式効果付加回路とディジタル式効果付加回路との物理
的な接続順序に規制され、アナログ式効果付加とディジ
タル式効果付加との関係においては、その効果付加の順
序を容易に変更することができないという問題があっ
た。例えば、アナログ効果付加回路によりディストーシ
ョン処理を行ない、他の効果付加をＤＳＰにより行なっ
て、リバーブ→コーラス→エコー→ディストーションの
順に付与していた効果付加の順序を、コーラス→エコー
→ディストーション→リバーブの順に変更しようとする
と、ＤＳＰを２個用意して、ＤＳＰ→アナログ効果付加
回路→ＤＳＰの順にシリアルに接続し、最初のＤＳＰで
コーラスとエコーの効果付加処理を、その後アナログ効
果付加回路でディストーション処理を、最後にＤＳＰで
リバーブの効果付加処理を行なう必要がある。このよう
に従来の効果付加装置においては、複数の効果付加をア
ナログ式とディジタル式とを使用して行なう場合、アナ
ログ式効果付加回路とディジタル式効果付加回路とが物
理的にシリアルに接続されていたため、複数の効果付加
を行なう場合に、その効果付加の順序を変えようとする
と、該物理的接続の順序を変える必要があり、効果付加
の順序を容易に変更することができず、効果付加装置の
利用性が悪いという問題があった。そこで、本願発明
は、ディジタル効果付加回路とアナログ効果付加回路と
の物理的な接続を変えることなく、複数の効果付加を行
なう場合の効果付加の順序を簡単に変更できるように
し、意図する効果付加を容易に行なえるようにすること
を目的としている。

【０００６】

【課題を解決するための手段】請求項１記載の発明は、
上記目的を達成するため、アナログ素子を利用して入力
音響信号に歪を加え効果付加処理を施すアナログ効果付
加手段と、複数の記憶エリアを有し入力音響信号や前記
アナログ効果付加手段の出力信号を所定エリアに記憶す
る入力メモリ手段と、前記入力メモリ手段に記憶された
信号に少なくとも一種類の効果付加処理をディジタル処
理により施すことの可能なディジタル効果付加手段と、
複数の記憶エリアを有し前記ディジタル効果付加手段の
出力信号を所定エリアに記憶する出力メモリ手段と、前
記入力メモリ手段の読出エリアを指定してディジタル効
果付加手段の処理対象の信号を選択するとともに、ディ
ジタル効果付加手段の出力信号の前記出力メモリ手段へ
の書込エリアを指定して、ディジタル効果付加手段の出
力信号を前記アナログ効果付加手段の処理対象の信号と
するか最終出力信号とするかを決定する信号選択手段
と、を備えている。前記アナログ効果付加手段は、例え
ば、請求項２に記載されているように、ディストーショ
ン回路である。

【０００７】

【作用】請求項１及び請求項２記載の発明においては、
電子弦楽器の効果付加回路において、入力音響信号は、
入力メモリ手段の所定エリアに記憶され、入力メモリ手
段に記憶された入力音響信号は、信号選択手段により選
択されて、ディジタル効果付加手段の処理対象信号とな
り、あるいはそのまま出力メモリ手段の所定エリアに書
き込まれる。ディジタル効果付加手段の処理対象とされ
た入力音響信号は、ディジタル効果付加手段により少な
くとも一種類の効果付加処理がディジタル処理により施
され、信号選択手段により指定された出力メモリ手段の
所定エリアに書き込まれる。出力メモリ手段の所定エリ
アに書き込まれた信号は、その書き込まれた出力メモリ
手段のエリアに応じて、アナログ効果付加手段の処理対
象信号となり、あるいは最終出力信号となる。アナログ
効果付加手段の処理対象信号となった信号は、アナログ
効果付加手段によりアナログ素子を利用した効果付加処
理が施され、前記入力メモリ手段の所定エリアに書き込
まれる。この入力メモリ手段の所定エリアに書き込まれ
た信号は、上記同様に、信号選択手段の選択結果によ
り、ディジタル効果付加手段の処理対象信号となった
り、あるいはそのまま出力メモリ手段の所定エリアに書
き込まれる。出力メモリ手段の最終出力信号エリアに書
き込まれた信号は、最終出力信号として出力される。し
たがって、信号選択手段により入力メモリ手段への書き
込みエリア及び出力メモリ手段への書き込みエリアを適
宜選択することにより、ディジタル効果付加手段とアナ
ログ効果付加手段の接続順序を、物理的な接続関係を変
えることなく、適宜変更することができ、ディジタル効
果付加手段とアナログ効果付加手段の処理順序を適宜変
更することができる。その結果、複数の効果付加を行な
う場合の効果付加の順序を簡単に変更でき、意図する効
果付加を容易に行なうことができる。

【０００８】

【実施例】以下、本願発明を実施例に基づいて具体的に
説明する。図１から図２４は、本願発明の効果付加装置
の一実施例を示す図である。図１は、本願発明の効果付
加装置を適用した電子弦楽器１の概略構成図であり、電
子弦楽器１は、ピックアップ２、オペアンプ３、電子回
路部４、トーンコントロール部５、ボリュウム６及びア
ウトプット端子７等を備えている。

【０００９】電子弦楽器１は、ピックアップ２で弦振動
を検出し、ピックアップ２の検出した弦振動は、オペア
ンプ３で増幅されてアナログの入力音響信号として電子
回路部４に入力される。電子回路部４は、入力される弦
振動の音響信号に、後述するように、効果付加処理を行
なって出力信号としてトーンコントロール部５に出力す
る。この出力信号は、トーンコントロール部５でトーン
制御され、ボリュウム６でレベル調整された後、アウト
プット端子７を介して出力される。

【００１０】トーンコントロール部５は、コンデンサ８
と可変抵抗９により構成されており、可変抵抗９を調整
することによりトーン制御を行なう。

【００１１】電子回路部４は、図２に示すように、Ａ／
Ｄ変換器１１、１２、ＤＳＰ（ディジタル信号処理プロ
セッサ：Digital Signal Processor）１３、Ｄ／Ａ変換
器１４、１５、マイクロコンピュータ１６、ディストー
ション回路１７及びコンソール１８等を備えている。

【００１２】ＤＳＰ１３は、２つの入力端子Ｅｉ、Ａｉ
と２つの出力端子Ｗｏ、Ａｏを備えており、後述するよ
うに、ディジタル処理により入力信号に効果付加処理を
施し、あるいはそのまま最終出力信号とする。ＤＳＰ１
３は、その入力端子Ｅｉに、Ａ／Ｄ変換器１１からの入
力音響信号ＷINが入力され、その入力端子Ａｉに、Ａ／
Ｄ変換器１２からの信号が入力される。ＤＳＰ１３は、
出力信号を最終出力信号として出力端子Ｅｏを介してＤ
／Ａ変換器１４に、あるいはアナログ効果付加処理用信
号として出力端子Ａｏを介してＤ／Ａ変換器１５に出力
する。

【００１３】Ｄ／Ａ変換器１５は、ＤＳＰ１３からのデ
ィジタル信号をアナログ変換し、アナログ信号としてデ
ィストーション回路１７に出力する。

【００１４】ディストーション回路（アナログ効果付加
手段）１７は、図３に示すように、バッファ２１、増幅
回路２２、クリップ回路２３及び増幅回路２４で構成さ
れている。

【００１５】Ｄ／Ａ変換器１５から入力された入力信号
は、バッファ２１を介して増幅回路２２に入力され、バ
ッファ２１の増幅率は、マイクロコンピュータ１６から
入力される信号（電圧Ｖ）により制御される。このバッ
ファ２１の増幅率により後述するクリップ回路２３での
クリップ位置を調整している。

【００１６】増幅回路２２は、オペアンプＯＰ１及び抵
抗Ｒ１で構成され、バッファ２１からの入力信号を増幅
してクリップ回路２３に出力する。

【００１７】クリップ回路２３は、双方向に並列に接続
された２つのダイオードＤ１、Ｄ２により構成され、増
幅回路２２から入力される信号のプラス側及びマイナス
側のレベルをクリップして増幅回路２４に出力する。す
なわち、増幅回路２２からの信号のプラス側のレベルを
ダイオードＤ２のスレッショルドレベルでクリップし、
マイナス側のレベルをダイオードＤ１のスレッショルド
レベルでクリップする。クリップ回路２３は、増幅回路
２２からの信号をこのようにダイオードＤ１、Ｄ２でク
リップして入力信号の波形を歪ませ、歪波形の信号を増
幅回路２４に出力する。

【００１８】増幅回路２４は、抵抗Ｒ２、Ｒ３及びオペ
アンプＯＰ２で構成されており、増幅回路２４は、クリ
ップ回路２３からの歪波形信号を増幅して、図２のＡ／
Ｄ変換器１２に出力する。

【００１９】再び図２において、Ａ／Ｄ変換器１２は、
ディストーション回路１７から入力されるアナログ信号
をディジタル変換し、ディジタル信号としてＤＳＰ１３
の入力端子Ａｉに出力する。

【００２０】一方、Ａ／Ｄ変換器１１には、上記ピック
アップ２で検出された弦振動信号（アナログ入力音響信
号）がオペアンプ３を介して入力され、Ａ／Ｄ変換器１
１は、アナログの入力音響信号をディジタル変換してデ
ィジタルの入力音響信号ＷINとしてＤＳＰ１３に出力す
る。

【００２１】また、Ｄ／Ａ変換器１４は、ＤＳＰ１２か
らの最終出力信号をアナログ変換し、アナログ最終出力
信号として図１のトーンコントロール部５に出力する。

【００２２】マイクロコンピュータ１６は、ＣＰＵ（Ce
ntral Processing Unit)、ＲＯＭ（Read Only Memory)
及びＲＡＭ（Random Access Memory)等を備え、電子回
路部４の各部を制御して効果付加装置としての処理を実
行する。すなわち、マイクロコンピュータ１５は、その
ＲＯＭに、エフェクト回路としてのプログラム、その他
必要なデータや係数等が格納しており、ＲＡＭを、ワー
クエリアとして利用する。マイクロコンピュータ１６
は、ＲＯＭ内のプログラムをＤＳＰ１３に転送して、Ｄ
ＳＰ１３に効果付加処理を行なわせたり、ディストーシ
ョン回路１７に上記クリップ位置調整用信号（クリップ
電圧：Ｖ）を出力して、ディストーション回路１７によ
るディストーション処理を制御する。

【００２３】コンソール１８は、電子弦楽器１を演奏操
作する際に使用する各種スイッチやボリュウム等を備
え、特に、ディストーション回路１７の歪レベルを調整
するボリュウムや後述するモード選択スイッチを備えて
いる。

【００２４】ＤＳＰ１３は、複数の種類の効果付加処理
を行ない、例えば、リバーブ、コーラス及びディレイ等
を行なう。これらの各効果付加処理のいずれの処理を行
なうか、またこれらの各効果付加処理をいずれの順序で
行なうかは、マイクロコンピュータ１６から転送されて
くるマイクロプログラムやデータ及び係数により設定さ
れる。

【００２５】例えば、ＤＳＰ１３は、コーラス及びディ
レイの処理を順番に行なう場合、図４にその疑似的な処
理ブロックとして示すように、コーラス処理部３０とデ
ィレイ処理部４０を形成する。

【００２６】コーラス処理部３０は、乗算器３１、加算
器３２、符号検出部３３、ＡＬＵ（Arithmetic and Log
ic Unit）３４、加算器３５、遅延部３６及び加算器３
７で構成され、ディレイ処理部４０は、遅延部４１及び
加算器４２で構成されている。

【００２７】コーラス処理部３０は、その乗算器３１、
加算器３２、符号検出部３３、ＡＬＵ３４及び加算器３
５により三角波を形成し、形成した三角波に基づいて遅
延部３６で順次入力信号ＷINPを遅延させて、遅延させ
た入力信号ＷINPと遅延させない入力信号ＷINPとを加算
してコーラス出力としてディレイ処理部４０に出力す
る。すなわち、コーラス処理部３０の乗算器３１には、
鋸波レートＷLF1及び鋸波レートＰRATが入力されてお
り、乗算器３１は、鋸波レートＷLF1と鋸波レートＰRAT
とを乗算処理して加算器３２に出力する。加算器３２に
は、鋸波レートＷCC0が入力されており、加算器３２は
鋸波レートＷCC0から乗算器３１の乗算結果を減算して
符号検出部３３に出力する。符号検出部３３は、加算器
３２の減算結果の符号検出を行ない、その検出結果によ
りＡＬＵ３４での演算方法を指示する。ＡＬＵ３４は、
符号検出部３３での検出結果が正であると、前回の演算
結果にゼロ（０）である定数ＷZROを加算して出力し、
符号検出部３３での検出結果が負であると、定数ＷZRO
から前回の演算結果を減算して出力する。このＡＬＵ３
４の演算結果は、上記加算器３２に鋸波レートＷCC0と
して出力されるとともに、加算器３５に出力され、加算
器３５で「００」が加算されて遅延部３６に三角波とし
て出力される。

【００２８】一方、遅延部３６には、入力信号ＷINPが
入力されており、遅延部３６は、入力信号ＷINPを所定
の遅延時間Ｔ00だけ入力信号ＷINPを遅延させるととも
に、三角波に基づいた時間だけ遅延させてコーラス遅延
出力ＷCC2として加算器３７に出力する。加算器３７に
は、入力信号ＷINPが入力されており、加算器３７は、
遅延部３６で遅延された入力信号ＷINPと遅延されてい
ない入力信号ＷINPとを加算してコーラス出力ＷCC3とし
てディレイ処理部４０に出力する。

【００２９】ディレイ処理部４０は、コーラス処理部３
０のコーラス出力ＷCC3を所定時間だけ遅延させて出力
する。すなわち、コーラス処理部３０のコーラス出力Ｗ
CC3は、遅延部４１及び加算器４２に入力され、遅延部
４１は、コーラス出力ＷCC3を所定時間だけ遅延させて
ディレイ遅延出力ＷDD0として加算器４２に出力する。
加算器４２は、コーラス出力ＷCC3とディレイ遅延出力
ＷDD0とを加算し、加算結果をディレイ出力ＷDD1として
出力する。

【００３０】また、ＤＳＰ１３は、効果付加処理として
リバーブを行なう場合、図５にその疑似的回路を示すよ
うに、オールパスフィルタ５０、コムフィルタα６０、
コムフィルタβ７０、コムフィルタγ８０及び混合処理
部９０を形成する。

【００３１】オールパスフィルタ５０は、加算器５１、
５２、乗算器５３、５４及び遅延部５５で構成され、加
算器５１には、入力信号ＷINR及び乗算器５３の出力が
入力されている。加算器５１は、入力信号ＷINRと乗算
器５３の乗算結果を加算し、遅延部５５及び乗算器５４
に出力する。遅延部５５は、加算器５１の加算結果を所
定時間遅延させて加算器５２及び乗算器５３に出力し、
乗算器５３には、またオールパスフィルタ係数ＰALKが
入力されている。乗算器５３は、遅延部５５の出力にオ
ールパスフィルタ係数ＰALKを乗算し、乗算結果を加算
器５１に出力する。乗算器５４には、オールパスフィル
タ係数ＰALLが入力されており、乗算器５４は、加算器
５１の出力にオールパスフィルタ係数ＰALLを乗算して
加算器５２に出力する。加算器５２は、遅延部５５の出
力と乗算器５４の出力を加算処理し、加算結果をオール
パスフィルタ出力ＷALMとして各コムフィルタ６０、７
０、８０に出力する。

【００３２】コムフィルタα６０は、乗算器６１、加算
器６２、６３及び遅延部６４で構成されており、上記オ
ールパスフィルタ出力ＷALMは、加算器６２に入力され
ている。加算器６２には、さらに乗算器６１の出力が入
力されており、加算器６２は、オールパスフィルタ出力
ＷALMと乗算器６１の出力とを乗算処理して遅延部６４
及び加算器６３に出力する。遅延部６４は、加算器６２
の加算結果を所定時間遅延させて乗算器６１に出力する
とともに、加算器６２の加算結果を所定時間遅延させて
加算器６３に出力する。乗算器６１には、また櫛形フィ
ルタリング係数ＰCOMが入力されており、乗算器６１
は、遅延部６４からの信号に櫛形フィルタリング係数Ｐ
COMを乗算処理して加算器６２に出力する。加算器６３
は、加算器６２の加算結果に遅延部６４の出力を加算処
理し、加算結果をコムフィルタα出力ＷRV0として混合
処理部９０に出力する。

【００３３】コムフィルタβ７０は、乗算器７１、加算
器７２、７３及び遅延部７４で構成されており、上記コ
ムフィルタα６０同様に処理を行なって処理結果をコム
フィルタβ出力ＷRV1として混合処理部９０に出力す
る。

【００３４】また、コムフィルタγ８０は、乗算器８
１、加算器８２、８３及び遅延部８４で構成され、上記
コムフィルタα６０と同様の処理を行なって処理結果を
コムフィルタγ出力ＷRV2として混合処理部９０に出力
する。

【００３５】混合処理部９０は、２つの加算器９１、９
２で構成されている。加算器９１には、コムフィルタα
６０からのコムフィルタα出力ＷRV0及びコムフィルタ
β７０からのコムフィルタβ出力ＷRV1が入力されてお
り、加算器９１は、これらコムフィルタα出力ＷRV0と
コムフィルタβ出力ＷRV1とを加算して加算結果を加算
器９２に出力する。加算器９２には、さらにコムフィル
タγ８０からのコムフィルタγ出力ＷRV2が入力されて
おり、加算器９２は、加算器９１の加算結果にコムフィ
ルタγ出力ＷRV2を加算処理して、加算結果をリバーブ
出力ＷRV3として出力する。

【００３６】図６は、ＤＳＰ１３の具体的な回路構成図
である。ＤＳＰ１３は、プログラムメモリ１０１、制御
回路１０２、入力レジスタ（ＰＩ１）１０３、入力レジ
スタ（ＰＩ２）１０４、係数メモリ（Ｐ）１０５、ワー
クメモリ（Ｗ）１０６、出力レジスタ（ＯＲ０）１０
７、出力レジスタ（ＯＲ１）１０８、遅延処理部２０
０、乗算部３００及び加減算部４００等を有している。
上記ＤＳＰ１３の各部は、内部バス１０９により接続さ
れている。

【００３７】プログラムメモリ１０１には、効果付加装
置としてのプログラムが格納され、このプログラムは、
図２に示すマイクロコンピュータ１６から書き込まれ
る。プログラムメモリ１０１には、図示しないアドレス
カウンタが接続されており、プログラムメモリ１０１
は、このアドレスカウンタのアドレス指定により順次プ
ログラム内容を制御回路１０２に供給する。

【００３８】制御回路１０２は、プログラムメモリ１０
１内のプログラムに従ってＤＳＰ１３の各部を制御し
て、効果付加処理を実行し、その詳細な処理内容につい
ては後述する。また、制御回路１０２には、後述する加
減算部４００から符号フラグＦ（ＡＲ）が入力され、制
御回路１０２は、この符号フラグＦ（ＡＲ）に基づいて
加減算部４００や乗算部３００の処理を制御する。

【００３９】入力レジスタ（ＰＩ０）１０３には、入力
端子Ｅｉを介してＡ／Ｄ変換器１１からの入力音響信号
ＷINが入力され、入力レジスタ（ＰＩ０）１０３は、こ
の入力音響信号ＷINを一旦格納した後、内部バス１０９
を介してワークメモリ（Ｗ）１０６に転送する。

【００４０】入力レジスタ（ＰＩ１）１０４には、入力
端子Ａｉを介してＡ／Ｄ変換器１２からの信号が入力さ
れ、入力レジスタ（ＰＩ１）１０４は、この入力信号を
一旦格納した後、内部バス１０９を介してワークメモリ
（Ｗ）１０６に転送する。

【００４１】係数メモリ（Ｐ）１０５は、ＤＳＰ１３に
より効果付加処理を行なうために必要な各種係数を格納
するためのレジスタである。これら各種係数は、図２の
マイクロコンピュータ１６のＲＯＭに記憶されており、
マイクロコンピュータ１６が、ＲＯＭから係数を読み出
して係数メモリ（Ｐ）１０５に書き込む。係数メモリ
（Ｐ）１０５にセットされる係数としては、図７に係数
メモリ（Ｐ）１０５のメモリマップとして示すように、
そのアドレス０に鋸波レートＰRATが、そのアドレス１
にオールパスフィルタ係数ＰALKが、そのアドレス２に
オールパスフィルタ係数ＰALLが、そのアドレス３に櫛
形フィルタリング係数ＰCOMが、設定される。

【００４２】ワークメモリ（Ｗ）１０６は、入力レジス
タ（ＰＩ０）１０３及び入力レジスタ（ＰＩ１）１０４
を介して入力された入力音響信号ＷINや入力信号及び後
述する乗算部３００及び加減算部４００での演算結果の
データ等を一時的に格納するワーク用メモリである。こ
のワークメモリ（Ｗ）１０６に格納されるデータとして
は、例えば、図８にワークメモリ（Ｗ）１０６のメモリ
マップとして示すように、そのアドレス０に入力信号Ｗ
INPが、そのアドレス１に入力信号ＷINRが、そのアドレ
ス２に鋸波レートＷLF1が、そのアドレス３に鋸波レー
トＷCC0が、そのアドレス４に定数ＷZROが、そのアドレ
ス５にコーラス遅延出力ＷCC2が、そのアドレス６にコ
ーラス出力ＷCC3が、そのアドレス７にディレイ遅延出
力ＷDD0が、そのアドレス８にディレイ出力ＷDD1が、そ
のアドレス９にオールパスフィルタ出力ＷALMが、その
アドレス１０にコムフィルタα出力ＷRV0が、そのアド
レス１１にコムフィルタβ出力ＷRV1が、そのアドレス
１２にコムフィルタ出力γＷRV2が、そのアドレス１３
にリバーブ出力ＷRV3が、格納される。

【００４３】したがって、このワークメモリ（Ｗ）１０
６は、複数の記憶エリアを有し入力音響信号や前記アナ
ログ効果付加手段の出力信号を所定エリアに記憶する入
力メモリ、及び複数の記憶エリアを有し前記ディジタル
効果付加手段の出力信号を所定エリアに記憶する出力メ
モリとして機能する。

【００４４】遅延処理部２００は、遅延オフセットメモ
リ２０１、レジスタ（ＬＦ）２０２、レジスタ（ＴＲ）
２０３、ゲート２０４、２０５、加算器２０６、レジス
タ（ＥＲ）２０７、レジスタ（ＥＡ）２０８、レジスタ
（Ｅ０）２０９、レジスタ（Ｅ１）２１０及び遅延用メ
モリ２１１を有しており、遅延オフセットメモリ２０１
には、マイクロコンピュータ１６から各種オフセット
値、例えば、Ｔ00等が書き込まれる。遅延オフセットメ
モリ２０１に書き込まれた各種オフセット値は、レジス
タ（ＴＲ）２０３にセットされ、レジスタ（ＴＲ）２０
３からゲート２０５を介して加算器２０６に出力され
る。ゲート２０５にはレジスタ（ＬＦ）２０２のセット
値が入力されており、ゲート２０５は、レジスタ（Ｔ
Ｒ）２０３とレジスタ（ＬＦ）２０２の値を選択的に加
算器２０６に出力する。このレジスタ（ＬＦ）２０２に
は、後述する加減算部４００からの値がセットされる。
加算器２０６には、さらにゲート２０４からの値が入力
され、ゲート２０４には、制御回路１０２からのカウン
タのカウント値ＳＣが入力されるとともに、加算器２０
６の出力がレジスタ（ＥＲ）２０７を介して入力され
る。ゲート２０４は、この両入力を選択的に加算器２０
６に出力する。

【００４５】加算器２０６は、ゲート２０４とゲート２
０５からの両入力を加算処理し、加算結果をレジスタ
（ＥＲ）２０７及びレジスタ（ＥＡ）２０８に出力す
る。レジスタ（ＥＡ）２０８にセットされた加算結果
は、遅延用メモリ２１１に出力され、遅延用メモリ２１
１のアドレスとして使用される。遅延用メモリ２１１に
は、レジスタ（Ｅ０）２０９を介してＤＳＰ１３の各種
データが入力され、遅延用メモリ２１１は、レジスタ
（Ｅ０）２０９を介して入力された各種データを上記ア
ドレス指定に基づいて読み出すことにより該データを遅
延させてレジスタ（Ｅ１）２１０に出力する。レジスタ
（Ｅ１）２１０にセットされたデータは、バス１０９を
介してＤＳＰ１３の各部に出力され、各種効果付加処
理、特にコーラス処理やディレイ処理に使用される。

【００４６】乗算部３００は、ゲート３０１、３０２、
レジスタ（Ｍ０）３０３、（Ｍ１）３０４、ゲート３０
５、乗算器３０６及びレジスタ（ＭＲ）３０７を有して
おり、ゲート３０１、３０２には、上記係数メモリ
（Ｐ）１０５やワークメモリ（Ｗ）１０６及び入力レジ
スタ（ＰＩ０）１０３や入力レジスタ（ＰＩ１）１０４
からの出力が入力される。

【００４７】ゲート３０１、３０２は、上記制御回路１
０２によりその動作が制御され、入力されるどのデータ
をレジスタ（Ｍ０）３０３及びレジスタ（Ｍ１）３０４
に出力するかを制御している。レジスタ（Ｍ０）３０３
は、ゲート３０１を介して入力されるデータを一時格納
し、乗算器３０６に出力するとともに、ゲート３０１に
フィードバックする。レジスタ（Ｍ１）３０４は、ゲー
ト３０２を介して入力されるデータを一時格納し、ゲー
ト３０５を介して乗算器３０６に出力するとともに、ゲ
ート３０２にフィードバックする。ゲート３０５には、
後述する加減算部４００からのデータも入力されてお
り、ゲート３０５は、制御回路１０２の制御下で作動し
て、レジスタ（Ｍ１）３０４及び加減算部４００からの
データを選択して乗算器３０６に出力する。乗算器３０
６は、レジスタ（Ｍ０）３０３及びレジスタ（Ｍ１）３
０４から入力されるデータを乗算処理し、その演算結果
をレジスタ（ＭＲ）３０７に出力する。レジスタ（Ｍ
Ｒ）３０７は、乗算器３０６の乗算結果を一時格納した
後、ゲート３０２及び加減算部４００に出力する。

【００４８】加減算部４００は、ゲート４０１、４０
２、レジスタ（Ａ０）４０３、レジスタ（Ａ１）４０
４、ゲート４０５、４０６、加減算器４０７、レジスタ
（ＡＲ）４０８、クリッパー４０９及びレジスタ（Ｓ
Ｒ）４１０等を有しており、ゲート４０１、４０２に
は、上記係数メモリ（Ｐ）１０５やワークメモリ（Ｗ）
１０６及び入力レジスタ（ＰＩ０）１０３や入力レジス
タ（ＰＩ１）１０４からの出力が入力される。

【００４９】ゲート４０１、４０２は、上記制御回路１
０２によりその動作が制御され、入力されるどのデータ
をレジスタ（Ａ０）４０３及びレジスタ（Ａ１）４０４
に出力するかを制御している。レジスタ（Ａ０）４０３
は、ゲート４０１を介して入力されるデータを一時格納
し、ゲート４０５に出力するとともに、ゲート４０１に
フィードバックする。レジスタ（Ａ１）４０４は、ゲー
ト４０２を介して入力されるデータを一時格納し、ゲー
ト４０６に出力するとともに、ゲート４０２にフィード
バックする。ゲート４０５には、上記乗算部３００のレ
ジスタ（ＭＲ）３０７からのデータも入力されており、
ゲート４０５は、制御回路１０２の制御下で作動して、
レジスタ（Ａ０）４０３及び乗算部３００からのデータ
を選択して加減算器４０７に出力する。ゲート４０６に
は、レジスタ（Ａ１）４０４からのデータの他に、加減
算器４０７の演算結果のデータがレジスタ（ＡＲ）４０
８を介して入力されており、ゲート４０６は、制御回路
１０２の制御下で作動して、入力データを選択して加減
算器４０７に出力する。

【００５０】加減算器４０７は、入力データに加算処理
あるいは減算処理を行ない、演算結果を、レジスタ（Ａ
Ｒ）４０８に出力する。レジスタ（ＡＲ）４０８は、加
減算器４０７の演算結果をクリッパー４０９、ゲート４
０６及び遅延処理部２００のレジスタ（ＬＦ）２０２に
出力するとともに、演算結果の最大ビットを符号情報を
示す符号フラグＦ（ＡＲ）として制御回路１０２に出力
する。クリッパー４０９は、データのオーバーフローを
防止するためのものであり、クリッパー４０９を通過し
たデータは、レジスタ（ＳＲ）４１０に供給される。レ
ジスタ（ＳＲ）４１０の出力は、乗算部３００のゲート
３０５に出力されるとともに、ある１音についての処理
の演算結果として内部バス１０９を介してワークメモリ
（Ｗ）１０６に供給される。

【００５１】これら乗算部３００及び加減算部４００で
の演算結果は、加減算部４００からバス１０９を介して
ワークメモリ（Ｗ）１０６に出力され、すべての演算処
理の終了したデータは、ワークメモリ（Ｗ）１０６から
出力レジスタ（ＯＲ０）１０７あるいは出力レジスタ
（ＯＲ１）１０８に出力される。この出力データを出力
レジスタ（ＯＲ０）１０７に出力するか、出力レジスタ
（ＯＲ１）１０８に出力するかは、制御回路１０２によ
り制御される。したがって、制御回路１０２は、入力メ
モリ（ワークメモリ（Ｗ）１０６）の読出エリアを指定
してディジタル効果付加手段（ＤＳＰ１３）の処理対象
の信号を選択するとともに、ディジタル効果付加手段の
出力信号の出力メモリ（ワークメモリ（Ｗ）１０６）へ
の書込エリアを指定して、ディジタル効果付加手段の出
力信号をアナログ効果付加手段（ディストーション回路
１７）の処理対象の信号とするか最終出力信号とするか
を決定する信号選択手段として機能する。

【００５２】出力レジスタ（ＯＲ０）１０７は、入力さ
れたデータを出力端子Ｅｏを介して最終出力信号として
図２に示すＤ／Ａ変換器１４に出力し、出力レジスタ
（ＯＲ１）１０８は、入力されたデータを出力端子Ａｏ
を介してディストーション処理用（アナログ効果付加処
理用）のデータとして図２に示すＤ／Ａ変換器１５に出
力する。

【００５３】次に作用について説明する。電子弦楽器１
は、ピックアップ２で検出した弦振動をオペアンプ３で
増幅して電子回路部４に入力し、電子回路部４で効果付
加処理（エフェクト処理）を行なう。電子弦楽器１は、
電子回路部４で効果付加処理を施して信号を、トーンコ
ントロール部５でトーン制御した後、アウトプット端子
７を介して、図外の楽音発生装置等に出力する。

【００５４】この電子回路部４による効果付加処理は、
図２に示すように、そのＤＳＰ１３及びディストーショ
ン回路１７により行なう。このとき、ＤＳＰ１３は、複
数の種類の効果付加処理を設定された順序で実行するこ
とができ、また、その複数の種類の効果付加処理の途中
あるいは最初か最後にディストーション回路１７による
ディストーション処理を実行する。ＤＳＰ１３による効
果付加の順序やディストーション処理の順序をどのよう
に設定するかは、図２に示すコンソール１８のモード選
択スイッチにより設定することができる。また、ディス
トーション回路１７によるディストーション処理のクリ
ップ位置をコンソール１８のボリュウムにより設定する
ことができる。

【００５５】すなわち、電子回路部４は、図９に示すよ
うに、電子弦楽器１の電源が投入されると、まずイニシ
ャライズ処理を行ない（ステップＳ１）、コンソール１
８のボリュウムの調整が行なわれたかどうかチェックす
る（ステップＳ２）。ボリュウムの調整が行なわれたと
きには、調整されたボリュウム値に対応したクリップ電
圧をディストーション回路１７に出力し（ステップＳ
３）、次にコンソール１８のモードスイッチの設定状態
をチェックする（ステップＳ４）。また、ステップＳ２
でボリュウムの設定値が変化していないときには、その
ままステップＳ４に移行してモード選択スイッチの状態
をチェックする。

【００５６】いま、電子弦楽器１は、モード１とモード
２とを備えており、モード１は、図１０に示すように、
効果付加処理を、リバーブ→ディストーション→コーラ
ス→ディレイの順に行なうモードであり、モード２は、
図１１に示すように、効果付加処理を、コーラス→ディ
レイ→ディストーション→リバーブの順に行なうモード
である。

【００５７】ステップＳ４で、モード選択スイッチの設
定が変化したかどうかチェックし、変化していないとき
には、モードの選択が行なわれていないと判断して、ス
テップＳ２に戻り、同様の処理を行なう。ステップＳ４
で、モード選択スイッチがモード１に切り換えられる
と、後述するプログラムリスト可変ルーチンＡの処理を
実行し（ステップＳ５）、対応するマイクロプログラム
及び係数をＤＳＰ１３に転送して、ＤＳＰ１３による処
理に移行する（ステップＳ７）。また、ステップＳ４で
モード選択スイッチがモード２に切り換えられると、後
述するプログラムリスト可変ルーチンＢの処理を実行し
（ステップＳ６）、対応するマイクロプログラム及び係
数をＤＳＰ１３に転送して、ＤＳＰ１３による処理に移
行する（ステップＳ７）。以上によりＤＳＰ１３による
効果付加処理及びディストーション回路１７による効果
付加処理の前処理が完了したことになる。

【００５８】次に、上記プログラムリスト可変ルーチン
Ａについて説明する。プログラムリスト可変ルーチンＡ
の処理は、上記図９のステップＳ４でモード選択スイッ
チがモード１に設定されたときに移行し、図１２に示す
ように、まず、後述するディジタル入力処理のステップ
ＤＩを、ＰＩ０→ＷINR、すなわち、入力レジスタ（Ｐ
Ｉ０）１０３の入力データをワークメモリ（Ｗ）１０６
のアドレス０に入力信号ＷINRとして書き込むものとし
て設定する（ステップＰＡ１）。次に、後述するディレ
イ処理におけるステップＤ５を、ＳＲ→ＷDD1及びＳＲ
→ＯＲ０、すなわち、レジスタ（ＳＲ）４１０のデータ
をワークメモリ（Ｗ）１０６のアドレス８にディレイ出
力ＷDD1として書き込み、レジスタ（ＳＲ）４１０のデ
ータを出力レジスタ（ＯＲ０）１０７に転送するものと
して設定する（ステップＰＡ２）。さらに、後述するア
ナログ入力処理のステップＡＩを、ＰＩ１→ＷINP、す
なわち、入力レジスタ（ＰＩ１）１０４の入力データを
ワークメモリ（Ｗ）のアドレス０に入力信号ＷINPとし
て書き込むものとして設定する（ステップＰＡ３）。次
に、後述する混合処理におけるステップＭ７を、ＷRV3
→ＯＲ１、すなわち、ワークメモリ（Ｗ）１０６のアド
レス１３のリバーブ出力ＷRV3を出力レジスタ（ＯＲ
１）１０８に転送する処理として設定する（ステップＰ
Ａ４）。

【００５９】次に、上記プログラムリスト可変ルーチン
Ｂの処理について説明する。プログラムリスト可変ルー
チンＢの処理は、上記図９のステップＳ４でモード選択
スイッチがモード２に設定されたときに移行し、図１３
に示すように、まず、後述するディジタル入力処理のス
テップＤＩを、ＰＩ０→ＷINP、すなわち、入力レジス
タ（ＰＩ０）１０３の入力データをワークメモリ（Ｗ）
１０６のアドレス０に入力信号ＷINPとして書き込むも
のとして設定する（ステップＰＢ１）。次に、後述する
ディレイ処理におけるステップＤ５を、ＳＲ→ＷDD1及
びＳＲ→ＯＲ１、すなわち、レジスタ（ＳＲ）４１０の
データをワークメモリ（Ｗ）１０６のアドレス８にディ
レイ出力ＷDD1として書き込み、レジスタ（ＳＲ）４１
０のデータを出力レジスタ（ＯＲ１）１０７に転送する
ものとして設定する（ステップＰＢ２）。さらに、後述
するアナログ入力処理のステップＡＩを、ＰＩ１→ＷIN
R、すなわち、入力レジスタ（ＰＩ１）１０４の入力デ
ータをワークメモリ（Ｗ）のアドレス０に入力信号ＷIN
Rとして書き込むものとして設定する（ステップＰＢ
３）。次に、後述する混合処理におけるステップＭ７
を、ＷRV3→ＯＲ０、すなわち、ワークメモリ（Ｗ）１
０６のアドレス１３のリバーブ出力ＷRV3を出力レジス
タ（ＯＲ０）１０７に転送する処理として設定する（ス
テップＰＢ４）。

【００６０】このように、プログラムリスト可変ルーチ
ンの処理によりモード１あるいはモード２に対応してワ
ークメモリ（Ｗ）１０６へのデータの書込エリアを指定
するとともに、ワークメモリ（Ｗ）１０６のデータの出
力先を指定している。設定されたモードに対応してプロ
グラムリスト可変ルーチン処理を完了すると、図９のス
テップＳ７で示したように、マイクロプログラム及び係
数をＤＳＰ１３に転送し、ＤＳＰ１３による処理に移行
する。

【００６１】次に、ＤＳＰ１３での処理を説明する。Ｄ
ＳＰ１３は、図１４に示す処理を順次行なうことにより
効果付加処理を行なう。すなわち、ＤＳＰ１３は、マイ
クロコンピュータ１６から転送されてきたマイクロプロ
グラムに従って、ディジタル入力処理（ステップＴ１）
→コーラス処理（ステップＴ２）→ディレイ処理（ステ
ップＴ３）→アナログ入力処理（ステップＴ４）→リバ
ーブ処理（ステップＴ５）の順に処理を実行する。

【００６２】以下、各処理について順次説明する。 ディジタル入力処理 まず、ディジタル入力処理について図１５に基づいて説
明する。入力音響信号ＷINは、図２に示すＡ／Ｄ変換器
１１からＤＳＰ１３の入力端子Ｅｉに入力され、入力端
子Ｅｉから図６に示す入力レジスタ（ＰＩ０）１０３に
セットされる。入力レジスタ（ＰＩ０）１０３にセット
された入力音響信号ＷINは、上記プログラムリスト可変
ルーチンの設定処理に対応して、図１５に示すように、
モード１のときには、入力レジスタ（ＰＩ０）１０３に
セットされた入力音響信号をワークメモリ（Ｗ）１０６
のアドレス１に入力信号ＷINRとして書き込み、モード
２のときには、入力レジスタ（ＰＩ）１０３にセットさ
れた入力音響信号をワークメモリ（Ｗ）１０６のアドレ
ス０に入力信号ＷINRとして書き込む（ステップＤ
Ｉ）。すなわち、ワークメモリ（Ｗ）１０６のアドレス
１は、リバーブの効果付加処理用の入力データを格納す
るアドレスであり、アドレス０は、コーラスの効果付加
処理用の入力データを格納するアドレスである。そこ
で、設定されたモードに対応してワークメモリ（Ｗ）１
０６への入力信号の書き込みアドレスを変えている。い
ま、モード２に設定されているので、入力レジスタ（Ｐ
Ｉ）１０３にセットされた入力音響信号をワークメモリ
（Ｗ）１０６のアドレス０に入力信号ＷINRとして書き
込む。

【００６３】コーラス処理 次に、コーラス処理について図１６に基づいて説明す
る。入力信号が、ワークメモリ（Ｗ）１０６のアドレス
０に入力信号ＷINRとして書き込まれると、ＤＳＰ１３
は、コーラス処理を実行する。

【００６４】コーラス処理では、まず、ワークメモリ
（Ｗ）１０６から鋸波レートＷLF1を読み出して乗算部
３００のレジスタ（Ｍ１）３０４に転送し、係数メモリ
（Ｐ）１０５から鋸波レートＰRATを読み出してレジス
タ（Ｍ０）３０３に転送する（ステップＣ１）。また、
ワークメモリ（Ｗ）１０６から入力信号ＷINPを読み出
し、遅延用メモリ２１１のアドレス（００）のエリアに
転送する（ステップＣ１）。次に、レジスタ（Ｍ１）３
０４の鋸波レートＷLF1及びレジスタ（Ｍ０）３０３の
鋸波レートＰRATを乗算器３０６に転送して乗算処理
（ＷLF1×ＰRAT）し、乗算結果を加減算部４００のレジ
スタ（Ａ０）４０３に転送する（ステップＣ２）。ま
た、ワークメモリ（Ｗ）１０６から鋸波レートＷCC0を
読み出してレジスタ（Ａ１）４０４に転送する（ステッ
プＣ２）。レジスタ（Ａ１）４０４の鋸波レートＷCC0
及びレジスタ（Ａ０）４０３の乗算結果を加減算器４０
７に転送して、鋸波レートＷCC0から該乗算結果を減算
処理｛ＷCC0−（ＷLF1×ＰRAT）｝し、減算結果をレジ
スタ（ＡＲ）４０８に転送する（ステップＣ３）。この
レジスタ（ＡＲ）４０８から符号フラグＦ（ＡＲ）を制
御回路１０２に符号データＳＦ０として出力し、さらに
ワークメモリ（Ｗ）１０６から定数ＷZRO及び鋸波レー
トＷCC0を読み出して、定数ＷZROをレジスタ（Ａ１）４
０４に、鋸波レートＷCC0をレジスタ（Ａ０）４０３に
転送する（ステップＣ３）。

【００６５】ステップＣ４で、符号データＳＦ０が１か
どうか（符号データＳＦ０が１のとき負、符号データＳ
Ｆ０が０のとき正）チェックし、符号データＳＦ０が１
でないとき、すなわち符号データＳＦ０が正を示してい
るときには、まず、レジスタ（ＡＲ）４０８のデータを
レジスタ（ＳＲ）４１０に転送し、その後レジスタ（Ａ
１）４０４の定数ＷZRO及びレジスタ（Ａ０）４０３の
鋸波レートＷCC0を加減算器４０７に転送して、加算処
理する（ＷZRO＋ＷCC0）。この加算結果をレジスタ（Ａ
Ｒ）４０８に転送する（ステップＣ５）。一方、ステッ
プＣ４で符号データＳＦ０が１のとき、すなわち符号デ
ータＳＦ０が負を示しているときには、同様に、まず、
レジスタ（ＡＲ）４０８のデータをレジスタ（ＳＲ）４
１０に転送し、その後レジスタ（Ａ１）４０４の定数Ｗ
ZRO及びレジスタ（Ａ０）４０３の鋸波レートＷCC0を加
減算器４０７に転送して、定数ＷZROから鋸波レートＷC
C0を減算処理する（ＷZRO−ＷCC0）。この減算結果をレ
ジスタ（ＡＲ）４０８に転送する（ステップＣ６）。す
なわち上記ステップＣ１からステップＣ６の処理により
図４に示したコーラス処理部３０の乗算器３１、加算器
３２、符号検出部３３及びＡＬＵ３４による三角波の生
成処理を行なっていることになる。

【００６６】次に、ステップＣ７で、レジスタ（ＳＲ）
４１０に転送したステップＣ３の減算結果｛ＷCC0−
（ＷLF1×ＰRAT）｝をワークメモリ（Ｗ）１０６に転送
して鋸波レートＷCC0として書き込み、レジスタ（Ａ
Ｒ）４０８の加算結果あるいは減算結果をレジスタ（Ａ
Ｒ）４０８に転送する。また、上記遅延用メモリ２１１
に転送した入力信号ＷINPを所定時間Ｔ00+ARだけ遅延さ
せて、つまりメモリ２１１のアドレス（００＋ＡＲ）に
記憶された入力信号ＷINPをワークメモリ（Ｗ）１０６
に転送し、コーラス遅延出力ＷCC2としてアドレス５に
書き込む（ステップＣ７）。

【００６７】ワークメモリ（Ｗ）１０６からコーラス遅
延出力ＷCC2及び入力信号ＷINPを読み出し、コーラス遅
延出力ＷCC2をレジスタ（Ａ０）４０３に、入力信号ＷI
NPをレジスタ（Ａ１）４０４に転送する（ステップＣ
８）。このレジスタ（Ａ０）４０３のコーラス遅延出力
ＷCC2及びレジスタ（Ａ１）４０４の入力信号ＷINPを加
減算器４０７に転送して、加算処理（ＷCC2＋ＷINP）
し、加算結果をワークメモリ（Ｗ）１０６に転送してア
ドレス６にコーラス出力ＷCC3として書き込む（ステッ
プＣ９）。上記コーラス処理により入力信号を三角波に
基づいて時間的に振らせた状態で、出力することがで
き、いわゆるコーラス効果を付加した信号とすることが
できる。

【００６８】ディレイ処理 次に、ディレイ処理について図１７に基づいて説明す
る。本実施例では、コーラス処理した信号をディレイ処
理することとしている。そこで、ディレイ処理では、コ
ーラス処理が行なわれワークメモリ（Ｗ）１０６のアド
レス６に書き込まれたコーラス出力ＷCC3に対してディ
レイ処理を行なう。

【００６９】そこで、ワークメモリ（Ｗ）１０６からコ
ーラス出力ＷCC3を読み出して遅延用メモリ２１１のア
ドレス（０１）のエリアに転送し、この遅延用メモリ２
１１で所定時間遅延されたコーラス出力ＷCC3を、つま
り遅延用メモリ２１１のアドレス（０２）のエリアから
ワークメモリ（Ｗ）１０６に転送してアドレス７にディ
レイ遅延出力ＷDD0として書き込む（ステップＤ１）。
このディレイ遅延出力ＷDD0をワークメモリ（Ｗ）１０
６から読み出してレジスタ（Ａ０）４０３に転送し、ま
たワークメモリ（Ｗ）１０６からコーラス出力ＷCC3を
読み出してレジスタ（Ａ１）４０４に転送する（ステッ
プＤ２）。このレジスタ（Ａ０）４０３のディレイ遅延
出力ＷDD0及びレジスタ（Ａ１）４０４のコーラス出力
ＷCC3を加減算器４０７に転送して加算処理（ＷDD0＋Ｗ
CC3）し、加算結果をレジスタ（ＡＲ）４０８に転送す
る（ステップＤ５）。この加算結果をレジスタ（ＡＲ）
４０８からレジスタ（ＳＲ）４１０に転送してセットし
（ステップＤ４）、レジスタ（ＳＲ）４１０にセットし
た加算結果をワークメモリ（Ｗ）１０６に転送して、ワ
ークメモリ（Ｗ）１０６のアドレス８にディレイ出力Ｗ
DD1として書き込んで、上記ステップＤ２の処理に利用
する（ステップＤ５）。また、このレジスタ（ＳＲ）４
１０にセットした加算結果をモード設定に応じて、すな
わち、上記プログラムリスト可変ルーチン処理の設定に
従って、出力レジスタ（ＯＲ０）１０７あるいは出力レ
ジスタ（ＯＲ１）１０８に転送する。すなわち、モード
１が設定されているときには、レジスタ（ＳＲ）４１０
の加算結果を出力レジスタ（ＯＲ０）１０７に転送し、
モード２が設定されているときには、レジスタ（ＳＲ）
４１０の加算結果を出力レジスタ（ＯＲ１）１０８に転
送する（ステップＤ５）。

【００７０】このようにディレイ処理では、入力信号を
所定時間遅延させて順次出力させることができる。この
ディレイ処理を行なった信号を出力レジスタ（ＯＲ０）
１０７に転送するか出力レジスタ（ＯＲ１）１０８に転
送するかで、次にどの処理を行なうかが設定される。す
なわち、出力レジスタ（ＯＲ０）１０７に転送される
と、その処理信号は、出力端子ＥOを介して最終出力信
号として図２のＤ／Ａ変換器１４に出力され、出力レジ
スタ（ＯＲ１）１０８に転送されると、出力端子Ａｏを
介してディストーション回路１７に出力されて、ディス
トーション処理を施されることになる。

【００７１】いま、モード２に設定されているので、デ
ィレイ処理の施された処理信号は、出力レジスタ（ＯＲ
１）１０８に転送され、出力レジスタ（ＯＲ１）１０８
からＤ／Ａ変換器１５を介してディストーション回路１
７に出力される。

【００７２】ディストーション回路１７でディストーシ
ョン処理を施された処理信号は、Ａ／Ｄ変換器１２でデ
ィジタル変換された後、ＤＳＰ１３の入力端子Ａｉに入
力される。この入力端子Ａｉ入力された入力信号を設定
モードに対応させワークメモリ（Ｗ）１０６のどのエリ
アに書き込むかを次に説明するアナログ入力処理で行な
っている。

【００７３】アナログ入力処理 次に、アナログ入力処理について図１８に基づいて説明
する。アナログ入力処理は、ディストーション回路１７
によりアナログ的に効果付加処理としてのディストーシ
ョン処理の行なわれた入力信号を次にＤＳＰ１３でどの
効果付加処理を行なうかを設定する処理であり、具体的
には、設定モードに合わせてワークメモリ（Ｗ）１０６
への書込エリアを決定している。

【００７４】すなわち、ディストーション回路１７から
Ａ／Ｄ変換器１２を介して入力端子Ａｉ入力された入力
信号は入力レジスタ（ＰＩ１）１０４にセットされ、入
力レジスタ（ＰＩ１）１０４にセットされた入力信号
を、上記プログラムリスト可変ルーチン処理の設定に従
ってワークメモリ（Ｗ）１０６への書込エリアを決定し
ている。モード１に設定されているときには、入力レジ
スタ（ＰＩ１）１０４にセットされた入力信号をワーク
メモリ（Ｗ）１０６のアドレス０に、入力信号ＷINPと
して書き込み、モード２に設定されているときには、入
力レジスタ（ＰＩ１）１０４にセットされた入力信号を
ワークメモリ（Ｗ）１０６のアドレス１に、入力信号Ｗ
INRとして書き込む（ステップＡＩ）。入力信号ＷINPと
して設定されると、上述のように、コーラス処理用の入
力信号として取り扱われ、入力信号ＷINRとして設定さ
れると、上述のように、リバーブ処理用の入力信号とし
て取り扱われる。いま、モードとしてモード２が設定さ
れているものとしているので、入力レジスタ（ＰＩ１）
１０４にセットされた入力信号は、ワークメモリ（Ｗ）
１０６に入力信号ＷINRとして書き込まれ、リバーブ処
理の対象となる。

【００７５】リバーブ処理 次に、リバーブ処理について図１９〜図２４に基づいて
説明する。リバーブ処理は、図１９に示すように、オー
ルパスフィルタ処理（ステップＯＦ）、コムフィルタα
処理（ステップαＦ）、コムフィルタβ処理（ステップ
βＦ）、コムフィルタγ処理（ステップγＦ）及び混合
処理（ステップＭ）を順次行なうことにより処理する。
以下、上記各処理を順次説明する。

【００７６】まず、オールパスフィルタ処理について、
図２０に基づいて説明する。このオールパスフィルタ処
理は、図５のオールパスフィルタ処理部５０での処理に
該当し、まず、遅延用メモリ２１１から所定の遅延時間
Ｔ02だけ遅延させた処理信号を、つまり遅延用メモリ２
１１のアドレス（０２）のエリアに記憶された信号をレ
ジスタ（Ｍ１）３０４に転送するとともに、オールパス
フィルタ係数ＰALKを係数メモリ（Ｐ）１０５から読み
出して、レジスタ（Ｍ０）３０３に転送する（ステップ
ＯＦ１）。レジスタ（Ｍ１）３０４の処理信号及びレジ
スタ（Ｍ０）３０３オールパスフィルタ係数ＰALKを乗
算器３０６に転送して乗算処理し、乗算結果を加減算部
４００のレジスタ（Ａ０）４０３に転送する（ステップ
ＯＦ２）。次に、ワークメモリ（Ｗ）１０６から入力信
号ＷINRを読み出してレジスタ（Ａ１）４０４に転送し
（ステップＯＦ２）、レジスタ（Ａ０）４０３の乗算結
果及びレジスタ（Ａ１）４０４の入力信号ＷINRを加減
算器４０７に転送して加算処理する。この加算結果をレ
ジスタ（ＡＲ）４０８に転送し（ステップＯＦ３）、レ
ジスタ（ＡＲ）４０８からさらにレジスタ（ＳＲ）４１
０に転送するとともに、レジスタ（ＡＲ）４０８にセッ
トされ加算結果を乗算部のレジスタ（Ｍ１）３０４に転
送する（ステップＯＦ４）。また、係数メモリ（Ｐ）１
０５からオールパスフィルタ係数ＰALLを読み出してレ
ジスタ（Ｍ０）３０３に転送し（ステップＯＦ４）、上
記レジスタ（ＳＲ）４１０にセットしたステップＯＦ３
の加算結果を遅延用メモリ２１１のアドレス（０３）の
エリアに転送するとともに、レジスタ（Ｍ１）３０４に
セットした加算結果及びレジスタ（Ｍ０）３０３のオー
ルパスフィルタ係数ＰALLを乗算器３０６に転送して乗
算処理し、乗算結果をレジスタ（ＭＲ）３０７に転送す
る（ステップＯＦ５）。次に、遅延用メモリ２１１のア
ドレス（０２）のエリアから所定時間遅延させた遅延信
号をレジスタ（Ａ１）４０４に転送する（ステップＯＦ
５）。

【００７７】レジスタ（ＭＲ）３０７への乗算結果のセ
ット及びレジスタ（Ａ１）４０４への遅延信号のセット
が完了すると、レジスタ（ＭＲ）３０７の乗算結果及び
レジスタ（Ａ１）４０４の遅延信号を加減算器４０７に
転送して加算処理を行ない、加算結果をレジスタ（Ａ
Ｒ）４０８に転送する（ステップＯＦ６）。この加算結
果をレジスタ（ＳＲ）４１０に転送し（ステップＯＦ
７）、さらにレジスタ（ＳＲ）４１０からワークメモリ
（Ｗ）１０６に転送してアドレス９にオールパスフィル
タ出力ＷALMとして書き込む（ステップＯＦ８）。上記
処理によりオールパスフィルタ処理された処理信号がワ
ークメモリ（Ｗ）１０６にオールパスフィルタ出力ＷAL
Mとして書き込まれる。

【００７８】このオールパスフィルタ処理の行なわれた
処理信号が、図５に示したように、コムフィルタα６
０、コムフィルタβ７０及びコムフィルタγ８０に出力
され、各コムフィルタ処理が行なわれるが、実際には、
ワークメモリ（Ｗ）１０６を使用して各コムフィルタ処
理を順次行なう。

【００７９】まずコムフィルタα処理について図２１に
基づいて説明する。コムフィルタα処理では、所定時間
遅延させた遅延処理信号Ｔ０６を遅延用メモリ２１１の
アドレス（０６）のエリアから乗算部３００のレジスタ
（Ｍ１）３０４に転送し、係数メモリ（Ｐ）１０５から
櫛形フィルタリング係数ＰCOMを読み出してレジスタ
（Ｍ０）３０３に転送する（ステップαＦ１）。このレ
ジスタ（Ｍ１）３０４の遅延処理信号Ｔ０６及びレジス
タ（Ｍ１）３０４の櫛形フィルタリング係数ＰCOMを乗
算器３０６に転送して乗算処理し、乗算結果をレジスタ
（ＭＲ）３０７に転送する（ステップαＦ２）。また、
ワークメモリ（Ｗ）１０６からオールパスフィルタ出力
ＷALMを読み出して、加減算部４００のレジスタ（Ａ
１）４０４に転送し（ステップαＦ２）、レジスタ（Ｍ
Ｒ）３０７の乗算結果及びレジスタ（Ａ１）４０４のオ
ールパスフィルタ出力ＷALMを加減算器４０７に転送し
て加算処理を行なう（ステップαＦ３）。この加算結果
をレジスタ（ＡＲ）４０８に転送するとともに、遅延用
メモリ２１１のアドレス（０５）のエリアから所定時間
遅延させた遅延処理信号Ｔ０５をレジスタ（Ａ０）４０
３に転送する（ステップαＦ３）。

【００８０】レジスタ（ＡＲ）４０８の加算結果をレジ
スタ（ＳＲ）４１０に転送するとともに、この加算結果
とレジスタ（Ａ０）４０３の遅延処理信号Ｔ０５を加減
算器４０７に転送し、加算処理してレジスタ（ＡＲ）４
０８に転送する（ステップαＦ４）。ステップαＦ４で
レジスタ（ＳＲ）４１０にセットしたステップαＦ３の
加算結果を遅延用メモリ２１１のアドレス（０５）のエ
リアに遅延処理信号Ｔ０４として転送し、レジスタ（Ａ
Ｒ）４０８の加算結果をレジスタ（ＳＲ）４１０に転送
する（ステップαＦ５）。このレジスタ（ＳＲ）４１０
に転送したステップαＦ４での加算結果をワークメモリ
（Ｗ）１０６に転送し、ワークメモリ（Ｗ）１０６のア
ドレス１０にコムフィルタα出力ＷRV0として書き込む
（ステップαＦ６）。

【００８１】上記コムフィルタα処理と同様に、コムフ
ィルタβ処理及びコムフィルタγ処理を図２２及び図２
３に示すように処理し、コムフィルタβ処理の処理結果
をワークメモリ（Ｗ）１０６のアドレス１１にコムフィ
ルタβ出力ＷRV1として、またコムフィルタγ処理の処
理結果をワークメモリ（Ｗ）１０６のアドレス１２にコ
ムフィルタγ出力ＷRV2として書き込む。

【００８２】このようにして各コムフィルタ処理された
処理結果がワークメモリ（Ｗ）１０６に書き込まれる
と、各コムフィルタ処理した処理信号の混合処理を行な
う。

【００８３】次に、この混合処理について図２４に基づ
いて説明する。混合処理は、まず、ワークメモリ（Ｗ）
１０６からコムフィルタα出力ＷRV0及びコムフィルタ
β出力ＷRV1を読み出し、コムフィルタα出力ＷRV0を加
減算部４００のレジスタ（Ａ０）４０３に、コムフィル
タβ出力ＷRV1をレジスタ（Ａ１）４０４に転送する
（ステップＭ１）。レジスタ（Ａ０）４０３のコムフィ
ルタα出力ＷRV0及びレジスタ（Ａ１）４０４のコムフ
ィルタβ出力ＷRV1を加減算器４０７に転送して加算処
理し、加算結果をレジスタ（ＡＲ）４０８に転送する
（ステップＭ２）。この加算結果をレジスタ（Ａ１）４
０４に転送し、ワークメモリ（Ｗ）１０６からコムフィ
ルタγ出力ＷRV2を読み出してレジスタ（Ａ０）４０３
に転送する（ステップＭ３）。これらレジスタ（Ａ１）
４０４の加算結果及びレジスタ（Ａ０）４０３のコムフ
ィルタγ出力ＷRV2を加減算器４０７に転送して加算処
理し、加算結果をレジスタ（ＡＲ）４０８に転送する
（ステップＭ４）。この加算結果をレジスタ（ＳＲ）４
１０を介してワークメモリ（Ｗ）１０６に転送し（ステ
ップＭ５）、ワークメモリ（Ｗ）１０６のアドレス１３
にリバーブ出力ＷRV3として書き込む（ステップＭ
６）。このワークメモリ（Ｗ）１０６に書き込まれたリ
バーブ出力ＷRV3を上記プログラムリスト可変ルーチン
の処理に応じて出力レジスタを決定する。すなわち、モ
ード１が設定されているときには、ワークメモリ（Ｗ）
１０６からリバーブ出力ＷRV3を読み出し、出力レジス
タ（ＯＲ１）１０８に転送する。また、モード２が設定
されているときには、ワークメモリ（Ｗ）１０６からリ
バーブ出力ＷRV3を読み出して、出力レジスタ（ＯＲ
０）１０７に転送する。出力レジスタ（ＯＲ１）１０８
に転送されたリバーブ出力ＷRV3は、出力端子ＡOを介し
てＤ／Ａ変換器１５に出力され、Ｄ／Ａ変換器１５から
ディストーション回路１７に出力されてディストーショ
ン処理が施される。また、出力レジスタ（ＯＲ０）１０
７に転送されたリバーブ出力ＷRV3は、出力端子ＥOから
Ｄ／Ａ変換器１４に出力され、Ｄ／Ａ変換器１４でアナ
ログ信号に変換された後、最終出力信号として図１のト
ーンコントロール部５に出力される。いま、モード２に
設定されているので、ワークメモリ（Ｗ）１０６からリ
バーブ出力ＷRV3を読み出して、出力レジスタ（ＯＲ
０）１０７に転送し、出力レジスタ（ＯＲ０）１０７か
ら出力端子ＥOを介して、Ｄ／Ａ変換器１４に最終出力
信号として出力する。

【００８４】このように、ワークメモリ（Ｗ）１０６へ
の書き込みエリアを変えることによりＤＳＰ１３内での
ディジタル処理による複数の効果付加処理の順番を変え
ることができるだけでなく、このＤＳＰ１３での効果付
加処理とディストーション回路１７でのアナログ処理に
よる効果付加処理の順番を適宜変更することができ、Ｄ
ＳＰ１３とディストーション回路１７との物理的接続を
変えることなく、簡単かつ容易にディジタル処理による
効果付加処理とアナログ処理による効果付加処理の順番
を変えることができる。その結果、より一層変化に富ん
だ楽音を発生させることができる。

【００８５】また、上記実施例においては、ＤＳＰ１３
によりリバーブ処理、コーラス処理及びディレイ処理を
行ない、かつコーラス処理とディレイ処理とを連続して
処理する場合について説明したが、ＤＳＰ１３の処理す
る効果付加処理の内容が、これらの処理に限るものでな
いことはいうまでもない。

【００８６】さらに、上記実施例においては、アナログ
の効果付加処理として、ディストーション処理を採用し
ているが、これに限るものでないこともいうまでもな
い。

【００８７】

【発明の効果】請求項１及び請求項２記載の発明によれ
ば、信号選択手段により入力メモリ手段への書き込みエ
リア及び出力メモリ手段への書き込みエリアを適宜選択
することにより、ディジタル効果付加手段とアナログ効
果付加手段の接続順序を、物理的な接続関係を変えるこ
となく、適宜変更することができるので、ディジタル効
果付加手段とアナログ効果付加手段の処理順序を適宜変
更することができる。その結果、複数の効果付加を行な
う場合の効果付加の順序を簡単に変更でき、意図する効
果付加を容易に行なうことができる。

【図面の簡単な説明】

【図１】本願発明の効果付加装置の一実施例としての電
子弦楽器の概略構成図。

【図２】図１の電子回路部のブロック図。

【図３】図１のディストーション回路の回路図。

【図４】図１のＤＳＰのコーラス処理及びディレイ処理
を疑似的に示す構成図。

【図５】図１のＤＳＰのリバーブ処理を疑似的に示す構
成図。

【図６】図２のＤＳＰの詳細な回路構成図。

【図７】図６の係数メモリ（Ｐ）に格納されるフィルタ
係数を示す図。

【図８】図６のワークメモリ（Ｗ）に格納される各種デ
ータを示す図。

【図９】モード設定処理を示すフローチャート。

【図１０】モード１での各効果付加処理の処理順序を示
す図。

【図１１】モード２での各効果付加処理の処理順序を示
す図。

【図１２】モード１でのプログラムリスト可変ルーチン
Ａ処理を示すフローチャート。

【図１３】モード２でのプログラムリスト可変ルーチン
Ｂ処理を示すフローチャート。

【図１４】モード２でのＤＳＰでの各処理の基本の手順
を示すフローチャート。

【図１５】ディジタル入力処理の詳細な処理内容を示す
フローチャート。

【図１６】コーラス処理の詳細な処理内容を示すフロー
チャート。

【図１７】ディレイ処理の詳細な処理内容を示すフロー
チャート。

【図１８】アナログ入力処理の詳細な処理内容を示すフ
ローチャート。

【図１９】リバーブ処理の詳細な処理内容を示すフロー
チャート。

【図２０】オールパスフィルタ処理の詳細な処理内容を
示すフローチャート。

【図２１】コムフィルタα処理の詳細な処理内容を示す
フローチャート。

【図２２】コムフィルタβ処理の詳細な処理内容を示す
フローチャート。

【図２３】コムフィルタγ処理の詳細な処理内容を示す
フローチャート。

【図２４】混合処理の詳細な処理内容を示すフローチャ
ート。

【符号の説明】

１ 電子弦楽器 ２ ピックアップ ４ 電子回路部 ５ トーンコントロール部 ６ ボリュウム ７ アウトプット端子 １１、１２ Ａ／Ｄ変換器 １３ ＤＳＰ １４、１５ Ｄ／Ａ変換器 １６ マイクロコンピュータ １７ ディストーション回路 １８ コンソール ２１ バッファ ２２ 増幅回路 ２３ クリップ回路 ２４ 増幅回路 １０１ プログラムメモリ １０２ 制御回路 １０３ 入力レジスタ（ＰＩ０） １０４ 入力レジスタ（ＰＩ１） １０５ 係数メモリ（Ｐ） １０６ ワークメモリ（Ｗ） １０７ 出力レジスタ（ＯＲ０） １０８ 出力レジスタ（ＯＲ１） ２００ 遅延処理部 ３００ 乗算部 ４００ 加減算部

Claims (2)

【特許請求の範囲】
1. 【請求項１】 アナログ素子を利用して入力音響信号に
   歪を加え効果付加処理を施すアナログ効果付加手段と、 複数の記憶エリアを有し入力音響信号や前記アナログ効
   果付加手段の出力信号を所定エリアに記憶する入力メモ
   リ手段と、 前記入力メモリ手段に記憶された信号に少なくとも一種
   類の効果付加処理をディジタル処理により施すことの可
   能なディジタル効果付加手段と、 複数の記憶エリアを有し前記ディジタル効果付加手段の
   出力信号を所定エリアに記憶する出力メモリ手段と、 前記入力メモリ手段の読出エリアを指定してディジタル
   効果付加手段の処理対象の信号を選択するとともに、デ
   ィジタル効果付加手段の出力信号の前記出力メモリ手段
   への書込エリアを指定して、ディジタル効果付加手段の
   出力信号を前記アナログ効果付加手段の処理対象の信号
   とするか最終出力信号とするかを決定する信号選択手段
   と、 を備えたことを特徴とする効果付加装置。
2. 【請求項２】 前記アナログ効果付加手段が、ディスト
   ーション回路であることを特徴とする請求項１記載の効
   果付加装置。