JPH05276739A - シリーズレギュレータの保護回路 - Google Patents
シリーズレギュレータの保護回路Info
- Publication number
- JPH05276739A JPH05276739A JP6570492A JP6570492A JPH05276739A JP H05276739 A JPH05276739 A JP H05276739A JP 6570492 A JP6570492 A JP 6570492A JP 6570492 A JP6570492 A JP 6570492A JP H05276739 A JPH05276739 A JP H05276739A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistors
- series regulator
- circuit
- overvoltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Protection Of Static Devices (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dc-Dc Converters (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 大容量のシリーズレギュレータの保護回路に
関し、トランジスタのコレクタ・エミッタ間短絡を検出
して過電圧出力状態から保護する。 【構成】 複数のトランジスタ１−１〜１−ｎを制御し
て出力電圧を安定化する出力電圧制御部６と、複数のト
ランジスタ１−１〜１−ｎと複数のバランス抵抗２−１
〜２−ｎと複数のダイオード４−１〜４−ｎとの両端の
電圧ＶS が、少なくとも１個のトランジスタのコレクタ
・エミッタ間短絡により低下した場合を検出する電圧低
下検出部３と、この電圧低下検出部３の検出信号により
電源７から負荷８に供給する電流を遮断するスイッチ回
路５とを備えている。
関し、トランジスタのコレクタ・エミッタ間短絡を検出
して過電圧出力状態から保護する。 【構成】 複数のトランジスタ１−１〜１−ｎを制御し
て出力電圧を安定化する出力電圧制御部６と、複数のト
ランジスタ１−１〜１−ｎと複数のバランス抵抗２−１
〜２−ｎと複数のダイオード４−１〜４−ｎとの両端の
電圧ＶS が、少なくとも１個のトランジスタのコレクタ
・エミッタ間短絡により低下した場合を検出する電圧低
下検出部３と、この電圧低下検出部３の検出信号により
電源７から負荷８に供給する電流を遮断するスイッチ回
路５とを備えている。
Description
【０００１】
【産業上の利用分野】本発明は、トランジスタを並列接
続したシリーズレギュレータの保護回路に関する。負荷
と直列に接続されたトランジスタを、出力電圧が一定と
なるように制御するシリーズレギュレータに於いて、負
荷電流が大きい場合には、複数のトランジスタを並列接
続した構成が採用されている。このトランジスタの障害
により出力電圧の制御が不可能となった場合、過電圧か
ら負荷を保護する必要がある。
続したシリーズレギュレータの保護回路に関する。負荷
と直列に接続されたトランジスタを、出力電圧が一定と
なるように制御するシリーズレギュレータに於いて、負
荷電流が大きい場合には、複数のトランジスタを並列接
続した構成が採用されている。このトランジスタの障害
により出力電圧の制御が不可能となった場合、過電圧か
ら負荷を保護する必要がある。
【０００２】
【従来の技術】大容量のシリーズレギュレータは、トラ
ンジスタを並列接続した構成が採用されており、例え
ば、従来は、図３に示す構成を有するものであった。同
図に於いて、３１−１〜３１−ｎはトランジスタ、３２
−１〜３２−ｎはバランス抵抗、３４は過電圧検出部、
３５はスイッチ回路、３６は出力電圧制御部、３７は電
源、３８は負荷である。
ンジスタを並列接続した構成が採用されており、例え
ば、従来は、図３に示す構成を有するものであった。同
図に於いて、３１−１〜３１−ｎはトランジスタ、３２
−１〜３２−ｎはバランス抵抗、３４は過電圧検出部、
３５はスイッチ回路、３６は出力電圧制御部、３７は電
源、３８は負荷である。
【０００３】トランジスタ３１−１〜３１−ｎにそれぞ
れバランス抵抗３２−１〜３２−ｎが直列に接続され
て、負荷３８に供給する電流が各トランジスタ３１−１
〜３１−ｎに均等に流れるように構成されている。又出
力電圧制御部３６により出力電圧を検出して、各種の電
子回路等の負荷３８に印加する電圧が設定値となるよう
にトランジスタ３１−１〜３１−ｎを制御する。
れバランス抵抗３２−１〜３２−ｎが直列に接続され
て、負荷３８に供給する電流が各トランジスタ３１−１
〜３１−ｎに均等に流れるように構成されている。又出
力電圧制御部３６により出力電圧を検出して、各種の電
子回路等の負荷３８に印加する電圧が設定値となるよう
にトランジスタ３１−１〜３１−ｎを制御する。
【０００４】複数のトランジスタ３１−１〜３１−ｎの
中の１個でもコレクタ・エミッタ間が短絡すると、その
トランジスタに対する制御ができなくなるから、負荷３
８に印加する電圧が過電圧状態となる。このような過電
圧を過電圧検出部３４により検出してスイッチ回路３４
を制御し、電源３７から負荷３８に供給する電流を遮断
して、負荷３８を保護するものである。
中の１個でもコレクタ・エミッタ間が短絡すると、その
トランジスタに対する制御ができなくなるから、負荷３
８に印加する電圧が過電圧状態となる。このような過電
圧を過電圧検出部３４により検出してスイッチ回路３４
を制御し、電源３７から負荷３８に供給する電流を遮断
して、負荷３８を保護するものである。
【０００５】
【発明が解決しようとする問題点】トランジスタ３１−
１〜３１−ｎのコレクタ・エミッタ間の短絡によって生
じる過電圧から負荷３８を保護する為に、過電圧検出部
３４の検出速度を速くし、且つスイッチ回路３５を高速
動作の構成とすることが必要となる。しかし、過電圧検
出部３４の検出速度を高速化すると、出力電圧に混入さ
れたノイズ等の一時的な電圧上昇にも応答してスイッチ
回路３５を開くことになり、負荷３８に供給する電力が
しばしば遮断される問題が生じる。本発明は、ノイズ等
による影響を除いて、トランジスタの短絡障害を検出し
て負荷を保護することを目的とする。
１〜３１−ｎのコレクタ・エミッタ間の短絡によって生
じる過電圧から負荷３８を保護する為に、過電圧検出部
３４の検出速度を速くし、且つスイッチ回路３５を高速
動作の構成とすることが必要となる。しかし、過電圧検
出部３４の検出速度を高速化すると、出力電圧に混入さ
れたノイズ等の一時的な電圧上昇にも応答してスイッチ
回路３５を開くことになり、負荷３８に供給する電力が
しばしば遮断される問題が生じる。本発明は、ノイズ等
による影響を除いて、トランジスタの短絡障害を検出し
て負荷を保護することを目的とする。
【０００６】
【課題を解決するための手段】本発明のシリーズレギュ
レータの保護回路は、図１を参照して説明すると、複数
のトランジスタ１−１〜１−ｎにそれぞれバランス抵抗
２−１〜２−ｎを接続して並列接続し、複数のトランジ
スタ１−１〜１−ｎを同時に制御して出力電圧を安定化
させるシリーズレギュレータに於いて、複数のトランジ
スタ１−１〜１−ｎの中の少なくとも１個のトランジス
タが短絡状態となった時の複数のトランジスタ１−１〜
１−ｎとバランス抵抗２−１〜２−ｎの両端の電圧の低
下を検出する電圧低下検出部３と、この電圧低下検出部
３の検出信号によって動作するスイッチ回路５とを備え
たものである。
レータの保護回路は、図１を参照して説明すると、複数
のトランジスタ１−１〜１−ｎにそれぞれバランス抵抗
２−１〜２−ｎを接続して並列接続し、複数のトランジ
スタ１−１〜１−ｎを同時に制御して出力電圧を安定化
させるシリーズレギュレータに於いて、複数のトランジ
スタ１−１〜１−ｎの中の少なくとも１個のトランジス
タが短絡状態となった時の複数のトランジスタ１−１〜
１−ｎとバランス抵抗２−１〜２−ｎの両端の電圧の低
下を検出する電圧低下検出部３と、この電圧低下検出部
３の検出信号によって動作するスイッチ回路５とを備え
たものである。
【０００７】又バランス抵抗２−１〜２−ｎにそれぞれ
並列に、バランス抵抗２−１〜２−ｎの両端の電圧が順
方向に印加されるダイオード４−１〜４−ｎを接続した
ものである。
並列に、バランス抵抗２−１〜２−ｎの両端の電圧が順
方向に印加されるダイオード４−１〜４−ｎを接続した
ものである。
【０００８】又スイッチ回路５とシリーズレギュレータ
との間に、出力過電圧検出部を有する電圧安定化回路を
接続し、出力過電圧検出部による電圧安定化回路の出力
過電圧検出信号及びシリーズレギュレータの電圧低下検
出部３の検出信号により、スイッチ回路５を制御する構
成を有するものである。
との間に、出力過電圧検出部を有する電圧安定化回路を
接続し、出力過電圧検出部による電圧安定化回路の出力
過電圧検出信号及びシリーズレギュレータの電圧低下検
出部３の検出信号により、スイッチ回路５を制御する構
成を有するものである。
【０００９】
【作用】電源７から負荷８に供給される電流によって生
じるトランジスタ１−１〜１−ｎとバランス抵抗２−１
〜２−ｎとの両端の電圧ＶS は、トランジスタ１−１〜
１−ｎのコレクタ・エミッタ間電圧ＶCEと、バランス抵
抗２−１〜２−ｎの両端の電圧ＶR との和となる。正常
時に於いては、コレクタ・エミッタ間電圧ＶCEが出力電
圧制御部６によって制御されて、出力電圧が安定化され
るものであるが、トランジスタのコレクタ・エミッタ間
が短絡すると、コレクタ・エミッタ間電圧ＶCEは零又は
それに近い値となる。従って、電圧ＶS は正常時に比較
して低下することになる。電圧低下検出部３は、この電
圧低下を検出してスイッチ回路５を開き、負荷８を過電
圧から保護することができる。
じるトランジスタ１−１〜１−ｎとバランス抵抗２−１
〜２−ｎとの両端の電圧ＶS は、トランジスタ１−１〜
１−ｎのコレクタ・エミッタ間電圧ＶCEと、バランス抵
抗２−１〜２−ｎの両端の電圧ＶR との和となる。正常
時に於いては、コレクタ・エミッタ間電圧ＶCEが出力電
圧制御部６によって制御されて、出力電圧が安定化され
るものであるが、トランジスタのコレクタ・エミッタ間
が短絡すると、コレクタ・エミッタ間電圧ＶCEは零又は
それに近い値となる。従って、電圧ＶS は正常時に比較
して低下することになる。電圧低下検出部３は、この電
圧低下を検出してスイッチ回路５を開き、負荷８を過電
圧から保護することができる。
【００１０】又バランス抵抗２−１〜２−ｎに並列にダ
イオード４−１〜４−ｎを接続することにより、コレク
タ・エミッタ間が短絡したトランジスタを介してバラン
ス抵抗に大きな電流が流れた時に、バランス抵抗の両端
の電圧ＶR が大きくなるが、その電圧ＶR はダイオード
の順方向電圧を超えないようにダイオードに分流するか
ら、コレクタ・エミッタ間が短絡した場合の電圧低下検
出部３の検出が確実となる。
イオード４−１〜４−ｎを接続することにより、コレク
タ・エミッタ間が短絡したトランジスタを介してバラン
ス抵抗に大きな電流が流れた時に、バランス抵抗の両端
の電圧ＶR が大きくなるが、その電圧ＶR はダイオード
の順方向電圧を超えないようにダイオードに分流するか
ら、コレクタ・エミッタ間が短絡した場合の電圧低下検
出部３の検出が確実となる。
【００１１】又過電圧検出部を有する電圧安定化回路を
シリーズレギュレータの前段に設けることにより、シリ
ーズレギュレータへの入力電圧を安定化し、シリーズレ
ギュレータの出力電圧を更に安定化することができ、且
つ過電圧検出部によりシリーズレギュレータを過電圧か
ら保護することができる。その場合の過電圧検出部は、
負荷８に印加する出力電圧が過電圧となったことを検出
するものではないから高速動作の必要性はない。従っ
て、この過電圧検出部がノイズ等により動作することが
なく、負荷８に安定化された電圧を印加することができ
る。
シリーズレギュレータの前段に設けることにより、シリ
ーズレギュレータへの入力電圧を安定化し、シリーズレ
ギュレータの出力電圧を更に安定化することができ、且
つ過電圧検出部によりシリーズレギュレータを過電圧か
ら保護することができる。その場合の過電圧検出部は、
負荷８に印加する出力電圧が過電圧となったことを検出
するものではないから高速動作の必要性はない。従っ
て、この過電圧検出部がノイズ等により動作することが
なく、負荷８に安定化された電圧を印加することができ
る。
【００１２】
【実施例】図１は本発明の一実施例の説明図であり、１
−１〜１−ｎはトランジスタ、２−１〜２−ｎはバラン
ス抵抗、３は電圧低下検出部、４はダイオード、５はス
イッチ回路、６は出力電圧制御部、７は電源、８は負荷
である。複数のトランジスタ１−１〜１−ｎのコレクタ
が共通にスイッチ回路５に接続され、ベースも共通に出
力電圧制御部６に接続され、コレクタはそれぞれバラン
ス抵抗２−１〜２−ｎを介して共通に出力電圧制御部６
及び負荷８に接続される。又ダイオード４は順方向電圧
降下の小さいショットキーダイオードを用いることがで
きる。
−１〜１−ｎはトランジスタ、２−１〜２−ｎはバラン
ス抵抗、３は電圧低下検出部、４はダイオード、５はス
イッチ回路、６は出力電圧制御部、７は電源、８は負荷
である。複数のトランジスタ１−１〜１−ｎのコレクタ
が共通にスイッチ回路５に接続され、ベースも共通に出
力電圧制御部６に接続され、コレクタはそれぞれバラン
ス抵抗２−１〜２−ｎを介して共通に出力電圧制御部６
及び負荷８に接続される。又ダイオード４は順方向電圧
降下の小さいショットキーダイオードを用いることがで
きる。
【００１３】電圧低下検出部３は、トランジスタ１−１
〜１−ｎとバランス抵抗２−１〜２−ｎの両端の電圧Ｖ
S を検出するように接続されており、この電圧ＶS が予
め定められた閾値ＶTH以下となると、トランジスタ１−
１〜１−ｎの何れかがコレクタ・エミッタ間短絡したと
判定して、スイッチ回路５を制御し、電源遮断を行わせ
る。従って、コレクタ・エミッタ間短絡による制御不能
により過電圧出力状態となることを防止し、負荷８を保
護することができる。
〜１−ｎとバランス抵抗２−１〜２−ｎの両端の電圧Ｖ
S を検出するように接続されており、この電圧ＶS が予
め定められた閾値ＶTH以下となると、トランジスタ１−
１〜１−ｎの何れかがコレクタ・エミッタ間短絡したと
判定して、スイッチ回路５を制御し、電源遮断を行わせ
る。従って、コレクタ・エミッタ間短絡による制御不能
により過電圧出力状態となることを防止し、負荷８を保
護することができる。
【００１４】前述の電圧低下検出部３は、例えば、電圧
ＶS と閾値ＶTHとを比較する比較器或いはトランジスタ
１−１〜１−ｎのコレクタに印加される電圧と、バラン
ス抵抗２−１〜２−ｎを介した出力電圧とを比較する比
較器により構成することができる。又過電圧出力状態と
なったことを、出力電圧により検出するものではないか
ら、ノイズにより誤動作することがなくなる。
ＶS と閾値ＶTHとを比較する比較器或いはトランジスタ
１−１〜１−ｎのコレクタに印加される電圧と、バラン
ス抵抗２−１〜２−ｎを介した出力電圧とを比較する比
較器により構成することができる。又過電圧出力状態と
なったことを、出力電圧により検出するものではないか
ら、ノイズにより誤動作することがなくなる。
【００１５】又バランス抵抗２−１〜２−ｎはできるだ
け小さい抵抗値に選定されており、正常時に於ける電圧
降下ＶR は僅かであるから、ダイオード４−１〜４−ｎ
はカットオフの状態となっている。従って、バランス抵
抗２−１〜２−ｎは、負荷電流が平衡して各トランジス
タ１−１〜１−ｎに分流するように作用する。又トラン
ジスタ１−１〜１−ｎのコレクタ・エミッタ間電圧ＶCE
は、電源７の電圧が変動しても負荷８に一定の電圧を印
加するように、出力電圧制御部６によって制御される。
従って、電圧ＶS ＝ＶCE＋ＶR は、電源７の電圧と負荷
８に印加される電圧との差となるが、正常時は例えば２
Ｖ程度に選定される。
け小さい抵抗値に選定されており、正常時に於ける電圧
降下ＶR は僅かであるから、ダイオード４−１〜４−ｎ
はカットオフの状態となっている。従って、バランス抵
抗２−１〜２−ｎは、負荷電流が平衡して各トランジス
タ１−１〜１−ｎに分流するように作用する。又トラン
ジスタ１−１〜１−ｎのコレクタ・エミッタ間電圧ＶCE
は、電源７の電圧が変動しても負荷８に一定の電圧を印
加するように、出力電圧制御部６によって制御される。
従って、電圧ＶS ＝ＶCE＋ＶR は、電源７の電圧と負荷
８に印加される電圧との差となるが、正常時は例えば２
Ｖ程度に選定される。
【００１６】例えば、トランジスタ１−１のコレクタ・
エミッタ間が短絡したとすると、出力電圧が上昇するこ
とになり、出力電圧制御部６は各トランジスタ１−１〜
１−ｎのコレクタ・エミッタ間電圧ＶCEが大きくなるよ
うな制御電圧をベースに加えることになり、トランジス
タ１−１は制御不能であるから、このトランジスタ１−
１に負荷電流が集中するようになる。従って、抵抗２−
１の両端の電圧ＶR が上昇しようとするが、この電圧Ｖ
R がダイオード４−１の順方向電圧降下ＶF を超える
と、ダイオード４−１にも電流が分流し、電圧ＶR はダ
イオード４−１の順方向電圧降下ＶF に制限される。
エミッタ間が短絡したとすると、出力電圧が上昇するこ
とになり、出力電圧制御部６は各トランジスタ１−１〜
１−ｎのコレクタ・エミッタ間電圧ＶCEが大きくなるよ
うな制御電圧をベースに加えることになり、トランジス
タ１−１は制御不能であるから、このトランジスタ１−
１に負荷電流が集中するようになる。従って、抵抗２−
１の両端の電圧ＶR が上昇しようとするが、この電圧Ｖ
R がダイオード４−１の順方向電圧降下ＶF を超える
と、ダイオード４−１にも電流が分流し、電圧ＶR はダ
イオード４−１の順方向電圧降下ＶF に制限される。
【００１７】ショットキーダイオードの順方向電圧降下
は、０．４〜０．５Ｖ程度であるから、トランジスタ１
−１のコレクタ・エミッタ間短絡により、電圧ＶS は２
Ｖから０．５Ｖに低下することになる。従って、電圧低
下検出部３は、この電圧ＶSが閾値ＶTH（例えば１．５
Ｖ）以下に低下したことを検出できるから、スイッチ回
路５を開くように制御することになる。
は、０．４〜０．５Ｖ程度であるから、トランジスタ１
−１のコレクタ・エミッタ間短絡により、電圧ＶS は２
Ｖから０．５Ｖに低下することになる。従って、電圧低
下検出部３は、この電圧ＶSが閾値ＶTH（例えば１．５
Ｖ）以下に低下したことを検出できるから、スイッチ回
路５を開くように制御することになる。
【００１８】図２は本発明の他の実施例の説明図であ
り、図１と同一符号は同一部分を示し、９は電圧安定化
回路、１０は過電圧検出部である。鎖線内は、前述の実
施例のように、複数のトランジスタ１−１〜１−ｎと複
数のバランス抵抗２−１〜２−ｎと複数のダイオード４
−１〜４−ｎと、電圧低下検出部３と、出力電圧制御部
６とを含み、トランジスタ１−１〜１−ｎを出力電圧制
御部６によって制御して、負荷８に印加する電圧を安定
化するものである。又電圧低下検出部３によりトランジ
スタ１−１〜１−ｎとバランス抵抗２−１〜２−ｎとの
両端の電圧の低下を検出した時、即ち、トランジスタの
コレクタ・エミッタ間短絡を検出した時、スイッチ回路
５を開くように制御するものである。
り、図１と同一符号は同一部分を示し、９は電圧安定化
回路、１０は過電圧検出部である。鎖線内は、前述の実
施例のように、複数のトランジスタ１−１〜１−ｎと複
数のバランス抵抗２−１〜２−ｎと複数のダイオード４
−１〜４−ｎと、電圧低下検出部３と、出力電圧制御部
６とを含み、トランジスタ１−１〜１−ｎを出力電圧制
御部６によって制御して、負荷８に印加する電圧を安定
化するものである。又電圧低下検出部３によりトランジ
スタ１−１〜１−ｎとバランス抵抗２−１〜２−ｎとの
両端の電圧の低下を検出した時、即ち、トランジスタの
コレクタ・エミッタ間短絡を検出した時、スイッチ回路
５を開くように制御するものである。
【００１９】この実施例は、前述のシリーズレギュレー
タの前段に電圧安定化回路９を設けたもので、この電圧
安定化回路９は、シリーズレギュレータやスイッチング
レギュレータ等の出力電圧を安定化する回路であり、内
部のトランジスタ等の障害により出力電圧の安定化の制
御ができなくなって、出力電圧が過電圧状態となると、
過電圧検出部１０がこれを検出してスイッチ回路５を開
くように制御する。
タの前段に電圧安定化回路９を設けたもので、この電圧
安定化回路９は、シリーズレギュレータやスイッチング
レギュレータ等の出力電圧を安定化する回路であり、内
部のトランジスタ等の障害により出力電圧の安定化の制
御ができなくなって、出力電圧が過電圧状態となると、
過電圧検出部１０がこれを検出してスイッチ回路５を開
くように制御する。
【００２０】この場合の過電圧検出部１０は、図３に示
す従来例に於ける過電圧検出部３４とは異なり、検出動
作は低速で良いものである。従って、電圧安定化回路９
の出力電圧にノイズが混入した場合でも、過電圧検出部
１０は応答しない状態となり、実際に電圧安定化回路９
に障害が発生して過電圧状態となった時を検出すること
ができる。即ち、ノイズが多い場合でも、継続して負荷
８に安定化された電圧を供給することができる。
す従来例に於ける過電圧検出部３４とは異なり、検出動
作は低速で良いものである。従って、電圧安定化回路９
の出力電圧にノイズが混入した場合でも、過電圧検出部
１０は応答しない状態となり、実際に電圧安定化回路９
に障害が発生して過電圧状態となった時を検出すること
ができる。即ち、ノイズが多い場合でも、継続して負荷
８に安定化された電圧を供給することができる。
【００２１】
【発明の効果】以上説明したように、本発明は、複数の
トランジスタ１−１〜１−ｎと複数のバランス抵抗２−
１〜２−ｎとの両端の電圧ＶS を電圧低下検出部３によ
り検出し、トランジスタ１−１〜１−ｎの中の１個でも
コレクタ・エミッタ間が短絡すると電圧ＶS が低下する
から、この電圧ＶS の低下により、トランジスタ１−１
〜１−ｎのコレクタ・エミッタ間短絡を検出することが
でき、コレクタ・エミッタ間短絡による過電圧出力状態
を、スイッチ回路５を開くように制御して回避すること
ができる。又前述のように、過電圧を直接的に検出する
ものではないから、ノイズの混入による誤動作が生じな
い利点がある。
トランジスタ１−１〜１−ｎと複数のバランス抵抗２−
１〜２−ｎとの両端の電圧ＶS を電圧低下検出部３によ
り検出し、トランジスタ１−１〜１−ｎの中の１個でも
コレクタ・エミッタ間が短絡すると電圧ＶS が低下する
から、この電圧ＶS の低下により、トランジスタ１−１
〜１−ｎのコレクタ・エミッタ間短絡を検出することが
でき、コレクタ・エミッタ間短絡による過電圧出力状態
を、スイッチ回路５を開くように制御して回避すること
ができる。又前述のように、過電圧を直接的に検出する
ものではないから、ノイズの混入による誤動作が生じな
い利点がある。
【００２２】又バランス抵抗２−１〜２−ｎに並列にダ
イオード４−１〜４−ｎを接続したことにより、トラン
ジスタ１−１〜１−ｎのコレクタ・エミッタ間短絡時の
バランス抵抗２−１〜２−ｎの電圧降下ＶR の増大を抑
制し、電圧ＶS の低下検出を容易にすることができる。
又ダイオード４−１〜４−ｎに電流を分流させることが
できるから、バランス抵抗２−１〜２−ｎを小型化して
も焼損が生じない利点がある。
イオード４−１〜４−ｎを接続したことにより、トラン
ジスタ１−１〜１−ｎのコレクタ・エミッタ間短絡時の
バランス抵抗２−１〜２−ｎの電圧降下ＶR の増大を抑
制し、電圧ＶS の低下検出を容易にすることができる。
又ダイオード４−１〜４−ｎに電流を分流させることが
できるから、バランス抵抗２−１〜２−ｎを小型化して
も焼損が生じない利点がある。
【００２３】又シリーズレギュレータの前段にスイッチ
ングレギュレータ等の電圧安定化回路９を設け、その出
力電圧が過電圧となった時に過電圧検出部１０により検
出してスイッチ回路５を開く構成を設けることにより、
シリーズレギュレータの動作を更に安定化することがで
きる。その場合の過電圧検出部１０は、検出速度が遅い
構成で良いから、ノイズの混入による誤動作は生じない
ものである。
ングレギュレータ等の電圧安定化回路９を設け、その出
力電圧が過電圧となった時に過電圧検出部１０により検
出してスイッチ回路５を開く構成を設けることにより、
シリーズレギュレータの動作を更に安定化することがで
きる。その場合の過電圧検出部１０は、検出速度が遅い
構成で良いから、ノイズの混入による誤動作は生じない
ものである。
【図１】本発明の一実施例の説明図である。
【図２】本発明の他の実施例の説明図である。
【図３】従来例の説明図である。
１−１〜１−ｎ トランジスタ ２−１〜２−ｎ バランス抵抗 ３ 電圧低下検出部 ４−１〜４−ｎ ダイオード ５ スイッチ回路 ６ 出力電圧制御部 ７ 電源 ８ 負荷
Claims (3)
- 【請求項１】 複数のトランジスタ（１−１〜１−ｎ）
にそれぞれバランス抵抗（２−１〜２−ｎ）を接続して
並列接続し、該複数のトランジスタ（１−１〜１−ｎ）
を同時に制御して出力電圧を安定化させるシリーズレギ
ュレータに於いて、 前記複数のトランジスタ（１−１〜１−ｎ）の中の少な
くとも１個のトランジスタが短絡状態となった時の前記
複数のトランジスタ（１−１〜１−ｎ）と前記複数のバ
ランス抵抗（２−１〜２−ｎ）の両端の電圧の低下を検
出する電圧低下検出部（３）と、 該電圧低下検出部（３）の検出信号により前記シリーズ
レギュレータの入力電圧を遮断するスイッチ回路（５）
とを備えたことを特徴とするシリーズレギュレータの保
護回路。 - 【請求項２】 前記複数のバランス抵抗（２−１〜２−
ｎ）にそれぞれ並列に、該バランス抵抗（２−１〜２−
ｎ）の両端の電圧が順方向に印加されるダイオード（４
−１〜４−ｎ）を接続したことを特徴とする請求項１記
載のシリーズレギュレータの保護回路。 - 【請求項３】 前記スイッチ回路（５）と前記シリーズ
レギュレータとの間に、出力過電圧検出部を有する電圧
安定化回路を接続し、前記出力過電圧検出部による該電
圧安定化回路の出力過電圧検出信号及び前記シリーズレ
ギュレータの電圧低下検出部（３）の検出信号により前
記スイッチ回路（５）を制御する構成としたことを特徴
とする請求項１記載のシリーズレギュレータの保護回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6570492A JP2873643B2 (ja) | 1992-03-24 | 1992-03-24 | シリーズレギュレータの保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6570492A JP2873643B2 (ja) | 1992-03-24 | 1992-03-24 | シリーズレギュレータの保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05276739A true JPH05276739A (ja) | 1993-10-22 |
| JP2873643B2 JP2873643B2 (ja) | 1999-03-24 |
Family
ID=13294679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6570492A Expired - Lifetime JP2873643B2 (ja) | 1992-03-24 | 1992-03-24 | シリーズレギュレータの保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2873643B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005112246A1 (ja) * | 2004-05-14 | 2005-11-24 | Ngk Insulators, Ltd. | 高電圧パルス発生回路 |
| JP2007312467A (ja) * | 2006-05-17 | 2007-11-29 | Toyo Electric Mfg Co Ltd | スナバ回路 |
| JP2009016980A (ja) * | 2007-07-02 | 2009-01-22 | Nippon Telegr & Teleph Corp <Ntt> | 定電圧発生回路および定電圧発生方法 |
| JP2013164783A (ja) * | 2012-02-13 | 2013-08-22 | Nec Computertechno Ltd | 負荷バランス回路、電源装置、及び負荷バランス制御方法 |
-
1992
- 1992-03-24 JP JP6570492A patent/JP2873643B2/ja not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005112246A1 (ja) * | 2004-05-14 | 2005-11-24 | Ngk Insulators, Ltd. | 高電圧パルス発生回路 |
| JP2005328653A (ja) * | 2004-05-14 | 2005-11-24 | Ngk Insulators Ltd | 高電圧パルス発生回路 |
| US7548402B2 (en) | 2004-05-14 | 2009-06-16 | Ngk Insulators, Ltd. | High voltage pulse generating circuit |
| JP2007312467A (ja) * | 2006-05-17 | 2007-11-29 | Toyo Electric Mfg Co Ltd | スナバ回路 |
| JP2009016980A (ja) * | 2007-07-02 | 2009-01-22 | Nippon Telegr & Teleph Corp <Ntt> | 定電圧発生回路および定電圧発生方法 |
| JP2013164783A (ja) * | 2012-02-13 | 2013-08-22 | Nec Computertechno Ltd | 負荷バランス回路、電源装置、及び負荷バランス制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2873643B2 (ja) | 1999-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4771357A (en) | Power driver having short circuit protection | |
| US4787007A (en) | Output driver circuit | |
| JP6784918B2 (ja) | レギュレータ用半導体集積回路 | |
| WO2012147489A1 (ja) | 半導体スイッチング素子駆動回路 | |
| US10992124B2 (en) | Short circuit protection circuit for semiconductor switching element | |
| JPH0437649B2 (ja) | ||
| EP0410423A2 (en) | Multiple power supply system | |
| JP2643813B2 (ja) | 安定化電源回路 | |
| US5991175A (en) | Control circuit for an in-rush current control element, and a protection circuit and power supply employing the same | |
| JP2801400B2 (ja) | 二重分路形電流調整器 | |
| US5923210A (en) | High side driver circuit with diagnostic output | |
| US5786970A (en) | Stabilized power source circuit and IC incorporating the same | |
| US6233335B1 (en) | Battery switching subscriber loop interface circuit | |
| JPH05276739A (ja) | シリーズレギュレータの保護回路 | |
| USRE33941E (en) | Power driver having short circuit protection | |
| JP3342367B2 (ja) | 過電流保護回路 | |
| EP0149749B1 (en) | Current threshold detector | |
| JPS6037018A (ja) | 電流リミッタ装置 | |
| US5418674A (en) | Multi-lead protected power device having current and boot-strap inputs | |
| US7130169B2 (en) | Short circuit protection for a power isolation device and associated diode | |
| US5396112A (en) | Darlington circuit having means for detecting a line interruption in its load circuit | |
| US4682120A (en) | Short circuit protection device for an integrated circuit and a load connected thereto | |
| JPH07297697A (ja) | 電力用半導体素子の過負荷保護回路 | |
| KR100265668B1 (ko) | 인버터 회로의 과전류 검출 회로 | |
| JP3094653B2 (ja) | 過電流防止回路 |