JPH05274172A - マイクロコンピュータ - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 バス・サイクルをマイクロコンピュータの命
令には無関係に発行することにより、デバッグの処理効
率を向上させる。 【構成】 デバッグ用実行装置１４は、バス・サイクル
設定信号１０１により指定されるバス・サイクルを連続
して要求するように動作している。マルチプレクサ１５
が切替えられて、バス・インタフェース装置１３とデバ
ッグ用実行装置１４とが接続されると、デバッグ用実行
装置１４によるバス・サイクル要求は、バス・インタフ
ェース装置１３に伝達され、外部の記憶装置をアクセス
するために、バス・サイクル・スタート信号１０３をア
クティブとする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はマイクロコンピュータに
関する。

【０００２】

【従来の技術】従来のマイクロコンピュータの一例のブ
ロック図が図８に示される。また、図３（ａ）、
（ｂ）、（ｃ）、（ｄ）、（ｅ）および（ｆ）は、本発
明ならびに従来例にも適用することのできる、マイクロ
コンピュータのバス・サイクルの種類および動作の概要
を示すタイミング図であり、図９は、従来のマイクロコ
ンピュータを使用した代表的なシステム構成例を示すブ
ロック図である。

【０００３】図８において、命令実行装置８１は、後に
説明する命令解析装置８２により解析されたマイクロコ
ンピュータの有する種々の命令を実行する装置であり、
その実行の結果、図９に示されるように、当該マイクロ
コンピュータ９１の外部に設けられている記憶装置９２
にアクセスする必要のある場合、または命令実行装置８
１により解析すべき命令がないことを知らされた場合に
は、後に説明するバス・インタフェース装置８３に対し
て、外部の記憶装置９２をアクセスするように指示する
機能を併せ有している。命令解析装置８１は、解析すべ
き命令を複数記憶しておくことができるバッファ機能を
有しており、後に説明するバス・インタフェース装置８
３により、外部より取得したデータをマイクロコンピュ
ータの有する命令と見なして、命令実行装置８１に対し
て適切な動作指示を与える機能を有しており、解析すべ
き命令がなくなった時には、命令を外部の記憶装置９２
おり取得してくることを命令実行装置８１に指示する機
能をも併せ有している。

【０００４】バス・インタフェース装置８３は、命令実
行装置８１により、外部の記憶装置９２をアクセスして
データを取得してくるように指示されると、バス・サイ
クルの始まりを示すＴ₁ サイクル（図３を参照、以下Ｔ
₂ サイクルおよびＴ_B サイクル等についても同様）の間
に出力されるバス・サイクル・スタート信号１０３、Ｔ
₁ サイクル、Ｔ₂ サイクルおよびＴ_B サイクルの間にお
いて出力されるリード・サイクルであるかライト・サイ
クルであるかを示すリード・ライト信号１０４、Ｔ₂ サ
イクルのクロックの立上り状態においてバースト・アク
セスを行うか否かを指定するバースト・アクセス・イネ
ーブル信号１０５、アドレス信号１０６およびデータ信
号１０７等の入出力を介して、外部の記憶装置９２から
のデータを取得する機能を有している。

【０００５】図９におけるマイクロコンピュータ９１
は、従来のマイクロコンピュータであり、上述した命令
実行装置８１、命令解析装置８２およびバス・インタフ
ェース装置８３を備えて構成されている。図９に示され
るシステム構成図における記憶装置９２は、マイクロコ
ンピュータ９１の命令コードおよびデータお格納する記
憶装置であり、マイクロコンピュータ９１からのバス・
サイクル・スタート信号１０３、リード・ライト信号１
０４、アドレス信号１０６、データ信号１０７および後
に説明するデコーダ９３より入力されるチップ・セレク
ト信号１０８を介してアクセスされる。デコーダ９３
は、マイクロコンピュータ９１より出力されるバス・サ
イクル・スタート信号１０３、リード・ライト信号１０
４およびアドレス信号１０６を参照して、記憶装置９２
に対するチップ・セレクト信号１０８およびマイクロコ
ンピュータ９１に対するバースト・アクセス・イネーブ
ル信号１０５を生成して出力する機能を有している。

【０００６】マイクロコンピュータ９１においては、命
令解析装置８１において解析すべき命令がなくなった場
合、または命令実行装置８１により命令が実行される過
程において、記憶装置９２に対してアクセスする必要が
生じた時においてのみ、バス・インタフェース装置８３
およびデコーダ９３により、バス・サイクル・スタート
信号１０３、リード・ライト信号１０４、バースト・ア
クセス・イネーブル信号１０５、アドレス信号１０６、
データ信号１０７およびチップ・セレクト信号１０８等
がアクティブになり、記憶装置９２に対するアクセスが
行われる。このように、従来のマイクロコンピュータ９
１においては、命令の取込み、および命令の実行を行う
過程においてのみ、バス・サイクル・スタート信号１０
３、リード・ライト信号１０４、バースト・アクセス・
イネーブル信号１０５、アドレス信号１０６およびデー
タ信号１０７がアクティブ・レベルに設定される。

【０００７】なお、図３（ａ）、（ｂ）、（ｃ）、
（ｄ）、（ｅ）および（ｆ）には、前述したように、図
３（ａ）のクロック信号に対して、それぞれ、バースト
・サイクル、ライト・サイクルおよびリード・サイクル
が表示されており、また、バス・サイクル・スタート信
号１０３、リード・ライト信号１０４、バースト・アク
セス・イネーブル信号１０５、アドレス信号１０６およ
びデータ信号１０７等が示されている。

【０００８】

【発明が解決しようとする課題】上述した従来のマイク
ロコンピュータにおいては、当該マイクロコンピュータ
により発行されるバス・サイクルに応答する周辺回路の
デバッグを行う時には、命令実行装置に対して、命令に
よりバス・サイクルを発行することを指定する必要があ
り、このために、ハードウェア・デバッグによる場合に
おいても、当該デバッグに必要となるバス・サイクルを
発行するためには、命令の動作を良く吟味して、如何な
る命令を、如何なる順序で実行すべきかを注意深く考慮
してデバッグ用プログラムを作成した上でデバッグを行
う必要があり、余分の工数を要するという欠点がある。

【０００９】

【課題を解決するための手段】本発明のマイクロコンピ
ュータは、命令を実行する機能ならびにバス・サイクル
を要求する機能を併せ有する命令実行手段と、外部より
読込まれた命令を解析して、前記命令実行手段に当該命
令の実行を指示するとともに、解析の対象となる命令が
なくなった場合に、解析すべき命令がなくなったことを
伝達する機能を有する命令解析手段と、前記命令実行手
段からの要求を受けて、外部に対してバス・サイクルを
発行する機能を有するバス・インタフェース手段とを、
少なくとも基本的な構成要素として含むマイクロコンピ
ュータにおいて、外部からの設定を介して、前記バス・
インタフェース手段に対し任意のバス・サイクルの発行
を要求することができるデバッグ用実行手段と、外部か
らの設定を介して、前記命令実行手段および前記デバッ
グ用実行手段の何れを前記バス・インタフェース手段に
接続するかを選択することができるマルチプレクサとを
備えて構成される。

【００１０】

【実施例】次に、本発明について図面を参照して説明す
る。

【００１１】図１は本発明の第１の実施例を示すブロッ
ク図であり、図２は、本実施例をマイクロコンピュータ
を用いた代表的なシステム構成例である。また、図３
（ａ）、（ｂ）、（ｃ）、（ｄ）、（ｅ）および（ｆ）
は、本発明のマイクロコンピュータのバス・サイクルの
種類および動作の概要を示すタイミング図である。前述
したように、図３（ａ）のクロック信号に対して、それ
ぞれ、バースト・サイクル、ライト・サイクルおよびリ
ード・サイクルが表示され、また、バス・サイクル・ス
タート信号１０３、リード・ライト信号１０４、バース
ト・アクセス・イネーブル信号１０５、アドレス信号１
０６およびデータ信号１０７等が示されている。

【００１２】図１に示されるように、本実施例は、命令
実行装置１１と、命令解析装置１２と、バス・インタフ
ェー装置１３と、デバッグ用実行装置１４と、マルチプ
レクサ１５とを備えて構成される。また、本実施例を用
いて構成されるマイクロコンピュータ・システムは、図
２に示されるように、本実施例のマイクロコンピュータ
２１と、記憶装置２２と、デコーダ２３とにより構成さ
れる。

【００１３】図１において、命令実行装置１１、命令解
析装置２１およびバス・インタフェース装置１３は、前
述の従来のマイクロコンピュータに含まれている同名の
構成要素と同一であり、図２において外部に置かれてい
る記憶装置２２およびデコーダ２３も、従来のマイクロ
コンピュータ・システムにおいて用いられているものと
同じものである。デバッグ用実行装置１４およびマルチ
プレクサ１５は、本発明において新たに加えられた構成
要素であり、デバッグ用実行装置１４は、バス・サイク
ル設定信号１０１により設定されるバス・サイクルを、
バス・インタフェース装置１３に対して連続的に要求す
る機能を有しており、図３（ａ）のクロック信号に対応
して示されているバースト・サイクル、ライト・サイク
ルおよびリード・サイクル等を任意に要求することがで
きる。また、デバッグ用実行装置１４は、バス・インタ
フェース装置１３に対してライト・サイクルを要求する
時に必要となるダミーのライト・データを保持してお
り、マルチプレクサ１５は、モード切替え信号１０２に
よりデバッグ・モードが指定されると、バス・インタフ
ェース装置１３に接続される制御信号群を、命令実行装
置１１からデバッグ用実行装置１４に切替える機能を有
している。

【００１４】デバッグ用実行装置１４は、バス・サイク
ル設定信号１０１により指定されるバス・サイクルを連
続して要求するように動作しており、この時に、モード
切替信号１０２によりマルチプレクサ１５が切替えられ
て、バス・インタフェース装置１３とデバッグ用実行装
置１４とが接続されると、デバッグ用実行装置１４によ
るバス・サイクル要求は、バス・インタフェース装置１
３に伝達され、バス・インタフェース装置１３は、外部
の記憶装置２２をアクセスするために、バス・サイクル
・スタート信号１０３、リード・ライト信号１０４、バ
ースト・アクセス・イネーブル信号１０５、アドレス信
号１０６およびデータ信号１０７等をアクティブにす
る。この際に、デバッグ用実行装置１４により指定され
るバス・サイクルがバースト・サイクルか、またはリー
ド・サイクルである場合には、読込まれたデータは読み
捨てられ、ライト・サイクルである場合には、デバッグ
用実行装置１４において保持されているダミーのライト
・データが記憶装置２２に書込まれる。以上、説明した
ように、本実施例のマイクロコンピュータ２１において
は、当該マイクロコンピュータの本来の動作とは関係な
く、バス・サイクルを発行することができる。

【００１５】次に、本発明の第２の実施例について説明
する。図４は本発明の第２の実施例を示すブロック図で
あり、図５は、本実施例のマイクロコンピュータを用い
た代表的なシステム構成例である。また、図６は、図５
のマイクロコンピュータ・システムに含まれる記憶装置
５２の格納内容の一部分を示す図であり、図７は、本実
施例の動作手順を示すフローチャートである。図４に示
されるように、本実施例は、デバッグ用実行装置４１
と、バス・サイクル・モード・レジスタ４２と、スター
ト・アドレス・レジスタ４３と、エンド・アドレス・レ
ジスタ４４と、命令実行装置４５と、命令解析装置４６
と、マルチプレクサ４７と、バス・インタフェース装置
４８とを備えて構成される。また、本実施例を用いて構
成されるマイクロコンピュータ・システムは、図５に示
されるように、本実施例のマイクロコンピュータ５１
と、記憶装置５２と、デコーダ５３により構成されてい
る。

【００１６】命令実行装置４５、命令解析装置４６、マ
ルチプレクサ４７およびバス・インタフェース装置４８
は、前述の第１の実施例に含まれている同名の構成要素
と同一であり、図５のマイクロコンピュータ・システム
における記憶装置５２およびデコーダ５３も、前述の第
１の実施例により構成されるマイクロコンピュータ・シ
ステムにおいて用いられていたものと同じものである。

【００１７】デバッグ用実行装置４１は、図１に示され
る第１の実施例のマイクロコンピュータのデバッグ用実
行装置１４の機能に加えて、後に説明するバス・サイク
ル・モード・レジスタ４２とスタート・アドレス・レジ
スタ４３とエンド・アドレス・レジスタ４４とをリード
・ライトする機能と、リセット信号１０９が入力される
と、或る決まったアドレスのデータを読込みにゆくとい
う機能を有している。パス・サイクル・モード・レジス
タ４２、スタート・アドレス・レジスタ４４およびエン
ド・アドレス・レジスタ４４は、それぞれバス・インタ
フェース装置４８を通し読込まれた記憶装置５２のデー
タを保持しておくことのできるレジスタである。

【００１８】モード切替え信号１０２がアクティブで、
マルチプレクサ４７によりデバッグ用実行装置４１とバ
ス・インタフェース装置４８が接続されている時には、
デバッグ用実行装置４１は、リセット信号１０９が入力
されると、先ず、記憶装置５２のＡ番地のデータを読込
むために、バス・インタフェース装置４８に対して、当
該Ａ番地へのリード・バス・サイクルを発行するように
要求する。バス・インタフェース装置４８においては、
デバッグ用実行装置４１からのリード・バス・サイクル
の要求を受けると、バス・サイクル・スタート信号１０
３、リード・ライト信号１０４、バースト・アクセス・
イネーブル信号１０５、アドレス信号１０６およびデー
タ信号１０７をアクティブにして、記憶装置５２からＡ
番地のデータを受取る。この受取られたデータは、マル
チプレクサ４７によりデバッグ用実行装置４１に伝達さ
れ、デバッグ用実行装置４１によりスタート・アドレス
・レジスタ４３に書込まれる。記憶装置５２の（Ａ＋
１）番地および（Ａ＋２）番地のデータに対しても、同
様の処理が行われる。図６には、記憶装置５２における
格納内容の一部分が示されているが、Ａ番地にはスター
ト・アドレス・データが、（Ａ＋１）番地にはエンド・
アドレス・データが、そして（Ａ＋２）番地には、バス
・サイクル・モード・データが格納されている状態が示
されている。その後、デバッグ用実行装置４１において
は、スタート・アドレス・レジスタ４３とエンド・アド
レス・レジスタ４４において示されるアドレス範囲につ
いて、バス・サイクル・モード・レジスタ４２により指
定されるバス・サイクルを発行し続けるように動作す
る。

【００１９】なお、本実施例における上述の動作手順
は、図７のステップ２０１〜２１２を含むフローチャー
トに詳細に示されているとうりである。

【００２０】この第２の実施例のマイクロコンピュータ
においては、特定のバス・サイクルを、指定されたアド
レス範囲内において発行することができるために、アド
レス・マップにより発行するバス・サイクルの決まって
いるマイクロコンピュータ・システムにおいては、デバ
ッグを効率よく実行することができるという利点があ
る。

【００２１】

【発明の効果】以上説明したように、本発明は、マイク
ロコンピュータの命令の如何に関係なく、バス・サイク
ルを発行することをバス・インタフェース装置に指示す
ることのできるデバッグ用実行装置を備えることによ
り、マイクロコンピュータ周辺のバス・サイクルに応答
する回路をデバッグする際に、所望するバス・サイクル
を命令により限定することなしに自由に発行することが
できるために、デバッグ実行効率を改善することができ
るという効果がある。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示すブロック図であ
る。

【図２】第１の実施例を用いたコンピュータ・システム
構成図である。

【図３】マイクロコンピュータのバス・サイクルおよび
動作信号を示すタイミング図である

【図４】本発明の第２の実施例を示すブロック図であ
る。

【図５】第２の実施例を用いたコンピュータ・システム
構成図である。

【図６】記憶装置におけるデータ格納内容を示す図であ
る。

【図７】第２の実施例の動作手順を含むフローチャート
を示す図である。

【図８】従来例を示すブロック図である。

【図９】従来例を用いたコンピュータ・システム構成図
である。

【符号の説明】

１１、４５、８１ 命令実行装置 １２、４６、８２ 命令解析装置 １３、４８、８３ バス・インタフェース装置 １４、４１ デバッグ用実行装置 １５、４７ マルチプレクサ ２１、５１、９１ マイクロコンピュータ ２２、５２、９２ 記憶装置 ２３、５３、９３ デコーダ ４２ バス・サイクル・モード・レジスタ ４３ スタート・アドレス・レジスタ ４４ エンド・アドレス・レジスタ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 命令を実行する機能ならびにバス・サイ
   クルを要求する機能を併せ有する命令実行手段と、外部
   より読込まれた命令を解析して、前記命令実行手段に当
   該命令の実行を指示するとともに、解析の対象となる命
   令がなくなった場合に、解析すべき命令がなくなったこ
   とを伝達する機能を有する命令解析手段と、前記命令実
   行手段からの要求を受けて、外部に対してバス・サイク
   ルを発行する機能を有するバス・インタフェース手段と
   を、少なくとも基本的な構成要素として含むマイクロコ
   ンピュータにおいて、 外部からの設定を介して、前記バス・インタフェース手
   段に対し任意のバス・サイクルの発行を要求することが
   できるデバッグ用実行手段と、 外部からの設定を介して、前記命令実行手段および前記
   デバッグ用実行手段の何れを前記バス・インタフェース
   手段に接続するかを選択することができるマルチプレク
   サと、 を備えることを特徴とするマイクロコンピュータ。