JPH05267511A - 電子装置パッケージおよびその作製方法 - Google Patents
電子装置パッケージおよびその作製方法Info
- Publication number
- JPH05267511A JPH05267511A JP4343987A JP34398792A JPH05267511A JP H05267511 A JPH05267511 A JP H05267511A JP 4343987 A JP4343987 A JP 4343987A JP 34398792 A JP34398792 A JP 34398792A JP H05267511 A JPH05267511 A JP H05267511A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electronic device
- device package
- semiconductor device
- pedestal element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
- H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
- H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
- H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01077—Iridium [Ir]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01087—Francium [Fr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0382—Continuously deformed conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09054—Raised area or protrusion of metal substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/049—Wire bonding
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 効果的に熱を除去するように構成された電子
装置パッケージを提供する。 【構成】 絶縁体層13と、その一方の表面に配置され
た回路層15と、絶縁体層の第2の表面に配置された熱
・電気伝導体層17とを有する基板を含む電子装置パッ
ケージであり、熱・電気伝導体層には、その上に配置す
る形で、あるいは熱・電気伝導体層の一部として台座要
素31が設けられており、台座要素は絶縁体層および回
路層を通じて伸展し、その上に半導体デバイスを配置す
るようになっている。半導体デバイスは従って、台座要
素と、パッケージのヒートシンクとして機能する、台座
要素に隣接する厚い熱伝導体層とに実質的に直接、熱的
に通じることになる。
装置パッケージを提供する。 【構成】 絶縁体層13と、その一方の表面に配置され
た回路層15と、絶縁体層の第2の表面に配置された熱
・電気伝導体層17とを有する基板を含む電子装置パッ
ケージであり、熱・電気伝導体層には、その上に配置す
る形で、あるいは熱・電気伝導体層の一部として台座要
素31が設けられており、台座要素は絶縁体層および回
路層を通じて伸展し、その上に半導体デバイスを配置す
るようになっている。半導体デバイスは従って、台座要
素と、パッケージのヒートシンクとして機能する、台座
要素に隣接する厚い熱伝導体層とに実質的に直接、熱的
に通じることになる。
Description
【0001】
【産業上の利用分野】本発明は電子装置パッケージに関
し、特に情報処理システム(コンピュータ)に用いる電
子装置パッケージに関するものである。
し、特に情報処理システム(コンピュータ)に用いる電
子装置パッケージに関するものである。
【0002】
【従来の技術】一般に、上記種類の電子装置パッケージ
は、回路基板(例えば、印刷回路基板)と、それに対し
て電気的に接続される半導体デバイス(チップ)を備え
ている。このような電子装置パッケージは従来より種々
のものが知られており、米国特許第4,849,856
号明細書、第4,914,551号明細書、第4,32
6,238号明細書、第4,698,662号明細書、
第4,729,061号明細書、ならびに第5,01
2,386号明細書にも示されている。容易に理解でき
るように、これらのパッケージを正しく動作させるため
には、パッケージで発生する熱を効果的に取り除く必要
があり、特にパッケージに組み込まれている半導体デバ
イスに対してそのことは重要である。このような熱の除
去は、上記米国特許第4,849,856号明細書およ
び第4,914,551号明細書に示されているような
ヒートシンク構造を用いることによって達成できる。こ
れらの米国特許によれば、半導体デバイスは熱的にヒー
トシンク部材に結合され、その結果、デバイスにおいて
発生した熱はそのヒートシンク部材を通じてパッケージ
周辺の空気中に消散される。
は、回路基板(例えば、印刷回路基板)と、それに対し
て電気的に接続される半導体デバイス(チップ)を備え
ている。このような電子装置パッケージは従来より種々
のものが知られており、米国特許第4,849,856
号明細書、第4,914,551号明細書、第4,32
6,238号明細書、第4,698,662号明細書、
第4,729,061号明細書、ならびに第5,01
2,386号明細書にも示されている。容易に理解でき
るように、これらのパッケージを正しく動作させるため
には、パッケージで発生する熱を効果的に取り除く必要
があり、特にパッケージに組み込まれている半導体デバ
イスに対してそのことは重要である。このような熱の除
去は、上記米国特許第4,849,856号明細書およ
び第4,914,551号明細書に示されているような
ヒートシンク構造を用いることによって達成できる。こ
れらの米国特許によれば、半導体デバイスは熱的にヒー
トシンク部材に結合され、その結果、デバイスにおいて
発生した熱はそのヒートシンク部材を通じてパッケージ
周辺の空気中に消散される。
【0003】より新しいタイプのパッケージ構造では、
パッケージ基板は熱的および電気的に導体の比較的厚い
層(例えば、銅)を有し、その上に、上面に所望の回路
層(例えば、銅)を有する絶縁体材料(例えば、グラス
ファイバで補強したエポキシ樹脂)を備えている。この
ような構造は、米国特許出願第07/598,466号
明細書(”電気的および/または熱的相互接続ならびに
そのための方法”、1990年10月9日出願)に示さ
れている。この米国特許出願第07/598,466号
明細書に示されているパッケージ構造では、種々の開口
を設けることにより、動作中の半導体デバイスからその
下の厚い銅層への熱の移動を促進している。そして、1
つの実施例では、所定量の導体材料(例えば、銅)によ
って上記開口の表面がメッキされており、また他の実施
例では、開口内に半田などが充てんされている。いずれ
の場合にも、半導体デバイスで発生した熱は、隣接する
熱拡散体などに移動し、さらに熱伝導体の開口内に移動
する。そして開口は厚い銅層内に、あるいは銅層を通じ
て延びている。すなわち、この厚い銅層はパッケージの
ヒートシンクとして機能している。
パッケージ基板は熱的および電気的に導体の比較的厚い
層(例えば、銅)を有し、その上に、上面に所望の回路
層(例えば、銅)を有する絶縁体材料(例えば、グラス
ファイバで補強したエポキシ樹脂)を備えている。この
ような構造は、米国特許出願第07/598,466号
明細書(”電気的および/または熱的相互接続ならびに
そのための方法”、1990年10月9日出願)に示さ
れている。この米国特許出願第07/598,466号
明細書に示されているパッケージ構造では、種々の開口
を設けることにより、動作中の半導体デバイスからその
下の厚い銅層への熱の移動を促進している。そして、1
つの実施例では、所定量の導体材料(例えば、銅)によ
って上記開口の表面がメッキされており、また他の実施
例では、開口内に半田などが充てんされている。いずれ
の場合にも、半導体デバイスで発生した熱は、隣接する
熱拡散体などに移動し、さらに熱伝導体の開口内に移動
する。そして開口は厚い銅層内に、あるいは銅層を通じ
て延びている。すなわち、この厚い銅層はパッケージの
ヒートシンクとして機能している。
【0004】
【発明が解決しようとする課題】本発明は、米国特許出
願第07/598,466号明細書に記載の実施例に対
し、さらに改良を加えたヒートシンク・パッケージを提
供するものであり、ヒートシンク構造の開口を不要と
し、しかも最終的なパッケージにおいてより多量の熱を
消散できるようにするものである。
願第07/598,466号明細書に記載の実施例に対
し、さらに改良を加えたヒートシンク・パッケージを提
供するものであり、ヒートシンク構造の開口を不要と
し、しかも最終的なパッケージにおいてより多量の熱を
消散できるようにするものである。
【0005】このような電子装置パッケージにより、当
該分野において大きな進歩が実現されよう。
該分野において大きな進歩が実現されよう。
【0006】そこで、本発明の主要な目的は、電子装置
パッケージ技術を向上させることである。
パッケージ技術を向上させることである。
【0007】また、本発明の他の目的は、米国特許出願
第07/598,466号明細書などに示されたパッケ
ージより、ヒートシンク機能の点で改良された電子装置
パッケージを提供することである。
第07/598,466号明細書などに示されたパッケ
ージより、ヒートシンク機能の点で改良された電子装置
パッケージを提供することである。
【0008】本発明のさらに他の目的は、従来の技術に
よって生産でき、しかも比較的大きい規模で生産でき、
そのことによって種々の利益が得られる電子装置パッケ
ージを提供することにある。
よって生産でき、しかも比較的大きい規模で生産でき、
そのことによって種々の利益が得られる電子装置パッケ
ージを提供することにある。
【0009】本発明のさらに他の目的は、そのようなパ
ッケージの作製方法を提供することである。
ッケージの作製方法を提供することである。
【0010】
【課題を解決するための手段】本発明はまず、絶縁体層
と、その第1の表面に配置された回路層と、絶縁体層の
第2の表面に配置された熱・電気伝導体層とを有する基
板を含む電子パッケージを与える。前記熱・電気伝導体
層には、その上に配置する形で、あるいは熱・電気伝導
体層の一部として台座要素が設けられている。台座要素
は絶縁体層および回路層の両方を通じて伸展し、回路層
より所定の距離だけ突出している。パッケージはさらに
半導体デバイスを備え、その半導体デバイスは台座要素
の上に配置され、台座要素と熱的に通じている。その結
果、台座要素は、パッケージの動作時に半導体デバイス
が発生する熱を効果的に流す経路となる。
と、その第1の表面に配置された回路層と、絶縁体層の
第2の表面に配置された熱・電気伝導体層とを有する基
板を含む電子パッケージを与える。前記熱・電気伝導体
層には、その上に配置する形で、あるいは熱・電気伝導
体層の一部として台座要素が設けられている。台座要素
は絶縁体層および回路層の両方を通じて伸展し、回路層
より所定の距離だけ突出している。パッケージはさらに
半導体デバイスを備え、その半導体デバイスは台座要素
の上に配置され、台座要素と熱的に通じている。その結
果、台座要素は、パッケージの動作時に半導体デバイス
が発生する熱を効果的に流す経路となる。
【0011】本発明はまた、熱・電気伝導体層を設け、
前記熱・電気伝導体層上に絶縁体層を設け、前記絶縁体
層上に回路層を設け、前記熱・電気伝導体層内に台座要
素を、絶縁体層および回路層の両方を通して、そして回
路層より所定の距離だけ突出させて形成し、台座要素上
に半導体デバイスを配置して半導体デバイスを台座要素
に熱的に通じさせるステップを含む、電子装置パッケー
ジを作製する方法を与える。
前記熱・電気伝導体層上に絶縁体層を設け、前記絶縁体
層上に回路層を設け、前記熱・電気伝導体層内に台座要
素を、絶縁体層および回路層の両方を通して、そして回
路層より所定の距離だけ突出させて形成し、台座要素上
に半導体デバイスを配置して半導体デバイスを台座要素
に熱的に通じさせるステップを含む、電子装置パッケー
ジを作製する方法を与える。
【0012】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【0013】図1に本発明の望ましい実施例として、電
子装置パッケージ10を示す。パッケージ10は基板1
1を含み、基板11は絶縁体層13、層13上の回路層
15、ならびに絶縁体層13の、回路層15とは反対側
の面上に形成された熱的および電気的伝導体層17を含
んでいる。本発明の望ましい実施例として、回路層15
は、絶縁体層13上に既知のフォトリソグラフィー技術
を用いて銅により形成する。その際、85.02g(3
オンス)の銅を用い、全体は約0.101mm(約0.
004インチ)の薄さとする。絶縁体層13は、その材
質は望ましくはグラスファイバにより強化したエポキシ
樹脂(既知の材料であり、FR−4とも呼ばれる)と
し、厚みは約0.1524mm(約0.006インチ)
とする。一方、熱・電気伝導体層17の厚みは、より厚
く、例えば1.016mm(0.040インチ)とす
る。このように層17を比較的厚くすると、熱源と適切
に結合したとき、パッケージ10から効果的に熱を除去
することができる。層17の厚みは層15の約7倍から
約10倍の厚みとすることが望ましい。
子装置パッケージ10を示す。パッケージ10は基板1
1を含み、基板11は絶縁体層13、層13上の回路層
15、ならびに絶縁体層13の、回路層15とは反対側
の面上に形成された熱的および電気的伝導体層17を含
んでいる。本発明の望ましい実施例として、回路層15
は、絶縁体層13上に既知のフォトリソグラフィー技術
を用いて銅により形成する。その際、85.02g(3
オンス)の銅を用い、全体は約0.101mm(約0.
004インチ)の薄さとする。絶縁体層13は、その材
質は望ましくはグラスファイバにより強化したエポキシ
樹脂(既知の材料であり、FR−4とも呼ばれる)と
し、厚みは約0.1524mm(約0.006インチ)
とする。一方、熱・電気伝導体層17の厚みは、より厚
く、例えば1.016mm(0.040インチ)とす
る。このように層17を比較的厚くすると、熱源と適切
に結合したとき、パッケージ10から効果的に熱を除去
することができる。層17の厚みは層15の約7倍から
約10倍の厚みとすることが望ましい。
【0014】パッケージ10はさらに半導体デバイス1
9を含み、半導体デバイス19は層17に熱的に接続さ
せ、さらに回路層15を構成する回路の各部に電気的に
接続する。このような接続は各配線(例えば、アルミニ
ューム)21によって好適に行え、デバイス19の上面
23上の各コンタクト・サイト(図示せず)を、回路層
15の回路の一部を成す各コンタクト部(パッド)25
に接続する。これらのコンタクト部25には、金などの
貴金属の非常に薄い層(例えば、0.0127mm
(0.0005インチ))を設けることが望ましい。こ
の優れた伝導体材料は、既知の技術を用いて、回路層1
5の銅部上の各位置に付着させればよい。これ以上の詳
しい説明は省略する。配線部材21(例えば、直径約
0.0508mm(約0.002インチ))は、既知の
技術(例えば、超音波ボンディング)を用いて、各コン
タクト・サイトおよび各コンタクト部に好適に接続す
る。
9を含み、半導体デバイス19は層17に熱的に接続さ
せ、さらに回路層15を構成する回路の各部に電気的に
接続する。このような接続は各配線(例えば、アルミニ
ューム)21によって好適に行え、デバイス19の上面
23上の各コンタクト・サイト(図示せず)を、回路層
15の回路の一部を成す各コンタクト部(パッド)25
に接続する。これらのコンタクト部25には、金などの
貴金属の非常に薄い層(例えば、0.0127mm
(0.0005インチ))を設けることが望ましい。こ
の優れた伝導体材料は、既知の技術を用いて、回路層1
5の銅部上の各位置に付着させればよい。これ以上の詳
しい説明は省略する。配線部材21(例えば、直径約
0.0508mm(約0.002インチ))は、既知の
技術(例えば、超音波ボンディング)を用いて、各コン
タクト・サイトおよび各コンタクト部に好適に接続す
る。
【0015】本発明の望ましい実施例として、所定量の
被覆材27を半導体デバイス19、配線部材21、なら
びに回路層15の所定部に、図1に示す程度に塗布す
る。
被覆材27を半導体デバイス19、配線部材21、なら
びに回路層15の所定部に、図1に示す程度に塗布す
る。
【0016】本発明にもとづき、本発明の熱・電気伝導
体層17には台座要素31を設ける。この台座は層17
に取り付けてもよく(例えば、半田付けあるいは溶接に
より)、あるいは層17の一部として形成してもよい。
望ましくは、要素31は層17の一部として、以下に示
すようにコイニング加工によって形成する。
体層17には台座要素31を設ける。この台座は層17
に取り付けてもよく(例えば、半田付けあるいは溶接に
より)、あるいは層17の一部として形成してもよい。
望ましくは、要素31は層17の一部として、以下に示
すようにコイニング加工によって形成する。
【0017】重要なことであるが、台座要素31を絶縁
体層13を通じて回路層15の上面上に所定の距離だけ
突出させる(例えば、約0.0254mm(約0.00
1インチ)〜約0.127mm(約0.005イン
チ))。その理由は以下に記す。
体層13を通じて回路層15の上面上に所定の距離だけ
突出させる(例えば、約0.0254mm(約0.00
1インチ)〜約0.127mm(約0.005イン
チ))。その理由は以下に記す。
【0018】半導体デバイス19は、一定量の半田33
(例えば、すず:鉛が63:37の既知の半田。すなわ
ち全体の約63%がすずであり、約37%が鉛。)を用
いて台座要素31に熱的に望ましく結合する。
(例えば、すず:鉛が63:37の既知の半田。すなわ
ち全体の約63%がすずであり、約37%が鉛。)を用
いて台座要素31に熱的に望ましく結合する。
【0019】ここで重要なのは、導電体であるこの半田
材料を、半導体デバイスの底面と要素31の上面とのイ
ンターフェース部より突出させ、回路層15に物理的に
係合させ、従って電気的に回路層15に接続することで
ある。半田材料33のこの突出部は材料35として図1
に示す。このような接続は、図のようなパッケージにお
いては、回路層15の所望の部分を、導電体であってよ
り大きな層17(例えば、電気的なグランドとなる)に
接続するために極めて望ましい。この接続の形成につい
て以下にさらに詳しく説明する。
材料を、半導体デバイスの底面と要素31の上面とのイ
ンターフェース部より突出させ、回路層15に物理的に
係合させ、従って電気的に回路層15に接続することで
ある。半田材料33のこの突出部は材料35として図1
に示す。このような接続は、図のようなパッケージにお
いては、回路層15の所望の部分を、導電体であってよ
り大きな層17(例えば、電気的なグランドとなる)に
接続するために極めて望ましい。この接続の形成につい
て以下にさらに詳しく説明する。
【0020】パッケージ10には、その製造時に以下に
示す特徴を実現するため、絶縁材料37の層を設ける。
望ましい絶縁材料はプロビマ(Probimer)601であ
り、そのような材料は米国特許出願第07/598,4
66号明細書に示されており、また既知の材料でもある
(プロビマはチバ・ガイギー社の商品名である)。この
材料層を設けることにより、パッケージを作製するため
の種々の処理工程において、材料層下の回路層の種々の
部分を保護することができる。
示す特徴を実現するため、絶縁材料37の層を設ける。
望ましい絶縁材料はプロビマ(Probimer)601であ
り、そのような材料は米国特許出願第07/598,4
66号明細書に示されており、また既知の材料でもある
(プロビマはチバ・ガイギー社の商品名である)。この
材料層を設けることにより、パッケージを作製するため
の種々の処理工程において、材料層下の回路層の種々の
部分を保護することができる。
【0021】半導体デバイス19は長方形であるので
(図1を上から見たとき)、台座要素31は例えば実質
的に長方形とする(例えば、正方形。図1を上からみた
とき)。その場合、半導体デバイスの大きさが4.44
5mm×4.445mm(0.175インチ×0.17
5インチ)のとき、台座要素31の大きさは4.241
mm×4.241mm(0.167インチ×0.167
インチ)とする。従って、半導体デバイスの面積は台座
要素の面積より大きいことになる。この面積の違いは以
下の理由により重要である。
(図1を上から見たとき)、台座要素31は例えば実質
的に長方形とする(例えば、正方形。図1を上からみた
とき)。その場合、半導体デバイスの大きさが4.44
5mm×4.445mm(0.175インチ×0.17
5インチ)のとき、台座要素31の大きさは4.241
mm×4.241mm(0.167インチ×0.167
インチ)とする。従って、半導体デバイスの面積は台座
要素の面積より大きいことになる。この面積の違いは以
下の理由により重要である。
【0022】上述のように、本発明の電子装置パッケー
ジのヒートシンク能力は、米国特許出願第07/59
8,466号明細書のものより高い。例えば図8に示す
例では、本発明の半導体デバイスの単位動作電力(ワッ
ト)当り、約0.25〜約0.75°Cの有効熱消散能
力が得られる。具体的には、パッケージ10は特に、通
常動作電力が約8ワット〜10ワットの比較的電力の大
きいの半導体デバイス用に設計されている。このように
電力が比較的大きい場合、パッケージの動作中に発生す
る熱も比較的大きく、最良の動作を補償するためには、
発生した熱を効果的に除去する必要がある。このような
既知の半導体デバイスは、約110°Cもの高温で動作
することができる。(電力が大きくなるほど、デバイス
の動作温度も高くなる。)” °C/ワット”によっ
て、デバイス19の動作電力の1ワットに対する、デバ
イスとヒートシンク層17との間の温度差を定義する。
容易に理解できるように、これら2つの部材間の温度差
が大きいいほど、ヒートシンク能力は低いことになる。
従って、この温度差をできるだけ小さくすることが極め
て望ましい。図8に示す実施例AおよびBでは、熱消散
の値はそれぞれ2.5°C/ワットおよび2.0°C/
ワットとなっている。実施例AおよびBは、米国特許出
願第07/598,466号明細書に示したような構造
のものであり、半導体デバイスが発生した熱を下部の厚
い銅層に逃すため、熱伝導体の開口を用いている。実施
例Aでは、熱拡散体から下部の厚い銅層全体を通じて延
びるメッキ・スルーホールを用いており、各スルーホー
ルは熱除去のため銅メッキされている。実施例Bでは、
上記開口は下部の厚い銅層内に至る深さを有し、半田な
どの熱伝導体が満たされている。いずれの場合にも、最
大で2°C/ワット程度の温度差しか実現できていな
い。
ジのヒートシンク能力は、米国特許出願第07/59
8,466号明細書のものより高い。例えば図8に示す
例では、本発明の半導体デバイスの単位動作電力(ワッ
ト)当り、約0.25〜約0.75°Cの有効熱消散能
力が得られる。具体的には、パッケージ10は特に、通
常動作電力が約8ワット〜10ワットの比較的電力の大
きいの半導体デバイス用に設計されている。このように
電力が比較的大きい場合、パッケージの動作中に発生す
る熱も比較的大きく、最良の動作を補償するためには、
発生した熱を効果的に除去する必要がある。このような
既知の半導体デバイスは、約110°Cもの高温で動作
することができる。(電力が大きくなるほど、デバイス
の動作温度も高くなる。)” °C/ワット”によっ
て、デバイス19の動作電力の1ワットに対する、デバ
イスとヒートシンク層17との間の温度差を定義する。
容易に理解できるように、これら2つの部材間の温度差
が大きいいほど、ヒートシンク能力は低いことになる。
従って、この温度差をできるだけ小さくすることが極め
て望ましい。図8に示す実施例AおよびBでは、熱消散
の値はそれぞれ2.5°C/ワットおよび2.0°C/
ワットとなっている。実施例AおよびBは、米国特許出
願第07/598,466号明細書に示したような構造
のものであり、半導体デバイスが発生した熱を下部の厚
い銅層に逃すため、熱伝導体の開口を用いている。実施
例Aでは、熱拡散体から下部の厚い銅層全体を通じて延
びるメッキ・スルーホールを用いており、各スルーホー
ルは熱除去のため銅メッキされている。実施例Bでは、
上記開口は下部の厚い銅層内に至る深さを有し、半田な
どの熱伝導体が満たされている。いずれの場合にも、最
大で2°C/ワット程度の温度差しか実現できていな
い。
【0023】図8の実施例Cの値は、本発明の独特の技
術によって実現されたものである。図に示したように、
実施例Cではわずか0.5°C/ワットという熱消散値
が得られている。従って本発明では、半導体デバイスが
10ワットで動作している場合、デバイス19と銅層1
7と間の温度差は、わずか5°C程度となる。一方、本
発明に次いで効率の良い実施例Bの場合には、温度差は
約4倍の約20°Cとなる。すなわち、本発明では、米
国特許出願第07/598,466号明細書の実施例な
どに比べ、極めて高いヒートシンク能力が得られ、その
結果、種々の利益が得られる。
術によって実現されたものである。図に示したように、
実施例Cではわずか0.5°C/ワットという熱消散値
が得られている。従って本発明では、半導体デバイスが
10ワットで動作している場合、デバイス19と銅層1
7と間の温度差は、わずか5°C程度となる。一方、本
発明に次いで効率の良い実施例Bの場合には、温度差は
約4倍の約20°Cとなる。すなわち、本発明では、米
国特許出願第07/598,466号明細書の実施例な
どに比べ、極めて高いヒートシンク能力が得られ、その
結果、種々の利益が得られる。
【0024】図2〜図7に本発明のパッケージを作製す
る場合の種々の工程を示す。
る場合の種々の工程を示す。
【0025】図2に示すように、厚さが約1.016m
m(約0.040インチ)の銅層17を設け、その上に
ポリマー層を設ける。このポリマーは、望ましくはグラ
スファイバで強化したエポキシ樹脂とし、望ましくは米
国特許出願第07/598,466号明細書が示すとこ
ろに従って設置する。この層13を設け、適切に整えた
後、回路層15をフォトリソグラフィー処理によって形
成する。この処理としては種々のものが知られている。
次にこのパッケージの部分組み立てをパンチプレス内に
配置し、パンチを用いて要素31を形成する。このよう
なパンチを用いたパンチングはコイニング加工の一部を
成し、従来からある装置を用いて行える。これに関し
て、さらに詳しい説明は省略する。
m(約0.040インチ)の銅層17を設け、その上に
ポリマー層を設ける。このポリマーは、望ましくはグラ
スファイバで強化したエポキシ樹脂とし、望ましくは米
国特許出願第07/598,466号明細書が示すとこ
ろに従って設置する。この層13を設け、適切に整えた
後、回路層15をフォトリソグラフィー処理によって形
成する。この処理としては種々のものが知られている。
次にこのパッケージの部分組み立てをパンチプレス内に
配置し、パンチを用いて要素31を形成する。このよう
なパンチを用いたパンチングはコイニング加工の一部を
成し、従来からある装置を用いて行える。これに関し
て、さらに詳しい説明は省略する。
【0026】要素31は図3に示すように形成する(層
17のパンチングは、図3において明らかなように、層
17の底部より行う)。要素31をこのように形成する
と、要素31はある程度弾力性のあるポリマー材料の層
13を通じて伸展し、回路層15の断片41を層15か
ら分離する。加えて、絶縁体ポリマーの対応する部分4
3もコインイング加工によって上方に押し上げられる。
しかし、この材料は弾力性があるため、図3に符号45
で示す伸張部分が残る。絶縁体のこの伸張部分にどう対
処するかは、本発明において非常に重要であり、それに
ついて以下に記す。
17のパンチングは、図3において明らかなように、層
17の底部より行う)。要素31をこのように形成する
と、要素31はある程度弾力性のあるポリマー材料の層
13を通じて伸展し、回路層15の断片41を層15か
ら分離する。加えて、絶縁体ポリマーの対応する部分4
3もコインイング加工によって上方に押し上げられる。
しかし、この材料は弾力性があるため、図3に符号45
で示す伸張部分が残る。絶縁体のこの伸張部分にどう対
処するかは、本発明において非常に重要であり、それに
ついて以下に記す。
【0027】図4に示すように、要素31の上部を除去
し、ほぼ平坦な面51とする。この要素31の上部を取
り除くため、望ましくはパッケージの部分組み立てをフ
ライス盤に配置し、フライス削りを行う。フライス盤に
ついては種々のものが従来より知られているので、詳し
い説明は省略する。要素31の上部は約0.0508m
m(約0.002インチ)ほど削り取り、平坦面51の
高さが、隣接する回路15の表面より約0.0254m
m〜約0.0889mm(約0.001インチ〜約0.
0035インチ)となるようにする。要素31が層15
より上に出た状態にすることは、比較的デリケートな隣
接する回路層を破損しなようにするために重要である。
図4の次の工程では、一定量のプロビマ材料37を、台
座要素(および隣接する、絶縁体の伸張部分45)を実
質的に囲むように付着させる。このプロビマは望ましく
はプロビマ601とし、米国特許出願第07/598,
466号明細書に示された技術を用いて付着させる。
し、ほぼ平坦な面51とする。この要素31の上部を取
り除くため、望ましくはパッケージの部分組み立てをフ
ライス盤に配置し、フライス削りを行う。フライス盤に
ついては種々のものが従来より知られているので、詳し
い説明は省略する。要素31の上部は約0.0508m
m(約0.002インチ)ほど削り取り、平坦面51の
高さが、隣接する回路15の表面より約0.0254m
m〜約0.0889mm(約0.001インチ〜約0.
0035インチ)となるようにする。要素31が層15
より上に出た状態にすることは、比較的デリケートな隣
接する回路層を破損しなようにするために重要である。
図4の次の工程では、一定量のプロビマ材料37を、台
座要素(および隣接する、絶縁体の伸張部分45)を実
質的に囲むように付着させる。このプロビマは望ましく
はプロビマ601とし、米国特許出願第07/598,
466号明細書に示された技術を用いて付着させる。
【0028】プロビマ601を付着させた後、次に所定
量の半田材料33を平坦面53上に付着させる。その
際、半田は突出させ、またプロビマ材料37の内側表面
を境界としてその内側に収まるようにする。半田材料3
3は望ましくはスクリーニング加工によって付着させ
る。すなわち、スクイジー(squeegee)を用いて半田
(望ましくは、すず:鉛=63:37)を基板上に配置
したステンシルを通じて付着させる。容易に理解できる
ように、半田を付着させる前に予め基板の上側表面を清
掃しておくことが望ましい(例えば、水あるいは同種の
液体を用いる)。半田に代る材料としては、水溶性の半
田ペースト(商品名W/S1208半田ペースト:アル
ファ・メタルズ(Alpha Metals)社製)を用いてもよい。
(なお、アルファはアルファ・メタルズ社の商標であ
る。)この半田ペーストは共晶半田であり、約63%の
すずと37%の半田を含んでいる。
量の半田材料33を平坦面53上に付着させる。その
際、半田は突出させ、またプロビマ材料37の内側表面
を境界としてその内側に収まるようにする。半田材料3
3は望ましくはスクリーニング加工によって付着させ
る。すなわち、スクイジー(squeegee)を用いて半田
(望ましくは、すず:鉛=63:37)を基板上に配置
したステンシルを通じて付着させる。容易に理解できる
ように、半田を付着させる前に予め基板の上側表面を清
掃しておくことが望ましい(例えば、水あるいは同種の
液体を用いる)。半田に代る材料としては、水溶性の半
田ペースト(商品名W/S1208半田ペースト:アル
ファ・メタルズ(Alpha Metals)社製)を用いてもよい。
(なお、アルファはアルファ・メタルズ社の商標であ
る。)この半田ペーストは共晶半田であり、約63%の
すずと37%の半田を含んでいる。
【0029】付着させる半田材料33の厚みは約0.2
286mm〜約0.0279mm(約0.009インチ
〜約0.0011インチ)とする。その後、半導体デバ
イス19を半田部に対して位置決めし(例えば、ロボッ
トを用いる)、その上に配置する。その結果、図6の状
態となる。そして全体を半田(ペースト状)の融点(例
えば、約200°C)以上に加熱する。この加熱は、パ
ッケージ組み立てを専用の赤外線オーブンの中に配置し
て、望ましくは約1〜1.5分の間行う。このような半
田溶融を行う直前に、半田ペーストを約2〜5分間、約
105°C〜約130°Cに加熱することによってほぼ
乾燥させることが望ましい。上記温度はほぼ半田の融点
以下であるが、半田ペーストをほぼ乾燥させるには充分
な温度である。このように半田ペーストを乾燥させるこ
とによって、半導体デバイス19を半田ペースト上に配
置することが容易となる。
286mm〜約0.0279mm(約0.009インチ
〜約0.0011インチ)とする。その後、半導体デバ
イス19を半田部に対して位置決めし(例えば、ロボッ
トを用いる)、その上に配置する。その結果、図6の状
態となる。そして全体を半田(ペースト状)の融点(例
えば、約200°C)以上に加熱する。この加熱は、パ
ッケージ組み立てを専用の赤外線オーブンの中に配置し
て、望ましくは約1〜1.5分の間行う。このような半
田溶融を行う直前に、半田ペーストを約2〜5分間、約
105°C〜約130°Cに加熱することによってほぼ
乾燥させることが望ましい。上記温度はほぼ半田の融点
以下であるが、半田ペーストをほぼ乾燥させるには充分
な温度である。このように半田ペーストを乾燥させるこ
とによって、半導体デバイス19を半田ペースト上に配
置することが容易となる。
【0030】半田を溶融させたとき、半導体デバイスは
横方向に移動し、その下の要素31の平坦面51に対し
て少しずれた状態となる。このことは本発明において非
常に重要である。すなわち、このずれによって半田33
と回路層15の一部との電気的接続が図7に示すような
形で効果的に行われることになる。このような接続は、
本発明の回路層と対応する熱・電気伝導厚層との電気的
相互接続にとって必要であると考えられる。台座要素3
1に対してややずらせてデバイス19を配置し、デバイ
スの一部が絶縁体の伸張部45(図7では左側のもの)
のすぐ上にくるようにすることにより、高温加熱時のポ
リマー材料からのガス放出をほぼ防ぎ得ることが分かっ
た。その際、ガス放出は半田33の空隙61において生
じる。このような空隙は、図7に示すように、ポリマー
の伸張部に隣接し、上部が空いている部分において、半
田内に非結合部を生じさせる。従って本発明では、容易
に理解できるように、回路層15の回路から台座要素3
1を通じて層17に至る、充分な導電性を有する経路が
確実に得られる。このような経路は例えば電気的グラン
ドを与える上で必要である。驚いたことに半導体デバイ
ス19は、半田を溶融させたとき、隣接するプロビマ材
料37のほぼ内側端部以上には移動しない。
横方向に移動し、その下の要素31の平坦面51に対し
て少しずれた状態となる。このことは本発明において非
常に重要である。すなわち、このずれによって半田33
と回路層15の一部との電気的接続が図7に示すような
形で効果的に行われることになる。このような接続は、
本発明の回路層と対応する熱・電気伝導厚層との電気的
相互接続にとって必要であると考えられる。台座要素3
1に対してややずらせてデバイス19を配置し、デバイ
スの一部が絶縁体の伸張部45(図7では左側のもの)
のすぐ上にくるようにすることにより、高温加熱時のポ
リマー材料からのガス放出をほぼ防ぎ得ることが分かっ
た。その際、ガス放出は半田33の空隙61において生
じる。このような空隙は、図7に示すように、ポリマー
の伸張部に隣接し、上部が空いている部分において、半
田内に非結合部を生じさせる。従って本発明では、容易
に理解できるように、回路層15の回路から台座要素3
1を通じて層17に至る、充分な導電性を有する経路が
確実に得られる。このような経路は例えば電気的グラン
ドを与える上で必要である。驚いたことに半導体デバイ
ス19は、半田を溶融させたとき、隣接するプロビマ材
料37のほぼ内側端部以上には移動しない。
【0031】次に半田材料33を冷却し、凝固させる。
そして化学的に、あるいは水によって清掃し、その後、
ワイヤ部材21のボンディングを必要に応じて行い、さ
らに被覆材27を付着させる。望ましい被覆材としては
デクスタ(Dexter)社製より商品名ハイソル(Hysol)
FP4323として販売されているものがある。なお、
ハイソルはデクスタ社の登録商標である。ハイソルFP
4323は流動性の液体エポキシゲル材料であり、低粘
度、低歪みを特徴とし、これらの特徴はここで対象とす
るパッケージ構造にとって望ましいものである。ただ
し、本発明は被覆材の材料を上記のものに限定するもの
ではなく、詳しくは述べないが、他の既知の材料を用い
ることも可能である。
そして化学的に、あるいは水によって清掃し、その後、
ワイヤ部材21のボンディングを必要に応じて行い、さ
らに被覆材27を付着させる。望ましい被覆材としては
デクスタ(Dexter)社製より商品名ハイソル(Hysol)
FP4323として販売されているものがある。なお、
ハイソルはデクスタ社の登録商標である。ハイソルFP
4323は流動性の液体エポキシゲル材料であり、低粘
度、低歪みを特徴とし、これらの特徴はここで対象とす
るパッケージ構造にとって望ましいものである。ただ
し、本発明は被覆材の材料を上記のものに限定するもの
ではなく、詳しくは述べないが、他の既知の材料を用い
ることも可能である。
【0032】次に被覆材を焼成し(例えば、高温空気オ
ーブン内で約3時間、約165°Cで加熱)、そしてパ
ッケージに対して種々の試験を行った後、本発明を採用
した最終的なシステム(例えば、コンピュータ)の一部
を成すところのより規模の大きな電子装置に組み込み可
能と判断する。
ーブン内で約3時間、約165°Cで加熱)、そしてパ
ッケージに対して種々の試験を行った後、本発明を採用
した最終的なシステム(例えば、コンピュータ)の一部
を成すところのより規模の大きな電子装置に組み込み可
能と判断する。
【0033】以上、熱の除去能力が高く、従って最適動
作を保証する電子装置パッケージについて説明した。こ
のパッケージは、上記技術によって製造でき、また容易
に理解できるように、上記技術によって大量生産も可能
である。
作を保証する電子装置パッケージについて説明した。こ
のパッケージは、上記技術によって製造でき、また容易
に理解できるように、上記技術によって大量生産も可能
である。
【0034】ここでは現時点において望ましいと考えら
れる本発明の実施例について説明したが、種々の変更や
改良を本発明の範囲内で加え得ることは、当業者にとっ
て明かであろう。
れる本発明の実施例について説明したが、種々の変更や
改良を本発明の範囲内で加え得ることは、当業者にとっ
て明かであろう。
【0035】
【発明の効果】本発明により、半導体デバイスが発生す
る熱を効果的に除去する構成をなす電子装置パッケージ
およびその製造方法が得られる。
る熱を効果的に除去する構成をなす電子装置パッケージ
およびその製造方法が得られる。
【図1】本発明の望ましい実施例の電子装置パッケージ
を示す拡大横正面図である。
を示す拡大横正面図である。
【図2】図1の電子装置パッケージを作製する方法にお
ける工程を示す図である。
ける工程を示す図である。
【図3】図1の電子装置パッケージを作製する方法にお
ける他の工程を示す図である。
ける他の工程を示す図である。
【図4】図1の電子装置パッケージを作製する方法にお
けるさらに他の工程を示す図である。
けるさらに他の工程を示す図である。
【図5】図1の電子装置パッケージを作製する方法にお
けるさらに他の工程を示す図である。
けるさらに他の工程を示す図である。
【図6】図1の電子装置パッケージを作製する方法にお
けるさらに他の工程を示す図である。
けるさらに他の工程を示す図である。
【図7】図1の電子装置パッケージを作製する方法にお
けるさらに他の工程を示す図である。
けるさらに他の工程を示す図である。
【図8】本発明の改良された熱消散能力を、電子装置構
造内に開口を有する2つの実施例と比較して示すグラフ
である。
造内に開口を有する2つの実施例と比較して示すグラフ
である。
10 電子装置パッケージ 11 基板 13 絶縁体層 15 回路層 17 導電体層 19 半導体デバイス 21 配線部材 23 上面 25 パッド 27 被覆体 33 半田 37 絶縁材料
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジョン・ジョセフ・ゾプフ アメリカ合衆国 ニューヨーク州 ビンガ ムトン グレイス ストリート 34
Claims (11)
- 【請求項1】絶縁体層を有する基板を備え、前記基板は
さらに、前記絶縁体層の第1の表面に配置された回路層
と、前記絶縁体層の第2の表面に配置された熱・電気伝
導体層を有し、前記熱・電気伝導体層は、その上に配置
するか、あるいはその一部を成す台座要素を有し、前記
台座要素は前記絶縁体層および前記回路層の両方を通っ
て伸展し、かつ所定の距離だけ前記回路層より突出して
おり、 前記台座要素上に、その台座要素と熱的に通じた半導体
デバイスを備え、前記台座要素は、動作時に前記半導体
デバイスからの熱を良好に伝導する経路を与えることを
特徴とする電子装置パッケージ。 - 【請求項2】前記絶縁体層はポリマー材料から成ること
を特徴とする請求項1記載の電子装置パッケージ。 - 【請求項3】前記熱・電気伝導体層および前記台座要素
は銅から成り、前記熱・電気伝導体層は前記回路層より
厚いことを特徴とする請求項1記載の電子装置パッケー
ジ。 - 【請求項4】前記台座要素は前記所定の距離として、前
記回路層より約0.0254〜0.127mmだけ突出
していることを特徴とする請求項1記載の電子装置パッ
ケージ。 - 【請求項5】前記台座要素上に導電体材料の層をさらに
備え、前記半導体デバイスは前記導電体材料の前記層の
上に配置されることを特徴とする請求項1記載の電子装
置パッケージ。 - 【請求項6】複数のワイヤ部材をさらに備え、前記ワイ
ヤ部材の所定のものは前記半導体デバイスのコンタクト
・サイトを前記回路層の各部に接続することを特徴とす
る請求項1記載の電子装置パッケージ。 - 【請求項7】前記半導体デバイスと前記熱・電気伝導体
層との間の温度差は、前記半導体デバイスの動作電力の
1ワット当り、約0.25〜約0.75°Cであること
を特徴とする請求項1記載の電子装置パッケージ。 - 【請求項8】熱・電気伝導体層を設け、 前記熱・電気伝導体層上に絶縁体層を設け、 前記絶縁体層上に回路層を設け、 前記熱・電気伝導体層内に台座要素を形成し、前記台座
要素は前記絶縁体層および前記回路層の両方を通じて伸
展して前記絶縁体層より所定の距離だけ突出させ、 前記台座要素の上に半導体デバイスを配置して、前記半
導体デバイスが前記台座要素と熱的に通じるようにする
ことを特徴とする電子装置パッケージの作製方法。 - 【請求項9】前記回路層はフォトリソグラフィー処理を
用いて形成することを特徴とする請求項8記載の電子装
置パッケージの作製方法。 - 【請求項10】前記台座要素はコイニング処理を用いて
形成することを特徴とする請求項8記載の電子装置パッ
ケージの作製方法。 - 【請求項11】前記半導体デバイスのコンタクト・サイ
トを前記回路層の各部に電気的に接続する工程をさらに
含むことを特徴とする請求項8記載の電子装置パッケー
ジの作製方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/826,574 US5220487A (en) | 1992-01-27 | 1992-01-27 | Electronic package with enhanced heat sinking |
US826574 | 1992-01-27 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05267511A true JPH05267511A (ja) | 1993-10-15 |
JPH07114248B2 JPH07114248B2 (ja) | 1995-12-06 |
Family
ID=25246936
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4343987A Expired - Lifetime JPH07114248B2 (ja) | 1992-01-27 | 1992-12-24 | 電子装置パッケージおよびその作製方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5220487A (ja) |
EP (1) | EP0553463B1 (ja) |
JP (1) | JPH07114248B2 (ja) |
DE (1) | DE69209482T2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013135145A (ja) * | 2011-12-27 | 2013-07-08 | Kobe Steel Ltd | Ledランプ用ヒートシンク |
JP2015528648A (ja) * | 2012-09-17 | 2015-09-28 | リテルヒューズ・インク | 広域半導体ダイのための低熱応力パッケージ |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3173027B2 (ja) * | 1991-03-19 | 2001-06-04 | 株式会社日立製作所 | 物体の表面処理法,表面処理剤,表面処理された物品,部品及びそれらを備えた装置 |
US5339217A (en) * | 1993-04-20 | 1994-08-16 | Lambda Electronics, Inc. | Composite printed circuit board and manufacturing method thereof |
DE69401195T2 (de) * | 1994-01-12 | 1997-07-03 | Magnetek Spa | Laminare Platte für die Herstellung von gedruckten Schaltungen, daraus hergestellte gedruckte Schaltung und Verfahren zu ihrer Herstellung |
TW258829B (ja) * | 1994-01-28 | 1995-10-01 | Ibm | |
US5581443A (en) * | 1994-09-14 | 1996-12-03 | Kabushiki Kaisha Toshiba | Structure for cooling a circuit module having a circuit board and a heat-generating IC chip mounted on the board, and portable electronic apparatus incorporating the structure |
US5784256A (en) * | 1994-09-14 | 1998-07-21 | Kabushiki Kaisha Toshiba | Portable computer having a circuit board including a heat-generating IC chip and a metal frame supporting the circuit board |
DE19601649A1 (de) * | 1996-01-18 | 1997-07-24 | Telefunken Microelectron | Anordnung zur Verbesserung der Wärmeableitung bei elektrischen und elektronischen Bauelementen |
US5811736A (en) * | 1996-08-19 | 1998-09-22 | International Business Machines Corporation | Electronic circuit cards with solder-filled blind vias |
US6369334B1 (en) | 1996-08-19 | 2002-04-09 | International Business Machines Corporation | Printed circuit board with wire adds and component adds having 7-shaped and semicircular terminations |
US6009619A (en) * | 1996-08-19 | 2000-01-04 | International Business Machines Corporation | Process for manufacturing an electronic circuit card |
US6326696B1 (en) | 1998-02-04 | 2001-12-04 | International Business Machines Corporation | Electronic package with interconnected chips |
DE19805492C2 (de) * | 1998-02-11 | 1999-12-02 | Siemens Ag | Leiterplatte |
DE19916010C1 (de) * | 1999-04-09 | 2000-04-20 | Daimler Chrysler Ag | Anordnung zur Wärmeableitung von einem elektrischen Bauelement auf einer Leiterplatte zu einem Kühlkörper |
DE19919781A1 (de) * | 1999-04-30 | 2000-11-09 | Wuerth Elektronik Gmbh | Leiterplatte und Verfahren zu ihrer Anbringung |
DE10062699A1 (de) * | 2000-12-15 | 2002-07-04 | Conti Temic Microelectronic | Kühlvorrichtung für elektronische Steuergeräte |
JP3951779B2 (ja) * | 2002-04-10 | 2007-08-01 | 株式会社デンソー | プリント回路板およびその製造方法 |
ATE513454T1 (de) * | 2002-08-29 | 2011-07-15 | Asetronics Ag | Verfahren zur bearbeitung und herstellung von leiterplatten sowie leiterplatte |
JP2005101711A (ja) * | 2003-09-22 | 2005-04-14 | Renesas Technology Corp | 固体撮像装置およびその製造方法 |
JP5430422B2 (ja) * | 2010-01-27 | 2014-02-26 | 日本発條株式会社 | 金属ベース回路基板の製造方法及び金属ベース回路基板 |
US8698186B2 (en) * | 2011-07-19 | 2014-04-15 | Cofan Usa, Inc. | Circuit board with thermo-conductive pillar |
TWI544868B (zh) * | 2014-07-11 | 2016-08-01 | 台達電子工業股份有限公司 | 散熱模組及其結合方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61145898A (ja) * | 1984-12-19 | 1986-07-03 | 松下電器産業株式会社 | プリント配線基板 |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4097684A (en) * | 1971-12-20 | 1978-06-27 | Kollmorgen Technologies Inc. | Electric wiring assemblies |
IT994204B (it) * | 1973-09-06 | 1975-10-20 | Selenia Ind Elettroniche | Procedimento per la fabbricazione di dispositivi a semiconduttore con dissipatore termico integrato e relativi dispositivi a semicon duttore |
US3972012A (en) * | 1974-12-23 | 1976-07-27 | Rca Corporation | Apparatus for mounting a diode in a microwave circuit |
US4326238A (en) * | 1977-12-28 | 1982-04-20 | Fujitsu Limited | Electronic circuit packages |
US4373255A (en) * | 1979-06-19 | 1983-02-15 | The United States Of America As Represented By The Secretary Of The Air Force | Method of making oxide passivated mesa epitaxial diodes with integral plated heat sink |
DE3169519D1 (en) * | 1980-06-21 | 1985-05-02 | Lucas Ind Plc | Semi-conductor power device assembly and method of manufacture thereof |
US4472762A (en) * | 1980-09-25 | 1984-09-18 | Texas Instruments Incorporated | Electronic circuit interconnection system |
FR2516311B1 (fr) * | 1981-11-06 | 1985-10-11 | Thomson Csf | Socle pour le montage d'une pastille semi-conductrice sur l'embase d'un boitier d'encapsulation, et procede de realisation de ce socle |
US4888450A (en) * | 1981-12-11 | 1989-12-19 | At&T Bell Laboratories | Circuit board fabrication leading to increased capacity |
JPS58170044A (ja) * | 1982-03-31 | 1983-10-06 | Fujitsu Ltd | 半導体素子 |
GB8304890D0 (en) * | 1983-02-22 | 1983-03-23 | Smiths Industries Plc | Chip-carrier substrates |
US4692791A (en) * | 1984-07-13 | 1987-09-08 | Texas Instruments Incorporated | Monolithic IMPATT with stripline leads |
US4705606A (en) * | 1985-01-31 | 1987-11-10 | Gould Inc. | Thin-film electrical connections for integrated circuits |
US4698662A (en) * | 1985-02-05 | 1987-10-06 | Gould Inc. | Multichip thin film module |
US4729061A (en) * | 1985-04-29 | 1988-03-01 | Advanced Micro Devices, Inc. | Chip on board package for integrated circuit devices using printed circuit boards and means for conveying the heat to the opposite side of the package from the chip mounting side to permit the heat to dissipate therefrom |
DE3684184D1 (de) * | 1985-06-20 | 1992-04-16 | Toshiba Kawasaki Kk | Verkapselte halbleiteranordnung. |
US4700473A (en) * | 1986-01-03 | 1987-10-20 | Motorola Inc. | Method of making an ultra high density pad array chip carrier |
US4879156A (en) * | 1986-05-02 | 1989-11-07 | International Business Machines Corporation | Multilayered ceramic substrate having solid non-porous metal conductors |
DE3786600T2 (de) * | 1986-05-30 | 1993-11-04 | Furukawa Electric Co Ltd | Mehrschichtige gedruckte schaltung und verfahren zu ihrer herstellung. |
US4873615A (en) * | 1986-10-09 | 1989-10-10 | Amp Incorporated | Semiconductor chip carrier system |
US4993148A (en) * | 1987-05-19 | 1991-02-19 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing a circuit board |
DE3813364A1 (de) * | 1988-04-21 | 1989-11-02 | Bodenseewerk Geraetetech | Vorrichtung zur waermeabfuhr von bauelementen auf einer leiterplatte |
US4935584A (en) * | 1988-05-24 | 1990-06-19 | Tektronix, Inc. | Method of fabricating a printed circuit board and the PCB produced |
US4914551A (en) * | 1988-07-13 | 1990-04-03 | International Business Machines Corporation | Electronic package with heat spreader member |
US4972050A (en) * | 1989-06-30 | 1990-11-20 | Kollmorgen Corporation | Wire scribed circuit boards and methods of their manufacture |
US4994897A (en) * | 1989-10-26 | 1991-02-19 | Motorola, Inc. | Multi-level semiconductor package |
US5012386A (en) * | 1989-10-27 | 1991-04-30 | Motorola, Inc. | High performance overmolded electronic package |
US5138430A (en) * | 1991-06-06 | 1992-08-11 | International Business Machines Corporation | High performance versatile thermally enhanced IC chip mounting |
-
1992
- 1992-01-27 US US07/826,574 patent/US5220487A/en not_active Expired - Lifetime
- 1992-12-15 EP EP92121307A patent/EP0553463B1/en not_active Expired - Lifetime
- 1992-12-15 DE DE69209482T patent/DE69209482T2/de not_active Expired - Fee Related
- 1992-12-24 JP JP4343987A patent/JPH07114248B2/ja not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61145898A (ja) * | 1984-12-19 | 1986-07-03 | 松下電器産業株式会社 | プリント配線基板 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013135145A (ja) * | 2011-12-27 | 2013-07-08 | Kobe Steel Ltd | Ledランプ用ヒートシンク |
JP2015528648A (ja) * | 2012-09-17 | 2015-09-28 | リテルヒューズ・インク | 広域半導体ダイのための低熱応力パッケージ |
Also Published As
Publication number | Publication date |
---|---|
DE69209482T2 (de) | 1996-10-10 |
JPH07114248B2 (ja) | 1995-12-06 |
US5220487A (en) | 1993-06-15 |
EP0553463A1 (en) | 1993-08-04 |
DE69209482D1 (de) | 1996-05-02 |
EP0553463B1 (en) | 1996-03-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH05267511A (ja) | 電子装置パッケージおよびその作製方法 | |
US6922339B2 (en) | Heat dissipating structure of printed circuit board and fabricating method thereof | |
JP5442368B2 (ja) | 直付リード線を備えるicチップパッケージ | |
US7443022B2 (en) | Board-on-chip packages | |
JPH0810716B2 (ja) | 電子パッケージ | |
US5263245A (en) | Method of making an electronic package with enhanced heat sinking | |
JP2004023103A (ja) | 高電圧bgaパッケージ、高電圧bgaパッケージ用ヒートスプレッダーの製造方法及び高電圧bgaパッケージ用ヒートスプレッダー | |
JP2829925B2 (ja) | 半導体パッケージ及び電子回路盤 | |
US6320136B1 (en) | Layered printed-circuit-board and module using the same | |
US5898128A (en) | Electronic component | |
JP3058266B2 (ja) | 半導体集積回路装置及びその半導体ベアチップ実装方法 | |
US6291893B1 (en) | Power semiconductor device for “flip-chip” connections | |
KR101008534B1 (ko) | 전력용 반도체모듈패키지 및 그 제조방법 | |
JP2810130B2 (ja) | 半導体パッケージ | |
JP2003046211A (ja) | 電子部品の実装構造 | |
JP3279849B2 (ja) | 半導体装置 | |
JP3521931B2 (ja) | 半導体装置及びその製造方法 | |
JPS63284831A (ja) | 混成集積回路の製造方法 | |
JP3509532B2 (ja) | 半導体装置用基板、半導体装置及びその製造方法並びに電子機器 | |
JPH09283555A (ja) | 半導体チップの実装構造および半導体パッケージの製造方法および半導体パッケージ | |
JPH0964252A (ja) | 半導体装置 | |
JPH08330471A (ja) | 半導体装置及びその製造方法 | |
JP2004047782A (ja) | 混成集積回路装置およびその製造方法 | |
JP2504262Y2 (ja) | 半導体モジュ―ル | |
JPH11220050A (ja) | 半導体パッケージ |