JPH05267491A - 圧接型半導体装置及びこれを使用した電力変換装置 - Google Patents

圧接型半導体装置及びこれを使用した電力変換装置

Info

Publication number
JPH05267491A
JPH05267491A JP4062327A JP6232792A JPH05267491A JP H05267491 A JPH05267491 A JP H05267491A JP 4062327 A JP4062327 A JP 4062327A JP 6232792 A JP6232792 A JP 6232792A JP H05267491 A JPH05267491 A JP H05267491A
Authority
JP
Japan
Prior art keywords
semiconductor device
pressure contact
type semiconductor
contact type
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4062327A
Other languages
English (en)
Inventor
Hitoshi Onuki
仁 大貫
Mitsuo Sato
満雄 佐藤
Masahiro Koizumi
正博 小泉
Masayasu Nihei
正恭 二瓶
Takashi Saito
高 斉藤
Shuroku Sakurada
修六 桜田
Tsutomu Yao
勉 八尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP4062327A priority Critical patent/JPH05267491A/ja
Publication of JPH05267491A publication Critical patent/JPH05267491A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Thyristors (AREA)

Abstract

(57)【要約】 【目的】 低加圧力でも、諸特性に優れ、しかも、信頼
性の高い小型、大容量の圧接型半導体装置及びこれを用
いた電力変換装置を得る。 【構成】 Si半導体1の両主面上のAl電極3に接触
するように熱緩衝板4、6及び7、5が設けられ、熱緩
衝板4、6の間及び熱緩衝板7、5の間に、IB属の軟
金属による軟質層8、9が設けられて構成される。これ
らの熱緩衝板と軟質層とは、これらをAl電極3に圧接
する電極導出部材10、11により加圧されている。 【効果】 圧接型半導体装置の加圧力を低減した場合に
も、熱抵抗の低減を実現することができ、遮断耐量の向
上、熱サイクル耐量の向上、装置の小型化を図ることが
できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、圧接型半導体装置及び
これを用いた電力変換装置に係り、特に、低加圧力で
も、諸特性に優れ、信頼性の高い電力用半導体装置とし
て利用して好適な圧接型半導体装置及びこれを用いた電
力変換装置に関する。
【0002】
【従来の技術】従来技術による圧接型半導体装置は、半
導体基板としてのSi基板に形成される半導体素子と、
Mo、W等の熱緩衝板と、Cu等からなる電極導出部材
とが重ね合わされて圧接されて構成されており、Si基
板とMo、W等の熱緩衝板、及び、熱緩衝板とCu等か
らなる電極導出部材との異種金属間の熱膨張係数との違
いによって発生する熱応力を、これらの滑りにより逃す
ことができる構造を有している。
【0003】しかし、この従来技術は、これらの部材界
面に対してよほど大きな加圧力を加えない限り、接触抵
抗が大きくなり、その結果、半導体装置の熱抵抗が大き
くなるという問題を有している。
【0004】このような熱応力を緩和することのできる
従来技術として、例えば、特願昭59−21033号等
に記載された技術が知られている。
【0005】この従来技術は、熱応力を緩和する手段と
して、Mo、W等の熱緩衝板とCu等の電極導出部材と
の間に、熱緩衝板側では熱膨張係数が熱緩衝板と同じ
で、Cu側ではCuと熱膨張係数が同じであるような熱
緩衝板を挿入するというものである。しかし、この従来
技術は、熱応力の発生をある程度回避することができる
が、接触抵抗に関しては加圧力をよほど大きくしない限
りその増大が避けられないものである。
【0006】そして、この従来技術は、加圧力を大きく
した場合、これらの部材界面、特に、Si半導体主面上
のAl電極とMo、W等の熱緩衝板との間に生ずる凝着
(スティッキング)について配慮されていない。
【0007】また、接触抵抗を下げることのできる従来
技術として、例えば、実開昭50−54974号公報、
実開昭50−120372号公報等に記載された技術が
知られている。
【0008】この従来技術は、Mo、W等の熱緩衝板と
接着されたSi半導体の反対側のAl電極と、Mo、W
等の熱緩衝板との間に軟金属を介在させて加圧する、あ
るいは、同様に一方の主電極がMo、W等の熱緩衝板と
接着されたSi半導体を用いた半導体装置において、装
置を形成する各部材の界面に金属箔を使用するというも
のである。
【0009】しかし、前述の従来技術は、合金型の半導
体装置であり、その大きなそりのために軟金属を界面に
挾んだ場合にも、接触抵抗を充分に低減することができ
ず、接触抵抗を下げるためには、大きな加圧力が必要と
なり、各部材と軟金属とのスティックを引き起し、半導
体Siの割れ、電流集中による軟金属の溶解、耐圧の劣
化等が生じる可能性のあるものである。
【0010】図10は前述した従来技術による合金型の
半導体装置の一例を示す断面図であり、ゲート・ターン
オフサイリスタの例である。図10において、1はSi
半導体、2はAlろう、3はAl電極、4、5は熱緩衝
板、10、11は電極導出部材である。
【0011】図示従来技術は、Si半導体1と熱緩衝板
5とがAlろう2により、高温(約700°C)に加熱
されて接着され、Si半導体1のAl電極3側に熱緩衝
板4が載せられ、さらに、これらの上下に電極導出部材
6、7が配置され、これらの電極導出部材6、7を介し
て締め付けられて構成されている。このため、Si半導
体1と熱緩衝板5とがAlろう2により接着された半導
体部材は、これらの熱膨張係数の差に基づいて生ずる熱
応力によりそりが生じる。
【0012】前記従来技術は、電極導出部材10、11
を介して締め付けることにより前記部材のそりを無く
し、全体を半導体装置として機能させるものであるが、
良好なデバイス特性を得るためには、例えば、直径60
mmの素子の場合に、少なくとも3500Kg、直径80
mmの素子の場合に、4000Kgの加圧力で締めつける
必要がある。
【0013】
【発明が解決しようとする課題】大容量のサイリスタ、
ゲート・ターンオフサイリスタ等の大電力用半導体装置
において、その使用時の加圧力を低減させ、その状態に
おける諸特性の改善を図ることは極めて重要な課題であ
る。
【0014】しかし、前述した従来技術による半導体装
置は、遮断耐量、過電流耐量、熱抵抗等の特性を改善し
ようとすると、加圧力を相当に高くしなければならず、
このため、半導体素子がゲート・ターンオフサイリスタ
等である場合、Al電極の変形によるゲート・カソード
の短絡、Cuの電極導出部材の変形、各部材、特に、カ
ソードAl電極と熱緩衝部材とのスティックによるSi
半導体の割れ等が生じ、信頼性が低下するという問題点
を有している。
【0015】また、前述の従来技術は、加圧力の増大の
ためにこれらの半導体素子を含むシステムを大型化し、
一方、加圧力の低減が特性の低下を招くという問題点を
有している。
【0016】本発明の目的は、前記従来技術の問題点を
解決し、低加圧力でも、諸特性に優れ、しかも、信頼性
の高い圧接型半導体装置及びこれを用いた電力変換装置
を提供することにある。
【0017】
【課題を解決するための手段】加圧力を大きくしなくて
も、軟質層により、接触抵抗を低減されるためには、従
来の合金型の半導体素子、すなわち、Si半導体の主面
の片側に熱緩衝板を接着したものをベースとする半導体
素子はそりが大きいため使用することができない。この
ため、本発明は、合金型の半導体素子ではなく、全圧接
型の半導体素子を使用する。
【0018】そして、本発明によれば前記目的は、M
o、W等の熱緩衝板と合金接着していない全圧接型のS
i半導体を用い、両主面を熱緩衝板、電極導出部材で挾
み、これらの間に軟質層を設けることにより達成され
る。
【0019】すなわち、前記本発明の目的は、圧接型構
造とすることにより、各部材のそり、変形を防止し、さ
らに、各部材界面の接触抵抗を低加圧力の状態で低抵抗
化するために、熱緩衝板をSi半導体の各電極の主面側
に2枚ずつ設け、この2枚の熱緩衝板の間に周期率表の
IB族の金属により形成される軟質層を設けることによ
り達成される。
【0020】熱緩衝板をSi半導体の各主面側に2枚ず
つ設けることにより、Si半導体主面上のAl電極との
熱緩衝板とがステイツキングした場合にもSiが割れる
ことがなく、熱緩衝板同士の界面の熱抵抗を、軟質金属
により低減することができる。
【0021】また、前記本発明の目的は、熱緩衝板の数
を各主面に対し前述した2枚からそれぞれ1枚に減ら
し、これと軟質金属層と組み合せることにより、さら
に、熱緩衝板の表面に軟質層をめっき、蒸着等により直
接設けることにより達成される。
【0022】
【作用】全圧接型の半導体素子は、Si半導体に他の部
材が合金されていないため、Si半導体のそりが少ない
ため、各部材間を比較的低加圧力で接触させることがで
きる。しかし、各部材間が接着されていないため、各部
材界面での接触抵抗が大きい。
【0023】各部材の界面における接触抵抗を低減する
ため、本発明により設けられた各部材の界面に存在する
軟質層は、加圧力により変形し部材界面のすき間を埋
め、接触抵抗を低減する役割を果す。
【0024】本発明は、Si半導体が全圧接型であるこ
と、軟質層を各部材の界面に設けることが不可欠であ
り、特に、ゲート・ターンオフサイリスタの場合、カソ
ード側のAl電極と熱緩衝板との界面における遮断耐
量、過電流耐量等の電気特性が極めて重要である。この
ため、本発明では、軟質層がAl電極と熱緩衝板との界
面、熱緩衝板と熱緩衝板との界面、及び、熱緩衝板と電
極導出部材との界面の少なくとも1つの界面に設ける必
要がある。
【0025】これにより、本発明は、加圧力をそれほど
大きくすることなく、接触抵抗、すなわち、熱抵抗を低
減することができ、スティックも生じにくくすることが
できる。
【0026】
【実施例】以下、本発明による圧接型半導体装置の実施
例を図面により詳細に説明する。図1は本発明の第1の
実施例の構成を示す断面図であり、サイリスタの例を示
すものである。図1において、6、7は熱緩衝板、8、
9は軟質層であり、他の符号は図10の場合と同一であ
る。
【0027】図1に示す本発明の第1の実施例は、Si
半導体1の両主面にAl電極3が設けられて全圧接型の
半導体素子としてのサイリスタが構成されており、Si
半導体1の両主面側に、Mo、W等による熱緩衝板4、
6、及び、5、7が設けられ、これらの熱緩衝板の間に
IB属の金属による軟質層8、9が設けられ、さらに、
電極導出部材10、11を介して前記各部材が圧接され
て構成されている。
【0028】このように構成される本発明の第1の実施
例は、Si半導体1の両主面側に、熱緩衝板4と6、及
び、5と7がそれぞれ2枚ずつ存在し、これらの熱緩衝
板の間に軟質層8、9が存在しているので、Al電極3
と熱緩衝板6、及び、Al電極3と熱緩衝板7とがそれ
ぞれ凝着した場合にも、熱緩衝板4及び5の界面で相互
にすべるため、熱応力を発生させることのないものであ
る。
【0029】しかし、硬度の高い熱緩衝板同士の界面で
の接触抵抗は極めて高いため、本発明は、この接触抵抗
を低減するため、前記熱緩衝板の界面、すなわち、熱緩
衝板4と6との間、及び熱緩衝板7と9との間にそれぞ
れ軟質層8及び9を存在させている。これにより、本発
明の第1の実施例は、低加圧力状態における接触抵抗を
低減することができる。
【0030】図2は本発明の第2の実施例の構成を示す
断面図であり、ゲート・ターンオフサイリスタの例を示
すものである。図の符号は図1の場合と同一である。
【0031】この本発明の第2の実施例は、Si半導体
1にゲート・ターンオフサイリスタを構成したものであ
り、その他の構成は、図1の場合と全く同一である。そ
して、この本発明の実施例においても、前述した本発明
の第1の実施例と同様な効果を得ることができる。
【0032】前述した本発明の第1及び第2の実施例
は、低加圧力で半導体装置の低熱抵抗化を図ることが可
能であり、また、低加圧力化することにより部材間の凝
着、偏加重等による部材の変形を防止することが可能で
あり、半導体装置そのものを小型化することができる。
さらに、このような半導体装置を使用して構成される電
力変換装置等の機器の小型化をも図ることができる。
【0033】前述した本発明の第1、第2の実施例は、
Si半導体の両主面側にそれぞれ2枚の熱緩衝板を設け
るとして説明したが、半導体装置の低熱抵抗化をさらに
促進させるためには、前述の実施例の構造の熱緩衝板の
数を減少させるとよい。
【0034】図3は本発明の第3の実施例の構成を示す
断面図であり、この本発明の第3の実施例は、図2によ
り説明した本発明の第2の実施例における熱緩衝板7を
除去した構造としたものである。
【0035】図4は本発明の第4の実施例の構成を示す
断面図であり、この本発明の第4の実施例は、図2によ
り説明した本発明の第2の実施例における熱緩衝板7を
除去すると共に、熱緩衝板5の上、すなわち、Si半導
体側に軟質層9’をめっき、蒸着等により直接設けた構
造としたものである。
【0036】図5は本発明の第5の実施例の構成を示す
断面図であり、この本発明の第5の実施例は、図4に示
した本発明の第4の実施例の構造から熱緩衝板6を除去
した構造としたものである。
【0037】図6は本発明の第6の実施例の構成を示す
断面図であり、この本発明の第6の実施例は、図4によ
り説明した本発明の第4の実施例における熱緩衝板6を
除去すると共に、熱緩衝板4のSi半導体側に軟質層
8’を直接設けた構造としたものである。
【0038】図7は本発明の第2の実施例(図2)、第
3の実施例(図3)による構造及び従来技術(図10)
の構造を持つ直径60mmのゲート・ターンオフサイリス
タにおける熱抵抗と加圧力との関係を示す図である。
【0039】この図から判るように、従来技術の場合、
3000Kg以上に加圧力を大きくしないと熱抵抗が飽
和しないのに対し、本発明の実施例の場合、2000K
g以上の力で加圧すれば、熱抵抗が飽和する。
【0040】そして、従来技術は、3000Kgの加圧
力で、Al電極に対する面圧が3Kg/mm2 程度となる
ので、半導体装置の運転、停止に基づく素子のヒートサ
イクルによって、Al電極が著しく変形し、ゲート・カ
ソード短絡等の問題を引き起す可能性がある。これに対
して、本発明の実施例は、2Kg/mm2 程度の加圧力で
よいため、Al電極の変形量を少なくすることができ
る。
【0041】図8は本発明の第1の実施例による構造及
び従来技術の構造を持つ直径60mmのゲート・ターンオ
フサイリスタのゲート・トリガ電流の加圧力依存特性を
説明する図である。
【0042】一般に、ゲート・ターンオフサイリスタの
ゲート・トリガ電流は、カソードのAl電極と熱緩衝板
との真実接触面積に依存するが、この図から、従来技術
のゲート・ターンオフサイリスタは、ゲート・トリガ電
流の加圧力依存性が大きいのに対し、本発明の実施例
は、その加圧力依存性が少ないことが判る。
【0043】すなわち、本発明の実施例は、全圧接型の
半導体素子と軟質層との相乗効果により、カソードのA
l電極と熱緩衝板との真実接触面積を大きくすることが
できており、これにより、優れた特性を得ることができ
る。
【0044】図9は本発明の実施例と従来技術とによる
ゲート・ターンオフサイリスタの遮断耐量を示したもの
である。ここでは、遮断耐量が4000Aの従来技術と
同一の素子を用い、本発明の実施例により半導体装置を
組み立てた場合の遮断耐量を示している。
【0045】この図より、従来の合金型の方式であって
も、カソードのAl電極と熱緩衝板との間に軟質層を設
けることにより、(b)に示すように遮断耐量を増加さ
せることができるが、本発明の実施例の場合、(c)〜
(e)に示すように、さらに遮断耐量を大幅に増大させ
ることができることが判る。
【0046】前述した本発明の各実施例に使用される軟
質層としては、IB族のCu、Ag、Auを主体とした
単層あるいはこれらを2層にした構造のものがよく、そ
の厚さは10μm〜500μmの範囲であるのがよい。
また、その形状としては、箔あるいはめっき膜蒸着膜、
スパッタ膜等であってよい。
【0047】また、前述した本発明の各実施例における
電極導出部材10、11は、その内部に冷却液等が導入
されるように構成されており、強制的に半導体装置を冷
却することが可能である。
【0048】前述した本発明の各実施例によれば、従来
技術の場合に比較して、半導体装置に対する加圧力を1
/2に低減した場合にも、1.5倍の遮断耐量を得るこ
とができ、本発明の実施例による半導体装置を使用して
電力変換装置を構成した場合、その大きさを従来技術に
よる半導体装置を使用した場合の2/3程度に小型、軽
量化することができる。
【0049】以上、いくつかの本発明の実施例について
説明したが、本発明は、さらに多くの変形を行うことが
でき、例えば、Si半導体の両主面側のそれぞれに設け
られる熱緩衝板をそれぞれ1枚とする構造でもよく、ま
た、熱緩衝板と電極導出部材との間に軟質層を設ける構
造であってもよい。
【0050】
【発明の効果】以上説明したように本発明によれば、半
導体装置を構成する全圧接型Si半導体及び各部材の界
面に軟質層を設けることにより、加圧力を低減させた状
態で、各部材界面の接触抵抗の低減を図ることができ、
熱抵抗を従来技術に比較して約20%低減させることが
でき、遮断耐量を1.5倍に向上させることができる。
【0051】また、本発明による半導体装置を使用する
装置、システムの小型化を図ることができる。
【図面の簡単な説明】
【図1】本発明の第1の実施例の構成を示す断面図であ
る。
【図2】本発明の第2の実施例の構成を示す断面図であ
る。
【図3】本発明の第3の実施例の構成を示す断面図であ
る。
【図4】本発明の第4の実施例の構成を示す断面図であ
る。
【図5】本発明の第5の実施例の構成を示す断面図であ
る。
【図6】本発明の第6の実施例の構成を示す断面図であ
る。
【図7】本発明の実施例の熱抵抗と加圧力との関係を示
す図である。
【図8】本発明の実施例のゲート・トリガ電流の加圧力
依存特性を説明する図である。
【図9】本発明の実施例の遮断耐量を示説明する図であ
る。
【図10】従来技術による合金型の半導体装置の一例を
示す断面図である。
【符号の説明】
1 Si半導体 2 Alろう 3 Al電極 4〜7 熱緩衝板 8、9 軟質層 10、11 電極導出部材
───────────────────────────────────────────────────── フロントページの続き (72)発明者 二瓶 正恭 茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内 (72)発明者 斉藤 高 茨城県日立市幸町三丁目1番1号 株式会 社日立製作所日立工場内 (72)発明者 桜田 修六 茨城県日立市幸町三丁目1番1号 株式会 社日立製作所日立工場内 (72)発明者 八尾 勉 茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板の両主面に電極を有する半導
    体素子と、該半導体素子を両主面から挾み、前記両主面
    の電極のそれぞれに接触する熱緩衝板と、これらの熱緩
    衝板を前記電極に圧接する電極導出部材とを備えて構成
    される圧接型半導体装置において、前記半導体基板の両
    主面の各主面側にそれぞれ2枚の熱緩衝板を備え、2枚
    の熱緩衝板の間に、熱緩衝板より軟質の軟質層が配置さ
    れていることを特徴とする圧接型半導体装置。
  2. 【請求項2】 半導体基板の両主面に電極を有する半導
    体素子と、該半導体素子を両主面から挾み、前記両主面
    の電極のそれぞれに接触する熱緩衝板と、これらの熱緩
    衝板を前記電極に圧接する電極導出部材とを備えて構成
    される圧接型半導体装置において、前記半導体基板の両
    主面の一方の主面側に2枚の熱緩衝板を備え、2枚の熱
    緩衝板の間に、熱緩衝板より軟質の軟質層が配置されて
    おり、他方の主面側に1枚の熱緩衝板を備え、この1枚
    の熱緩衝板と半導体基板の電極との間に、熱緩衝板より
    軟質の軟質層が配置されていることを特徴とする圧接型
    半導体装置。
  3. 【請求項3】 半導体基板の両主面に電極を有する半導
    体素子と、該半導体素子を両主面から挾み、前記両主面
    の電極のそれぞれに接触する熱緩衝板と、これらの熱緩
    衝板を前記電極に圧接する電極導出部材とを備えて構成
    される圧接型半導体装置において、前記半導体基板の両
    主面の各主面側にそれぞれ1枚の熱緩衝板を備え、この
    1枚の熱緩衝板と前記半導体基板の電極との間に、熱緩
    衝板より軟質の軟質層が配置されていることを特徴とす
    る圧接型半導体装置。
  4. 【請求項4】 前記半導体基板の電極に直接接する、あ
    るいは、軟質層を介して接する少なくとも一方の熱緩衝
    板の前記電極に対向する面に軟質層が直接設けられてい
    ることを特徴とする請求項1、2または3記載の圧接型
    半導体装置。
  5. 【請求項5】 前記電極導出部材と該部材に接する熱緩
    衝板との間に熱緩衝板より軟質の軟質層が配置されてい
    ることを特徴とする請求項1ないし4のうち1記載の圧
    接型半導体装置。
  6. 【請求項6】 前記電極導出部材は直接冷却されている
    ことを特徴とする請求項1ないし5のうち1記載の圧接
    型半導体装置。
  7. 【請求項7】 前記軟質層の材料は周期律表のIB族の
    物質であることを特徴とする請求項1ないし6のうち1
    記載の圧接型半導体装置。
  8. 【請求項8】 請求項1ないし7のうち1記載の圧接型
    半導体装置を使用して構成されることを特徴とする電力
    変換装置。
JP4062327A 1992-03-18 1992-03-18 圧接型半導体装置及びこれを使用した電力変換装置 Pending JPH05267491A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4062327A JPH05267491A (ja) 1992-03-18 1992-03-18 圧接型半導体装置及びこれを使用した電力変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4062327A JPH05267491A (ja) 1992-03-18 1992-03-18 圧接型半導体装置及びこれを使用した電力変換装置

Publications (1)

Publication Number Publication Date
JPH05267491A true JPH05267491A (ja) 1993-10-15

Family

ID=13196933

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4062327A Pending JPH05267491A (ja) 1992-03-18 1992-03-18 圧接型半導体装置及びこれを使用した電力変換装置

Country Status (1)

Country Link
JP (1) JPH05267491A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10352670A1 (de) * 2003-11-11 2005-06-16 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Elektrisches Bauelement
US6946730B2 (en) 2001-04-25 2005-09-20 Denso Corporation Semiconductor device having heat conducting plate

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6946730B2 (en) 2001-04-25 2005-09-20 Denso Corporation Semiconductor device having heat conducting plate
US6963133B2 (en) * 2001-04-25 2005-11-08 Denso Corporation Semiconductor device and method for manufacturing semiconductor device
DE10352670A1 (de) * 2003-11-11 2005-06-16 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Elektrisches Bauelement

Similar Documents

Publication Publication Date Title
EP0012770B1 (en) Fluid cooled semiconductor device
US7538436B2 (en) Press pack power semiconductor module
JPS6038867B2 (ja) 絶縁型半導体装置
CN100385652C (zh) 半导体装置
JPH05267491A (ja) 圧接型半導体装置及びこれを使用した電力変換装置
JP2000049330A (ja) 圧接型半導体装置及びそのリング状ゲート端子並びに電力応用装置
JPH0246742A (ja) 圧接平型半導体装置
JPS639665B2 (ja)
JP3394000B2 (ja) モジュール型半導体装置及びこれを用いた電力変換装置
JP3307145B2 (ja) パワーチップキャリア及びこれを用いたパワー半導体装置
JPH11274185A (ja) 圧接型半導体装置、及びこれを用いた変換器
JPH0234577A (ja) セラミック−金属複合基板
JP3313649B2 (ja) 半導体素子の製造方法、及びその製造方法により製造された半導体素子を組込んだ電力変換装置
JPH04355953A (ja) 半導体装置およびそれに用いられる絶縁積層体並びにその半導体装置の製造方法
JP2000068297A (ja) 加圧接触型半導体装置、及びこれを用いた変換器
JPH01169955A (ja) 半導体装置
JP4123717B2 (ja) チップ型半導体素子の製造方法
JPS58102532A (ja) 半導体装置
JP2569109B2 (ja) 圧接型半導体装置
JPH0223501B2 (ja)
JP2002270746A (ja) 圧接型半導体装置およびその製造方法
JPH1197463A (ja) 圧接型半導体装置
JPS62290163A (ja) 半導体装置
CA1131793A (en) Fluid cooled semiconductor device
JPH07254669A (ja) 圧接型半導体装置