JPH05260270A - デジタル画像形成装置 - Google Patents

Abstract

(57)【要約】 【目的】 簡素化した回路構成にて原稿画像情報を読み
取り，画像情報における重複領域の補正を安価に，且
つ，適切に実行し，また，重複領域の調整，形成画像の
センタ調整を簡易に，且つ，効率よく実行する。 【構成】 ＣＣＤ１０８により原稿画像情報を主走査方
向に重複させて分割読取を行う読取手段と，画像処理回
路４０２，重複領域補正回路４０３を介して読み取った
画像情報を，複数ブロックに分割され該ブロック数に対
応した分割画像情報を転送，書き込み可能なＬＥＤアレ
イ２０４により感光体上に書き込む書込手段とを備え，
上記読取手段で使用するＣＣＤ１０８の数と，書込手段
で使用するＬＥＤアレイ２０４のブロック数を等しくす
ることを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は，デジタル複写機，ファ
クシミリ装置，画像入出力装置等のデジタル画像形成装
置に関し，特に，複数個の光電変換素子を用いて原稿か
ら画像情報を読み取り，ＬＥＤアレイを用いたプリンタ
により画像形成を実行するデジタル画像形成装置に関す
る。

【０００２】

【従来の技術】従来より，複数個の光電変換素子を用
い，該複数個の光電変換素子の読取領域を一部重複さ
せ，広幅サイズの画像情報を読み取る画像読取装置は知
られている。また，最近では密着読取型センサ・モジュ
ールも市場に現れてきている。

【０００３】更に，読取画像情報の一部重複した領域を
重複，欠落させることなく補正を実行する方式に関して
も各種知られているが，どの方式に関してもＬＤ書込系
を用いたプリンタに出力させるべく，重複領域補正後１
ラインのシリアル・データとなるような処理系を採用し
ている。その結果，補正後の画像情報が１ラインになる
ように多数のメモリを用い，周波数変換，重複領域補正
等を実行している。

【０００４】また，一般的にデジタル画像形成装置にあ
っては，ＬＥＤアレイを書込系に用いた画像出力装置に
読み取った画像情報を出力させるように構成されてい
る。ここで，上記ＬＥＤアレイは複数ブロックに分割さ
れ，パラレルに画像情報を受け取るものが主である。

【０００５】

【発明が解決しようとする課題】しかしながら，市場化
されているのはＡ３サイズ以下のモジュールのみで広幅
サイズ（Ａ０サイズ，Ａ１サイズ等）の密着読取型セン
サ・モジュールは市場に現れていなし，更に，投影型の
ＣＣＤ（固体撮像素子）を用いた読取ユニットと比較す
ると，密着読取型センサ・モジュールはコスト的にも格
段に高いという問題点があった。

【０００６】更に，従来における読取画像情報の一部重
複した領域を重複，欠落させることなく補正を実行する
方式に関しては，周波数変換用のメモリ，重複領域補正
等のメモリ等が必要となり，回路規模の増大とコストの
大幅な上昇を招来すると共に重複領域の調整，画像のセ
ンタ調整等が適切に実行されないという問題点があっ
た。

【０００７】本発明は，この点に鑑みてなされたもの
で，簡素化した回路構成にて原稿画像情報を読み取り，
画像情報における重複領域の補正を安価に，且つ，適切
に実行することを第１の目的とする。

【０００８】また，重複領域の調整，形成画像のセンタ
調整を簡易に，且つ，効率よく実行することを第２の目
的とする。

【０００９】

【課題を解決するための手段】上記目的を達成するた
め，本発明は，複数個の光電変換素子を用い，前記各光
電変換素子により原稿画像情報を主走査方向に重複させ
て分割読取を行う読取手段と，前記読取手段により読み
取った画像情報を，複数ブロックに分割され該ブロック
数に対応した分割画像情報を転送，書き込み可能なＬＥ
Ｄアレイにより感光体上に書き込む書込手段とを備えた
デジタル画像形成装置において，前記読取手段で使用す
る光電変換素子数と，前記書込手段で使用するＬＥＤア
レイのブロック数を等しくするデジタル画像形成装置を
提供するものである。

【００１０】また，複数個の光電変換素子を用い，前記
各光電変換素子により原稿画像情報を主走査方向に重複
させて分割読取を行う読取手段と，前記読取手段により
読み取った画像情報を，複数ブロックに分割され該ブロ
ック数に対応した分割画像情報を転送，書き込み可能な
ＬＥＤアレイにより感光体上に書き込む書込手段とを備
え，前記読取手段で使用する光電変換素子数と，前記書
込手段で使用するＬＥＤアレイのブロック数を等しくし
たデジタル画像形成装置において，前記読取手段により
読み取った画像情報を，各々の読取手段に対応する前記
書込手段のＬＥＤアレイのブロックに分割して書き込む
範囲を制御する分割書込制御手段を備えたデジタル画像
形成装置を提供するものである。

【００１１】また，前記分割書込制御手段は，前記読取
手段の重複読取領域を補正することが望ましい。

【００１２】また，複数個の光電変換素子を用い，前記
各光電変換素子により原稿画像情報を主走査方向に重複
させて分割読取を行う読取手段と，前記読取手段により
読み取った画像情報を，複数ブロックに分割され該ブロ
ック数に対応した分割画像情報を転送，書き込み可能な
ＬＥＤアレイにより感光体上に書き込む書込手段とを備
えたデジタル画像形成装置において，前記書込手段のＬ
ＥＤアレイを複数分割したブロック毎に前記分割読取画
像情報を独立して制御するデジタル画像形成装置を提供
するものである。

【００１３】また，前記書込手段のＬＥＤアレイは，前
記分割読取画像情報をシフト転送するシフト転送手段
と，前記シフト転送手段により転送された前記分割読取
画像情報をラッチするラッチ手段とを有し，少なくとも
前記シフト転送手段或いはラッチ手段のいずれか一方を
ブロック毎に独立して制御することが望ましい。

【００１４】また，前記書込手段のＬＥＤアレイは，前
記分割読取画像情報をシフト転送するシフト転送手段
と，前記シフト転送手段により転送された前記分割読取
画像情報をラッチするラッチ手段と，重複領域補正を行
う遅延制御手段とを有し，前記遅延制御手段は，前記シ
フト転送手段をシフト動作させるシフトクロック信号或
いは前記ラッチ手段をラッチ動作させるラッチ信号の少
なくとも一方を遅延制御することにより前記重複領域の
補正を実行することが望ましい。

【００１５】また，複数個の光電変換素子を用い，前記
各光電変換素子により原稿画像情報を主走査方向に重複
させて分割読取を行う読取手段と，前記読取手段により
読み取った分割読取画像情報を，ＬＥＤアレイの各ブロ
ックに対応させて各々独立に転送，書き込みを行う書込
手段とを備え，前記書込手段のＬＥＤアレイの各々のブ
ロックは，少なくとも前記分割読取画像情報をシフト転
送するシフト転送手段と，前記シフト転送手段により転
送された前記分割読取画像情報をラッチするラッチ手段
と，少なくとも前記シフト転送手段のシフト転送動作を
制御するシフト制御信号或いはラッチ手段のラッチ動作
を制御するラッチ制御信号のいずれか一方を遅延制御す
る遅延制御手段とを有するデジタル画像形成装置におい
て，前記ＬＥＤアレイの各ブロックに対応した前記遅延
制御手段が，各々の遅延量を入力する第１の遅延量入力
手段を具備するデジタル画像形成装置を提供するもので
ある。

【００１６】また，複数個の光電変換素子を用い，前記
各光電変換素子により原稿画像情報を主走査方向に重複
させて分割読取を行う読取手段と，前記読取手段により
読み取った分割読取画像情報を，ＬＥＤアレイの各ブロ
ックに対応させて各々独立に転送，書き込みを行う書込
手段とを備え，前記書込手段のＬＥＤアレイの各々のブ
ロックは，少なくとも前記分割読取画像情報をシフト転
送するシフト転送手段と，前記シフト転送手段により転
送された前記分割読取画像情報をラッチするラッチ手段
と，少なくとも前記シフト転送手段のシフト転送動作を
制御するシフト制御信号或いはラッチ手段のラッチ動作
を制御するラッチ制御信号のいずれか一方を遅延制御す
る遅延制御手段とを有するデジタル画像形成装置におい
て，前記ＬＥＤアレイの各ブロックに対応した前記遅延
制御手段が，各々の遅延量を入力する第１の遅延量入力
手段と，前記第１の遅延量入力手段を各々同量遅延させ
る第２の遅延量入力手段とを具備するデジタル画像形成
装置を提供するものである。

【００１７】また，複数個の光電変換素子を用い，前記
各光電変換素子により原稿画像情報を主走査方向に重複
させて分割読取を行う読取手段と，前記読取手段により
読み取った分割読取画像情報を画像処理する複数の画像
処理手段と，前記画像処理手段から出力される画像情報
をＬＥＤアレイに対応させて各々独立に転送，書き込み
を行う書込手段とを備えたデジタル画像形成装置におい
て，前記複数の画像処理手段の回路構成が各々共通であ
るデジタル画像形成装置を提供するものである。

【００１８】また，前記画像処理手段は，少なくともシ
ェーディング補正手段，Ａ／Ｄ変換手段，マトリクス演
算手段，パターン認識手段，重複領域補正手段から構成
されていることが望ましい。

【００１９】また，前記重複領域補正手段による補正処
理は，前記画像処理手段における各画像処理の最後に実
行されることが望ましい。

【００２０】

【作用】この発明によるデジタル画像形成装置は，光電
変換素子の数とＬＥＤアレイの数を一致させることによ
り読み取り画像の重複領域の補正を実行する。

【００２１】また，分割書込制御手段は読取手段により
読み取った画像情報を，各々の読取手段に対応する書込
手段のＬＥＤアレイのブロックに分割して書き込む範囲
を制御し，分割書込制御手段は，読取手段の重複読取領
域を補正する。

【００２２】また，書込手段のＬＥＤアレイを複数分割
したブロック毎に分割読取画像情報を独立して制御し，
書込手段のＬＥＤアレイにおけるシフト転送手段或いは
ラッチ手段のいずれか一方をブロック毎に独立して制御
する。

【００２３】また，前記書込手段のＬＥＤアレイは，遅
延制御手段は，シフト転送手段をシフト動作させるシフ
トクロック信号或いはラッチ手段をラッチ動作させるラ
ッチ信号の少なくとも一方を遅延制御することにより重
複領域の補正を実行する。

【００２４】また，ＬＥＤアレイの各ブロックに対応し
た遅延制御手段の第１の遅延量入力手段は，各々の遅延
量を入力する。また，ＬＥＤアレイの各ブロックに対応
した遅延制御手段の第１の遅延量入力手段が各々の遅延
量を入力し，第２の遅延量入力手段が第１の遅延量入力
手段を各々同量遅延させる。

【００２５】また，重複領域補正手段による補正処理
は，画像処理手段における各画像処理の最後に実行され
る。

【００２６】

【実施例】以下，本発明によるデジタル画像形成装置の
一実施例を図面に基づいて説明する。このデジタル画像
形成装置は，スキャナ部とプリンタ部により構成されて
いる。スキャナ部の概略構成を図１に示し，プリンタ部
の概略構成を図２に示す。

【００２７】図１において，１００〜１０３は原稿を所
定方向へ搬送する搬送ローラ，１０４は原稿の画像情報
を露光するためのコンタクトガラス，１０５はコンタク
トガラス１０４を介して下方向より原稿に対して光を照
射する照明装置，１０６はコンタクトガラス１０４上に
おいて搬送されてきた原稿を押さえる原稿押さえロー
ラ，１０７は照明装置１０５から出力され，原稿で反射
した光を投影する投影レンズ，１０８は投影レンス１０
７を介して入力した光に対し光電変換を行う光電変換素
子（以下，ＣＣＤという）である。

【００２８】以上の構成において，次に動作を説明す
る。スキャナ部においては，原稿を挿入すると搬送ロー
ラ１００〜１０３によって矢印方向に搬送され，該搬送
過程にて副走査され，コンタクトガラス１０４及び原稿
押さえローラ１０６の間を通過するに際し，照明装置１
０５からの光により照明され，投影レンズ１０７を介し
てＣＣＤ１０８に結像されることにより，画像読み取り
処理が実行される。

【００２９】また，図２において，プリンタ部の構成を
説明する。２０１は複数の記録紙を積載した給紙カセッ
ト，２０２は露光処理により形成された静電潜像を可視
像化させる現像装置，２０３は静電潜像を形成する感光
体ドラム，２０４は画像情報に基づいて感光体ドラム２
０３上に静電潜像を形成するＬＥＤアレイ（プリンタヘ
ッド），２０５はＬＥＤアレイ２０４内におけるセルホ
ックアレイ，２０６は給紙カセット２０１から搬送され
てきた記録紙に対し，感光体ドラム２０３上に形成され
た像を転写し，また，転写処理後の記録紙を感光体ドラ
ム２０３から分離する転写・分離チャージャ，２０７は
感光体ドラム１０３上を均一に帯電する帯電チャージ
ャ，２０８は転写処理後における感光体ドラム２０３上
の残留電荷を除去する除電ランプ，２０９は同様に転写
処理後における感光体ドラム２０３上の残留トナーを除
去するクリーニング装置，２１０及び２１１は転写処理
後における記録紙上の画像を加熱と加圧により定着処理
する定着ローラと加圧ローラである。

【００３０】以上の構成において，その動作を説明す
る。プリンタ部は上記スキャナ部にて読み取った画像情
報を，ＬＥＤアレイ２０４により帯電チャージャ２０７
によって均一な電荷に帯電されている感光体ドラム２０
３上に書き込み，その結果，感光体ドラム２０３上には
読み取った画像情報に対応した静電潜像が形成される。
該静電潜像は，次に現像装置２０２により可視像化さ
れ，給紙カセット２０１から搬送されてきた記録紙に対
し転写・分離チャージャ２０６によって転写される。転
写処理後，記録紙は転写・分離チャージャ２０６によっ
て感光体ドラム２０３から分離された後，定着ローラ２
１０及び加圧ローラ２１１により定着処理が実行され，
その後機外に排出される。

【００３１】次に，スキャナ部の主走査方向における状
態を図３に示す。図３において，１０７ａ〜１０７ｃは
図１に示した投影レンズ，１０８ａ〜１０８ｃは同様に
図１に示したＣＣＤである。本発明では各ＣＣＤ１０８
ａ〜１０８ｃは各々の画像に対する読取領域を一部重複
させ（図３におけるＸ，Ｙ），最大読取幅をＤとし，読
取領域の広幅化を図っている。

【００３２】ここで，各ＣＣＤ１０８ａ〜１０８ｃは，
各々５０００画素読み取り可能であり，また，最大読取
幅Ｄ＝９１４ｍｍ，読取密度１００ｄｐｉとすると，１
ラインの画像データ数は１４４６０画素となる。従っ
て，重複領域が， （１５０００−１４４６０）÷２＝２８５画素 以内であれば，読取幅Ｄ＝９１４ｍｍ以上が達成でき
る。

【００３３】図４は，上記ＣＣＤ１０８ａ〜１０８ｃに
より読み取られた原稿画像情報をＬＥＤアレイ２０４に
よって感光体ドラム２０３上へ書き込むまでの信号の流
れを示すブロック図であり，図４において，４０１ａ〜
４０１ｃはＣＣＤ１０８ａ〜１０８ｃから出力されてき
た信号を増幅させるための増幅器，４０２ａ〜４０２ｃ
は増幅器４０１ａ〜４０１ｃによって増幅された信号に
対して各種処理を実行する画像処理回路，４０３ａ〜４
０３ｃはＣＣＤ１０８ａ〜１０８ｃにより読み取られた
原稿画像情報の重複領域部分を補正する重複領域補正回
路である。

【００３４】以上の構成において，その動作を説明す
る。ＣＣＤ１０８ａ〜１０８ｃからの読取画像情報は極
めて微小なアナログ信号であるため，増幅器４０１ａ〜
４０１ｃにより増幅され，その後，画像処理回路４０２
ａ〜４０２ｃにて，画像処理回路４０２ａ〜４０２ｃに
内蔵されているＡ／Ｄ変換器（図示せず）により多値デ
ジタル信号に変換される。

【００３５】更に，画像処理回路４０２ａ〜４０２ｃで
は，その他の画像処理，例えば，シェーディング補正，
ＭＴＦ補正，平滑化補正，２値化処理，ディザ処理，文
字／写真自動分離処理，変倍処理等がオペレータの操作
指示により実行される。この画像処理回路４０２ａ〜４
０２ｃにより多値から２値へ２値化された読取画像情報
信号は，次に重複領域補正回路４０３ａ〜４０３ｃへ入
力される。この重複領域補正回路４０３ａ〜４０３ｃに
て重複領域が補正され，ＬＥＤアレイ２０４へ補正後の
画像情報信号が転送される。

【００３６】ＬＥＤアレイ２０４は，図示の如く２０４
ａ〜２０４ｃの３ブロック分割されており，各々のＣＣ
Ｄ１０８ａ〜１０８ｃの読取画像情報が各ブロックａ〜
ｃに対応している。上記の如く，スキャナ部の読取総画
素数は１４４６０画素なので，ＬＥＤアレイ２０４も１
４４６０画素書き込み可能でなければならない。従って
ＬＥＤアレイ２０４の各ブロックａ〜ｃの書込画素数
は， １４４６０÷３＝４８２０画素 以上必要となる。

【００３７】次に，ＣＣＤ１０８ａ〜１０８ｃが重複し
て読み取った原稿画像情報の重複領域の補正動作につい
て説明する。上記の如くＬＥＤアレイ２０４における１
ブロックの書込画素数は４８２０画素，ＣＣＤ１０３の
読取画素は５０００画素，従って，中央のＣＣＤ１０８
ｂが左側のＣＣＤ１０８ａと右側のＣＣＤ１０８ｃとで
重複できる領域（図３に示したＸ，Ｙ領域）は， ５０００−４８２０＝１８０画素 となる。

【００３８】更に，ＣＣＤ１０８の読取画像情報は投影
レンズ１０７の端部ＭＴＦの劣化等で，端部の読取画像
情報のＳ／Ｎ比は中央部の比に比べて劣化するという特
性より重複領域Ｘ，Ｙの半分の位置（図３に示したＤ
Ｘ，ＤＹ）で読取画像情報の切り換えを行うことが望ま
しいので，本発明のスキャナ部は重複領域Ｘ，Ｙが各１
８０画素となるように予め組み付けられている。目安と
して，現在の組付け精度は±１０画素程度である。

【００３９】以上の構成により，各ＣＣＤ１０８ａ〜１
０８ｃの有効読取画像情報は９０（番目）〜４９１０
（番目）となるように重複領域補正回路４０３ａ〜４０
３ｃが補正制御するようにすればよい。その重複領域補
正回路４０３の構成を図５に示し，その動作のタイミン
グを図６に示す。

【００４０】図５において，５００ａ，５００ｂ〜５０
０ｎはディップスイッチ，５０１ａ，５０１ｂ〜５０１
ｎは８ビットシフトレジスタ，５０２ａ，５０２ｂ〜５
０２ｎは選択出力可能な８ｔｏ１セレクタ，５０３は多
入力ＡＮＤ素子である。図６において，（１）信号は主
走査の読取走査同期信号（ＬＳＹＮＣ），（２）信号は
読取有効信号（ＬＧＡＴＥ），（３）信号は読取クロッ
ク信号（ＣＬＫ），（４）信号は左側ＣＣＤ１０８ａが
読み取って画像処理回路４０３ａより出力された左側Ｃ
ＣＤ読取データ（ＬＥＦＴ ＤＡＴＡ），（５）信号は
中央ＣＣＤ１０８ｂが読み取って画像処理回路４０３ｂ
より出力された中央ＣＣＤ読取データ（ＣＥＮＴＥＲ
ＤＡＴＡ），（６）信号は右側ＣＣＤ１０８ｃが読み取
って画像処理回路４０３ｃより出力された右側ＣＣＤ読
取データ（ＲＩＧＨＴ ＤＡＴＡ），（７）信号はＬＧ
ＡＴＥが５０００ＣＬＫに対して４８２０ＣＬＫを有効
とする有効画像信号である。

【００４１】また，ＬＥＤアレイ２０４の回路構成を図
７に示す。図７において，７００ａ〜７００ｃは４８２
０ビットシフトレジスタ，７０１ａ〜７０１ｃは４８２
０ビットフリップフロップ，２０４ａ〜２０４ｃは上記
の通りＬＥＤアレイであり，１ブロック４８２０個のＬ
ＥＤが配列されている。

【００４２】以上の構成において，その動作は，通常，
シフトレジスタ７００ａ〜７００ｃに画像データを入力
し，所定の位置までシフトを実行し，それが終了した後
でフリップフロップ７０１ａ〜７０１ｃにてラッチし，
点灯信号（ＳＴＲＯＢＥ）にて所定の期間点灯させるも
のである。

【００４３】以下，図５に示したブロック図と，図６に
示したタイミングチャートを参照して重複領域補正動作
を詳細に説明する。シフトレジスタ５０１ａは（７）信
号（有効画素信号）を入力とし，シフトクロックは
（３）信号（ＣＬＫ）である。従って，（７）信号を
（ｎ×８）ビットシフト可能な構成を採用している。各
シフトレジスタ５０１ａ，５０１ｂ〜５０１ｎの出力は
選択出力可能な８ｔｏ１セレクタ（以下，セレクタとい
う）５０２ａ，５０２ｂ〜５０２ｎにより選択される。

【００４４】ここで，各セレクタ５０２ａ，５０２ｂ〜
５０２ｎにはディップスイッチ５００ａ，５００ｂ〜５
００ｎが，下位３ビットは選択端子Ｓ１〜Ｓ３に，４ビ
ット目は（バー）ＳＴＢ端子（（バー）ＳＴＢ＝“Ｈ”
のとき，入力にかかわらずＱ出力＝“Ｈ”）に各々接続
されている。上記の如く，重複領域の半分の位置で各Ｃ
ＣＤ１０８ａ〜１０８ｃの読出画像情報を切り換えるに
は各ＣＣＤ１０８ａ〜１０８ｃの読取画像情報の「９０
番目〜４９１０番目」を有効とすればよいので，（７）
信号を８９ビットシフトする信号を選択し，（３）信号
（ＣＬＫ）とＡＮＤをとり，それを図７に示したＳＨＩ
ＦＴ ＣＬＫにすればよい。

【００４５】即ち，シフトレジスタ５０１ａを１番目と
し，１２番目のシフトレジスタ（図示せず）のＱ_A 出力
が（８）信号（８９ビットシフトした信号）にあたり，
それ以外は“Ｈ”にすればよいのであり，同様に１２番
目のディップスイッチ（図示せず）の値を「１０００」
に設定し，その他を「０ＸＸＸ」とすればよい。

【００４６】従って，多入力ＡＮＤ素子５０３の出力は
（９）信号となり，これが図７に示したＳＨＩＦＴ Ｃ
ＬＫに，読取画像情報はシフトレジスタ７００ａに
（４）信号，シフトレジスタ７００ｂは（５）信号，シ
フトレジスタ７００ｃは（６）信号に，（１０）信号
（（４）信号のＬＳＹＮＣ）はＬＡＴＣＨに入力する。

【００４７】次に，点灯信号（ＳＴＲＯＢＯ）は，（１
１）信号（ＦＧＡＴＥ：副走査の読取走査信号，即ち，
ＦＧＡＴＥが“Ｈ”のときのＬＧＡＴＥを有効とする制
御信号）を１ＬＳＹＮＣラッチし，ＬＧＡＴＥとＡＮＤ
をとり，感光体ドラム２０３を所定時間露光するため，
数ＣＬＫ分だけ“Ｈ”とした（１２）信号を入力してい
る。以上より，重複領域補正回路４０３ａの出力をＳＨ
ＩＦＴ ＣＬＫ１に，重複領域補正回路４０３ｂの出力
をＳＨＩＦＴ ＣＬＫ２に，重複領域補正回路４０３ｃ
の出力をＳＨＩＦＴ ＣＬＫ３に各々入力すると，各重
複領域補正回路４０３ａ〜４０３ｃにより各々独立に重
複領域の補正処理を実行することが可能となる。

【００４８】また，本発明の他の実施例として，図７に
示したＬＡＴＣＨを各ブロック２０４ａ〜２０４ｃ分
（ＬＡＴＣＨ１〜ＬＡＴＣＨ２）とすると，ＳＨＩＦＴ
ＣＬＫを１系統のみで（３）信号（ＣＬＫ）を入力で
きる。

【００４９】次に，（１３）信号を図５に示したシフト
レジスタ５０１ａの入力とし，上記の如く，ディップス
イッチ５００ａ，５００ｂ〜５００ｎの入力により所定
量の遅延を行う。ここで，多入力ＡＮＤ素子５０３のＣ
ＬＫ入力を未接続とすると，多入力ＡＮＤ素子５０３の
出力は（１４）信号となる。（１２）信号はカウンタを
用い，ロード入力を（２）信号（ＬＧＡＴＥ）とし，カ
ウント・クロック入力を（３）信号（ＣＬＫ）とし，カ
ウンタ出力と４８１１をコンパレータを用いて比較する
ことで得られる。以上により，各々独立して重複領域の
補正を行うことも可能である。

【００５０】また，読取データの出力タイミングを制御
して，同様に重複領域の補正を実行することも可能であ
るが，ＬＥＤアレイ２０４が多値データ入力可能である
と，上記重複領域補正回路４０３の規模が多値に対応す
る分増大するので，ＳＨＩＦＴ ＣＬＫやＬＡＴＣＨ等
の制御信号（２値信号）により制御する方がより汎用性
が高い。

【００５１】更に，通常，ＬＥＤアレイ２０４のデータ
転送速度を上昇させるには，例えば，ＯＤＤ／ＥＶＥＮ
のパラレル処理を実行するが，本発明を用いることによ
りパラレル処理を容易に実行することができる。また，
ＬＥＤアレイ２０４のブロック分割数を増加させること
も可能であるが，ＣＣＤ１０８の数をｎするとＬＥＤア
レイ２０４のブロック数をｎの整数倍にすることで本発
明を応用し，重複領域の補正と高速データ転送が可能と
なる。

【００５２】図８は，本発明の他の実施例を示すブロッ
ク図であり，図中，９０１はディップスイッチであり，
各々重複領域補正回路４０３ａ〜４０３ｃに接続されて
いる。その他の構成は上記図４に示したものと同様であ
る。

【００５３】次に，重複領域補正回路４０３ａ〜４０３
ｃの他の実施例について図９に示す回路図及び図１０に
示すタイミングチャートに基づいて説明する。図９にお
いて，９００，９０１はディップスイッチ，９０２，９
０３は加算器（ＡＤＤＥＲ），９０４はカウンタ，９０
５，９０６はコンパレータ，９０７はＤフリップフロッ
プ，９０８は多入力ＡＮＤ素子である。

【００５４】また，図１０において，（１）〜（６）信
号は上記図６に示したもの同様である。ディップスイッ
チ９００は重複領域補正回路４０３ａ〜４０３ｃの各々
に設けられており，各々独立に値を可変できる構成にな
っている。また，ディップスイッチ９０１は図８に示し
たように重複領域補正回路４０３ａ〜４０３ｃに各々接
続され，加算器２０２により和を取られる。

【００５５】次に，カウンタ９０４は（２）信号（ＬＧ
ＡＴＥ）をＬＤ（ロード端子）に，（３）信号（ＣＬ
Ｋ）をカウントクロックに，プリセット値を１に設定さ
れているので（４）〜（６）信号（画像データ）と同様
となる。そして，加算器９０３は，加算器９０２の出力
と固定値４８２０の和を出力する。従って，加算器９０
２の出力値が９０とすると，加算器９０３の出力値は４
９１０となる。従って，コンパレータ９０５は（２０）
信号を，コンパレータ９０６は（２１）信号を各々出力
する。

【００５６】次に，Ｄフリップフロップ９０７はコンパ
レータ９０５の出力をプリセット（ＰＲ）端子に，コン
パレータ９０６の出力をクリア（ＣＬＲ）端子に各々接
続しているので，Ｄフリップフロップ９０７は（２２）
信号を出力し，多入力ＡＮＤ素子９０８は（２３）信号
を出力する。これは図６に示した（９）信号と同様であ
る。これと上記（１０）信号をＬＡＴＣＨに，（１２）
信号をＳＴＲＯＢＥにすることで図６に示した動作と同
様の動作が可能となる。

【００５７】ここで，重複領域補正回路４０３ａ〜４０
３ｃの回路構成は共通であり，ディップスイッチ９０１
が図８に示したように接続され，加算器９０２により和
を取られることにより，各重複領域補正回路４０３ａ〜
４０３ｃは，その設定値分，一斉に遅延を行うことにな
る。

【００５８】また，上記に示した重複領域補正回路４０
３は，非常に単純な回路の繰り返し構成なので，ＡＳＩ
Ｃ化を行うのに最適であり，その結果，（超）小型化，
低コスト化，高信頼性化を向上させることができる。ま
た，小型化した重複領域補正回路をＬＥＤアレイ２０４
に内蔵させて装置の小型化を図ることもできる。更に，
図５に示した重複領域補正回路と同様に図９に示した重
複領域補正回路もＳＨＩＦＴ ＣＬＫの遅延によるので
はなく，ＬＡＴＣＨの遅延を用いて行うようにしてもよ
い。また，図９に示したディップスイッチ９０１をデジ
タル画像形成装置の各種動作を制御する制御部（ＣＰ
Ｕ）からのコマンド信号により設定できるようにしても
よい。

【００５９】図１１は，本発明の他の実施例を示すブロ
ック図である。図１１において，１０８ａ〜１０８ｃは
ＣＣＤ，４０１ａ〜４０１ｃは増幅器，１１０６ａ〜１
１０６ｃはビデオ処理回路（ビデオ処理回路１１０６ａ
〜１１０６ｃはアナログ信号である読取画像情報を多値
デジタル信号に変換するＡ／Ｄ変換部と，ＣＣＤ１０８
ａ〜１０８ｃの端部読取画像情報の劣化や投影レンズの
端部ＭＴＦ劣化等による読取画像情報の補正（シェーデ
ィング補正）を行うシェーディング補正部とから構成さ
れている），４０３ａ〜４０３ｃは重複領域補正回路，
２０４はＬＥＤアレイであり，２０４ａ〜２０４ｃはＬ
ＥＤアレイ内において分割されたブロック，１１００ａ
〜１１００ｃはＭＴＦ（変調伝達関数）フィルタ処理回
路，１１０１ａ〜１１０１ｃはメディアン（平滑化）フ
ィルタ処理回路，１１０２ａ〜１１０２ｃは２値化処理
回路，１１０３ａ〜１１０３ｃはディザ処理回路，１１
０４ａ〜１１０４ｃはセレクタ，１１０５ａ〜１１０５
ｃは文字／中間調分離処理回路である。

【００６０】以上の構成において，その動作を説明す
る。ＣＣＤ１０８ａ〜１０８ｃからの読取画像情報は微
小なアナログ信号であるため，増幅器４０１ａ〜４０１
ｃにより増幅され，ビデオ処理回路１１０６ａ〜１１０
６ｃに入力される。次に，このデジタル読取画像情報は
ＭＴＦフルタ処理回路１１００ａ〜１１００ｃとメディ
アンフィルタ処理回路１１０１ａ〜１１０１ｃへ入力さ
れるが，ここで，ＭＴＦ処理とは文字原稿の解像力を向
上させるための振幅強調処理であり，メディアン処理と
は写真，網点写真，原稿のモアレ，濃度ムラ低減のため
の平滑化処理をいう。

【００６１】ここで，メディアン処理は，例えば，５×
５のマトリクスフィルタ演算処理により実行される。Ｍ
ＴＦフィルタ処理回路１１００ａ〜１１００ｃからの出
力は２値化処理回路１１０２ａ〜１１０２ｃへと出力さ
れ，２値化処理が実行される。また，メディアンフィル
タ処理回路１１０１ａ〜１１０１ｃからの出力はディザ
処理回路１１０３ａ〜１１０３ｃへ出力され，例えば，
８×８ディザマトリクスを使用し，２値化することで６
４階調の擬似中間調処理が実行される。

【００６２】文字／中間調分離処理回路１１０５ａ〜１
１０５ｃはＭＴＦ処理された読取画像情報に，例えば，
中間濃度検出による写真領域の検出回路と，例えば，網
点パターンマッチング検出による網点領域の検出回路か
らなり，セレクタ１１０４ａ〜１１０４ｃのセレクト信
号を出力する。

【００６３】セレクタ１１０４ａ〜１１０４ｃは２値化
処理回路１１０２ａ〜１１０２ｃからの文字原稿最適画
像とディザ処理回路１１０３ａ〜１１０３ｃからの写
真，網点原稿最適画像を入力し，文字／中間調分離処理
回路１１０５ａ〜１１０５ｃからのセレクト制御信号に
より文字／写真網点混在原稿でも最適な複写画像が得ら
れるように選択処理する。ここで，文字処理（２値化処
理）のみ，或いは写真処理（ディザ処理）のみの出力も
本発明によるデジタル画像形成装置の動作制御を実行す
るＣＰＵからのコマンド信号を受け取ることで容易に実
施することができる。

【００６４】次に，重複領域補正回路４０３ａ〜４０３
ｃにより重複領域の補正が実行され，各ＣＣＤ１０８ａ
〜１０８ｃの読取領域とＬＥＤアレイ２０４の各分割ブ
ロック２０４ａ〜２０４ｃの位置的な対応が取られ，正
規の複写画像が得られる。

【００６５】ここで，図１１に示すように，各々のＣＣ
Ｄ１０８ａ〜１０８ｃからの読取画像情報は上記の各処
理回路にて各々処理が実行されるが，上記の回路構成は
共通になっている。従って，ＡＳＩＣ化を利用した大幅
な小型化，低コスト化，高信頼性を実現することができ
る。

【００６６】また，重複領域補正回路４０３ａ〜４０３
ｃによる処理を上記各処理回路の中で最終段階に実行し
ているのは，ＭＴＦ，メディアン処理は上記の如く，５
×５のマトリクスフィルタ演算処理を実行するため，各
読取画像情報の前後２画素のマトリクスフィルタ演算結
果が不定となるからである。

【００６７】以上のように構成したことによって，ＡＳ
ＩＣ技術を使用することにより更にその効果を増加させ
ることができる。例えば，ＡＳＩＣの共通使用によるコ
ストの削減，信頼性の向上，開発期間の短縮，小型化等
を容易に達成することができる。

【００６８】

【発明の効果】以上説明した通り，従来におけう重複領
域補正回路にて必要とされた１ライン期間中に処理する
読取データを増加するための周波数変換用メモリ，重複
領域をメモリのライト／リードサイクルの制御により補
正する必要性がなくなるため，こで使用されたメモリ，
メモリ制御回路が不要となり，回路の大幅な簡素化が実
現され，装置の信頼性の向上とコストを低減することが
できる。

【００６９】また，スキャナ読取系に投影形のＣＣＤを
複数個使用し，プリンタ書込系のＬＥＤアレイの分割ブ
ロック数とＣＣＤの使用数を一致させることで，複数ブ
ロック並列処理が可能となり，画像処理回路等の駆動周
波数を大幅に低減し，且つ，各ブロック間の回路構成を
共通化でき，回路を簡易に構成できる。

【００７０】また，ＬＥＤアレイに重複領域補正回路を
内蔵させたため，前段の画像処理回路が軽減され，装置
を小型化することができる。ここで，重複領域補正回路
の内蔵化に伴い，ＡＳＩＣ化するとＬＥＤアレイの小型
化を促進することができる。

【００７１】また，各重複領域補正回路を独立に遅延さ
せるための遅延量の入力手段と，各重複領域補正回路を
一斉に遅延させるための遅延量の入力手段とを持ったこ
とで，例えば，後者の入力手段により粗調整を実行し，
前者の入力により微調整を行う等の重複領域に対する調
整を効率よく実行することができる。更に，重複領域の
補正は適性でも，本発明のように遅延を利用して補正動
作を行わせるとスキャナ部とプリンタ部との間のセンタ
が必ずしも一致しないことによる画像の片よりが発生す
る。このような画像のセンタ合わせ調整も簡単に，且
つ，効率よく実行することができる。

【００７２】更に，重複領域補正回路を画像処理手段に
おいて最終段階にて動作させるようにしたので，ＭＴ
Ｆ，メディアン，マトリクス演算をパターンマッチング
による領域認識等を実行したときに発生するＣＣＤの読
取画像情報の前後数画素分のマトリクス演算不能画素を
有効画素とせず，常に全画素を適性に画像処理すること
ができる。

【図面の簡単な説明】

【図１】本発明に係るデジタル画像形成装置におけるス
キャナ部の構成を示す説明図である。

【図２】本発明に係るデジタル画像形成装置におけるプ
リンタ部の構成を示す説明図である。

【図３】図１に示したスキャナ部の主走査方向の重複読
取状態を示す説明図である。

【図４】本発明に係るデジタル画像形成装置の概略構成
を示すブロック図である。

【図５】本発明に係るデジタル画像形成装置における重
複領域補正回路の構成を示す回路図である。

【図６】図５に示した重複領域補正回路の動作を示すタ
イミングチャートである。

【図７】本発明に係るデジタル画像形成装置におけるＬ
ＥＤアレイの回路構成を示すブロック図である。

【図８】本発明に係るデジタル画像形成装置の他の概略
構成を示すブロック図である。

【図９】本発明に係るデジタル画像形成装置における重
複領域補正回路の他の構成を示す回路図である。

【図１０】図１０に示した重複領域補正回路の動作を示
すタイミングチャートである。

【図１１】本発明に係るデジタル画像形成装置の他の概
略構成を示すブロック図である。

【符号の説明】

１０８ ＣＣＤ ２０３ 感光
体ドラム ２０４ ＬＥＤアレイ ４０２ 画像
処理回路 ４０３ 重複領域補正回路 ５００ ディ
ップスイッチ ５０１ ビットシフトレジスタ ５０２ ８ｔ
ｏ１セレクタ ５０３ 多入力ＡＮＤ素子

Claims (11)

【特許請求の範囲】
1. 【請求項１】 複数個の光電変換素子を用い，前記各光
   電変換素子により原稿画像情報を主走査方向に重複させ
   て分割読取を行う読取手段と，前記読取手段により読み
   取った画像情報を，複数ブロックに分割され該ブロック
   数に対応した分割画像情報を転送，書き込み可能なＬＥ
   Ｄアレイにより感光体上に書き込む書込手段とを備えた
   デジタル画像形成装置において，前記読取手段で使用す
   る光電変換素子数と，前記書込手段で使用するＬＥＤア
   レイのブロック数を等しくすることを特徴とするデジタ
   ル画像形成装置。
2. 【請求項２】 複数個の光電変換素子を用い，前記各光
   電変換素子により原稿画像情報を主走査方向に重複させ
   て分割読取を行う読取手段と，前記読取手段により読み
   取った画像情報を，複数ブロックに分割され該ブロック
   数に対応した分割画像情報を転送，書き込み可能なＬＥ
   Ｄアレイにより感光体上に書き込む書込手段とを備え，
   前記読取手段で使用する光電変換素子数と，前記書込手
   段で使用するＬＥＤアレイのブロック数を等しくしたデ
   ジタル画像形成装置において，前記読取手段により読み
   取った画像情報を，各々の読取手段に対応する前記書込
   手段のＬＥＤアレイのブロックに分割して書き込む範囲
   を制御する分割書込制御手段を備えたことを特徴とする
   デジタル画像形成装置。
3. 【請求項３】 前記分割書込制御手段は，前記読取手段
   の重複読取領域を補正することを特徴とする前記請求項
   ２記載のデジタル画像形成装置。
4. 【請求項４】 複数個の光電変換素子を用い，前記各光
   電変換素子により原稿画像情報を主走査方向に重複させ
   て分割読取を行う読取手段と，前記読取手段により読み
   取った画像情報を，複数ブロックに分割され該ブロック
   数に対応した分割画像情報を転送，書き込み可能なＬＥ
   Ｄアレイにより感光体上に書き込む書込手段とを備えた
   デジタル画像形成装置において，前記書込手段のＬＥＤ
   アレイを複数分割したブロック毎に前記分割読取画像情
   報を独立して制御することを特徴とするデジタル画像形
   成装置。
5. 【請求項５】 前記書込手段のＬＥＤアレイは，前記分
   割読取画像情報をシフト転送するシフト転送手段と，前
   記シフト転送手段により転送された前記分割読取画像情
   報をラッチするラッチ手段とを有し，少なくとも前記シ
   フト転送手段或いはラッチ手段のいずれか一方をブロッ
   ク毎に独立して制御することを特徴とする前記請求項４
   記載のデジタル画像形成装置。
6. 【請求項６】 前記書込手段のＬＥＤアレイは，前記分
   割読取画像情報をシフト転送するシフト転送手段と，前
   記シフト転送手段により転送された前記分割読取画像情
   報をラッチするラッチ手段と，重複領域補正を行う遅延
   制御手段とを有し，前記遅延制御手段は，前記シフト転
   送手段をシフト動作させるシフトクロック信号或いは前
   記ラッチ手段をラッチ動作させるラッチ信号の少なくと
   も一方を遅延制御することにより前記重複領域の補正を
   実行することを特徴とする前記請求項４記載のデジタル
   画像形成装置。
7. 【請求項７】 複数個の光電変換素子を用い，前記各光
   電変換素子により原稿画像情報を主走査方向に重複させ
   て分割読取を行う読取手段と，前記読取手段により読み
   取った分割読取画像情報を，ＬＥＤアレイの各ブロック
   に対応させて各々独立に転送，書き込みを行う書込手段
   とを備え，前記書込手段のＬＥＤアレイの各々のブロッ
   クは，少なくとも前記分割読取画像情報をシフト転送す
   るシフト転送手段と，前記シフト転送手段により転送さ
   れた前記分割読取画像情報をラッチするラッチ手段と，
   少なくとも前記シフト転送手段のシフト転送動作を制御
   するシフト制御信号或いはラッチ手段のラッチ動作を制
   御するラッチ制御信号のいずれか一方を遅延制御する遅
   延制御手段とを有するデジタル画像形成装置において，
   前記ＬＥＤアレイの各ブロックに対応した前記遅延制御
   手段が，各々の遅延量を入力する第１の遅延量入力手段
   を具備することを特徴とするデジタル画像形成装置。
8. 【請求項８】 複数個の光電変換素子を用い，前記各光
   電変換素子により原稿画像情報を主走査方向に重複させ
   て分割読取を行う読取手段と，前記読取手段により読み
   取った分割読取画像情報を，ＬＥＤアレイの各ブロック
   に対応させて各々独立に転送，書き込みを行う書込手段
   とを備え，前記書込手段のＬＥＤアレイの各々のブロッ
   クは，少なくとも前記分割読取画像情報をシフト転送す
   るシフト転送手段と，前記シフト転送手段により転送さ
   れた前記分割読取画像情報をラッチするラッチ手段と，
   少なくとも前記シフト転送手段のシフト転送動作を制御
   するシフト制御信号或いはラッチ手段のラッチ動作を制
   御するラッチ制御信号のいずれか一方を遅延制御する遅
   延制御手段とを有するデジタル画像形成装置において，
   前記ＬＥＤアレイの各ブロックに対応した前記遅延制御
   手段が，各々の遅延量を入力する第１の遅延量入力手段
   と，前記第１の遅延量入力手段を各々同量遅延させる第
   ２の遅延量入力手段とを具備することを特徴とするデジ
   タル画像形成装置。
9. 【請求項９】 複数個の光電変換素子を用い，前記各光
   電変換素子により原稿画像情報を主走査方向に重複させ
   て分割読取を行う読取手段と，前記読取手段により読み
   取った分割読取画像情報を画像処理する複数の画像処理
   手段と，前記画像処理手段から出力される画像情報をＬ
   ＥＤアレイに対応させて各々独立に転送，書き込みを行
   う書込手段とを備えたデジタル画像形成装置において，
   前記複数の画像処理手段の回路構成が各々共通であるこ
   とを特徴とするデジタル画像形成装置。
10. 【請求項１０】 前記画像処理手段は，少なくともシェ
    ーディング補正手段，Ａ／Ｄ変換手段，マトリクス演算
    手段，パターン認識手段，重複領域補正手段から構成さ
    れていることを特徴とする前記請求項９記載のデジタル
    画像形成装置。
11. 【請求項１１】 前記重複領域補正手段による補正処理
    は，前記画像処理手段における各画像処理の最後に実行
    されることを特徴とする前記請求項１０記載のデジタル
    画像形成装置。