JPH05260270A - Digital image producing device - Google Patents

Abstract

PURPOSE:To provide a digital image producing device which can read the original image information in a simplified circuit constitution, can inexpensively and properly correct the overlapping areas of the image information, and also can easily and effectively perform the adjustment of the overlapping areas and the center adjustment of a produced image. CONSTITUTION:This digital image producing device is provided with a reading means which duplicating the original image information in the main scanning direction and reads the information in division by a CCD 108 and a writing means which writes the image information read via an image processing circuit 402 and a duplicated area correcting circuit 403 onto a photosensitive substance by an LED array 204 that can transfer and write the image information divided in accordance with the number of divided blocks. Then the number of CCD 108 used by the reading means is set equal to the number of blocks of the LED array 204 used by the writing means.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は，デジタル複写機，ファ
クシミリ装置，画像入出力装置等のデジタル画像形成装
置に関し，特に，複数個の光電変換素子を用いて原稿か
ら画像情報を読み取り，ＬＥＤアレイを用いたプリンタ
により画像形成を実行するデジタル画像形成装置に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital image forming apparatus such as a digital copying machine, a facsimile apparatus, an image input / output apparatus, etc., and in particular, it uses a plurality of photoelectric conversion elements to read image information from a document and to use an LED array. The present invention relates to a digital image forming apparatus that executes image formation by a printer using the.

【０００２】[0002]

【従来の技術】従来より，複数個の光電変換素子を用
い，該複数個の光電変換素子の読取領域を一部重複さ
せ，広幅サイズの画像情報を読み取る画像読取装置は知
られている。また，最近では密着読取型センサ・モジュ
ールも市場に現れてきている。2. Description of the Related Art Conventionally, there has been known an image reading apparatus which uses a plurality of photoelectric conversion elements and partially overlaps the reading areas of the plurality of photoelectric conversion elements to read wide-width image information. Recently, contact read type sensor modules have also appeared on the market.

【０００３】更に，読取画像情報の一部重複した領域を
重複，欠落させることなく補正を実行する方式に関して
も各種知られているが，どの方式に関してもＬＤ書込系
を用いたプリンタに出力させるべく，重複領域補正後１
ラインのシリアル・データとなるような処理系を採用し
ている。その結果，補正後の画像情報が１ラインになる
ように多数のメモリを用い，周波数変換，重複領域補正
等を実行している。Further, various kinds of methods are known for executing correction without overlapping or missing partially overlapped areas of read image information, but in any method, a printer using an LD writing system outputs the correction information. Therefore, after the overlap area correction 1
The processing system that becomes the line serial data is adopted. As a result, a large number of memories are used so that the corrected image information becomes one line, and frequency conversion, overlap region correction, etc. are executed.

【０００４】また，一般的にデジタル画像形成装置にあ
っては，ＬＥＤアレイを書込系に用いた画像出力装置に
読み取った画像情報を出力させるように構成されてい
る。ここで，上記ＬＥＤアレイは複数ブロックに分割さ
れ，パラレルに画像情報を受け取るものが主である。In general, a digital image forming apparatus is constructed so that the read image information is output to an image output device using an LED array as a writing system. Here, the LED array is mainly divided into a plurality of blocks and receives image information in parallel.

【０００５】[0005]

【発明が解決しようとする課題】しかしながら，市場化
されているのはＡ３サイズ以下のモジュールのみで広幅
サイズ（Ａ０サイズ，Ａ１サイズ等）の密着読取型セン
サ・モジュールは市場に現れていなし，更に，投影型の
ＣＣＤ（固体撮像素子）を用いた読取ユニットと比較す
ると，密着読取型センサ・モジュールはコスト的にも格
段に高いという問題点があった。However, only the module of A3 size or less is marketed, and the contact-reading type sensor module of wide size (A0 size, A1 size, etc.) has not appeared in the market. However, compared with a reading unit using a projection type CCD (solid-state image sensor), the contact reading type sensor module has a problem that the cost is significantly high.

【０００６】更に，従来における読取画像情報の一部重
複した領域を重複，欠落させることなく補正を実行する
方式に関しては，周波数変換用のメモリ，重複領域補正
等のメモリ等が必要となり，回路規模の増大とコストの
大幅な上昇を招来すると共に重複領域の調整，画像のセ
ンタ調整等が適切に実行されないという問題点があっ
た。Further, in the conventional method for performing correction without overlapping or missing partially overlapped areas of read image information, a memory for frequency conversion, a memory for overlapping area correction, etc. are required, and the circuit scale is large. However, there is a problem in that the adjustment of the overlapping area and the center adjustment of the image are not properly performed, as well as the increase of the cost and the cost increase.

【０００７】本発明は，この点に鑑みてなされたもの
で，簡素化した回路構成にて原稿画像情報を読み取り，
画像情報における重複領域の補正を安価に，且つ，適切
に実行することを第１の目的とする。The present invention has been made in view of this point, and reads original image information with a simplified circuit configuration,
A first object is to appropriately and inexpensively correct an overlapping area in image information.

【０００８】また，重複領域の調整，形成画像のセンタ
調整を簡易に，且つ，効率よく実行することを第２の目
的とする。A second object is to easily and efficiently perform the adjustment of the overlapping area and the center adjustment of the formed image.

【０００９】[0009]

【課題を解決するための手段】上記目的を達成するた
め，本発明は，複数個の光電変換素子を用い，前記各光
電変換素子により原稿画像情報を主走査方向に重複させ
て分割読取を行う読取手段と，前記読取手段により読み
取った画像情報を，複数ブロックに分割され該ブロック
数に対応した分割画像情報を転送，書き込み可能なＬＥ
Ｄアレイにより感光体上に書き込む書込手段とを備えた
デジタル画像形成装置において，前記読取手段で使用す
る光電変換素子数と，前記書込手段で使用するＬＥＤア
レイのブロック数を等しくするデジタル画像形成装置を
提供するものである。In order to achieve the above object, the present invention uses a plurality of photoelectric conversion elements, and the original image information is overlapped in the main scanning direction by each photoelectric conversion element to perform divided reading. LE that allows reading means and image information read by the reading means to be divided into a plurality of blocks and transfer and write divided image information corresponding to the number of blocks.
In a digital image forming apparatus equipped with a writing means for writing on a photoconductor by a D array, a digital image in which the number of photoelectric conversion elements used by the reading means is equal to the number of blocks of the LED array used by the writing means. A forming apparatus is provided.

【００１０】また，複数個の光電変換素子を用い，前記
各光電変換素子により原稿画像情報を主走査方向に重複
させて分割読取を行う読取手段と，前記読取手段により
読み取った画像情報を，複数ブロックに分割され該ブロ
ック数に対応した分割画像情報を転送，書き込み可能な
ＬＥＤアレイにより感光体上に書き込む書込手段とを備
え，前記読取手段で使用する光電変換素子数と，前記書
込手段で使用するＬＥＤアレイのブロック数を等しくし
たデジタル画像形成装置において，前記読取手段により
読み取った画像情報を，各々の読取手段に対応する前記
書込手段のＬＥＤアレイのブロックに分割して書き込む
範囲を制御する分割書込制御手段を備えたデジタル画像
形成装置を提供するものである。Further, a plurality of photoelectric conversion elements are used, a plurality of photoelectric conversion elements are used to divide the original image information in the main scanning direction so as to perform divided reading, and a plurality of image information read by the reading means. A writing unit is provided which is divided into blocks and which writes the divided image information corresponding to the number of blocks on the photoconductor by a writable LED array, and the number of photoelectric conversion elements used in the reading unit and the writing unit. In the digital image forming apparatus in which the number of LED array blocks used in Step 1 is the same, the image information read by the reading unit is divided into the LED array blocks of the writing unit corresponding to each reading unit, and a writing range is set. The present invention provides a digital image forming apparatus including a divided writing control unit for controlling.

【００１１】また，前記分割書込制御手段は，前記読取
手段の重複読取領域を補正することが望ましい。Further, it is preferable that the divisional writing control means corrects an overlapping reading area of the reading means.

【００１２】また，複数個の光電変換素子を用い，前記
各光電変換素子により原稿画像情報を主走査方向に重複
させて分割読取を行う読取手段と，前記読取手段により
読み取った画像情報を，複数ブロックに分割され該ブロ
ック数に対応した分割画像情報を転送，書き込み可能な
ＬＥＤアレイにより感光体上に書き込む書込手段とを備
えたデジタル画像形成装置において，前記書込手段のＬ
ＥＤアレイを複数分割したブロック毎に前記分割読取画
像情報を独立して制御するデジタル画像形成装置を提供
するものである。Further, a plurality of photoelectric conversion elements are used, a plurality of photoelectric conversion elements are used to divide the original image information in the main scanning direction so as to perform divided reading, and a plurality of image information read by the reading means. In a digital image forming apparatus having a writing unit which is divided into blocks and which writes the divided image information corresponding to the number of blocks on the photoconductor by a writable LED array, L of the writing unit is used.
The present invention provides a digital image forming apparatus that independently controls the divided read image information for each block obtained by dividing the ED array.

【００１３】また，前記書込手段のＬＥＤアレイは，前
記分割読取画像情報をシフト転送するシフト転送手段
と，前記シフト転送手段により転送された前記分割読取
画像情報をラッチするラッチ手段とを有し，少なくとも
前記シフト転送手段或いはラッチ手段のいずれか一方を
ブロック毎に独立して制御することが望ましい。The LED array of the writing means has shift transfer means for shifting and transferring the divided read image information, and latch means for latching the divided read image information transferred by the shift transfer means. It is desirable to control at least one of the shift transfer means and the latch means independently for each block.

【００１４】また，前記書込手段のＬＥＤアレイは，前
記分割読取画像情報をシフト転送するシフト転送手段
と，前記シフト転送手段により転送された前記分割読取
画像情報をラッチするラッチ手段と，重複領域補正を行
う遅延制御手段とを有し，前記遅延制御手段は，前記シ
フト転送手段をシフト動作させるシフトクロック信号或
いは前記ラッチ手段をラッチ動作させるラッチ信号の少
なくとも一方を遅延制御することにより前記重複領域の
補正を実行することが望ましい。The LED array of the writing means includes a shift transfer means for shifting and transferring the divided read image information, a latch means for latching the divided read image information transferred by the shift transfer means, and an overlapping area. Delay control means for performing correction, wherein the delay control means delay-controls at least one of a shift clock signal for causing the shift transfer means to perform a shift operation or a latch signal for causing the latch means to perform a latch operation. It is desirable to perform the correction of.

【００１５】また，複数個の光電変換素子を用い，前記
各光電変換素子により原稿画像情報を主走査方向に重複
させて分割読取を行う読取手段と，前記読取手段により
読み取った分割読取画像情報を，ＬＥＤアレイの各ブロ
ックに対応させて各々独立に転送，書き込みを行う書込
手段とを備え，前記書込手段のＬＥＤアレイの各々のブ
ロックは，少なくとも前記分割読取画像情報をシフト転
送するシフト転送手段と，前記シフト転送手段により転
送された前記分割読取画像情報をラッチするラッチ手段
と，少なくとも前記シフト転送手段のシフト転送動作を
制御するシフト制御信号或いはラッチ手段のラッチ動作
を制御するラッチ制御信号のいずれか一方を遅延制御す
る遅延制御手段とを有するデジタル画像形成装置におい
て，前記ＬＥＤアレイの各ブロックに対応した前記遅延
制御手段が，各々の遅延量を入力する第１の遅延量入力
手段を具備するデジタル画像形成装置を提供するもので
ある。Further, the reading means for using a plurality of photoelectric conversion elements to divide and read the original image information by the photoelectric conversion elements in the main scanning direction, and the divided read image information read by the reading means. , A writing means for independently transferring and writing corresponding to each block of the LED array, and each block of the LED array of the writing means shift-transfers at least the divided read image information by shift transfer. Means, a latch means for latching the divided read image information transferred by the shift transfer means, and a shift control signal for controlling at least the shift transfer operation of the shift transfer means or a latch control signal for controlling the latch operation of the latch means. In the digital image forming apparatus having a delay control unit that delay-controls one of the LED It said delay control means corresponding to each block of b is intended to provide a digital image forming apparatus having a first delay amount input means for inputting a respective delay.

【００１６】また，複数個の光電変換素子を用い，前記
各光電変換素子により原稿画像情報を主走査方向に重複
させて分割読取を行う読取手段と，前記読取手段により
読み取った分割読取画像情報を，ＬＥＤアレイの各ブロ
ックに対応させて各々独立に転送，書き込みを行う書込
手段とを備え，前記書込手段のＬＥＤアレイの各々のブ
ロックは，少なくとも前記分割読取画像情報をシフト転
送するシフト転送手段と，前記シフト転送手段により転
送された前記分割読取画像情報をラッチするラッチ手段
と，少なくとも前記シフト転送手段のシフト転送動作を
制御するシフト制御信号或いはラッチ手段のラッチ動作
を制御するラッチ制御信号のいずれか一方を遅延制御す
る遅延制御手段とを有するデジタル画像形成装置におい
て，前記ＬＥＤアレイの各ブロックに対応した前記遅延
制御手段が，各々の遅延量を入力する第１の遅延量入力
手段と，前記第１の遅延量入力手段を各々同量遅延させ
る第２の遅延量入力手段とを具備するデジタル画像形成
装置を提供するものである。Further, a plurality of photoelectric conversion elements are used, and the reading means for dividing and reading the original image information in the main scanning direction by the photoelectric conversion elements to perform divided reading, and the divided read image information read by the reading means. , A writing means for independently transferring and writing corresponding to each block of the LED array, and each block of the LED array of the writing means shift-transfers at least the divided read image information by shift transfer. Means, a latch means for latching the divided read image information transferred by the shift transfer means, and a shift control signal for controlling at least the shift transfer operation of the shift transfer means or a latch control signal for controlling the latch operation of the latch means. In the digital image forming apparatus having a delay control unit that delay-controls one of the LED The delay control unit corresponding to each block of (1) is a first delay amount input unit for inputting each delay amount and a second delay amount input unit for delaying each of the first delay amount input units by the same amount. The present invention provides a digital image forming apparatus including:

【００１７】また，複数個の光電変換素子を用い，前記
各光電変換素子により原稿画像情報を主走査方向に重複
させて分割読取を行う読取手段と，前記読取手段により
読み取った分割読取画像情報を画像処理する複数の画像
処理手段と，前記画像処理手段から出力される画像情報
をＬＥＤアレイに対応させて各々独立に転送，書き込み
を行う書込手段とを備えたデジタル画像形成装置におい
て，前記複数の画像処理手段の回路構成が各々共通であ
るデジタル画像形成装置を提供するものである。Further, using a plurality of photoelectric conversion elements, the reading means for dividing and reading the original image information in the main scanning direction by the photoelectric conversion elements and the divided read image information read by the reading means are provided. A plurality of image processing means for performing image processing, and a writing means for independently transferring and writing image information output from the image processing means in correspondence with an LED array are provided. To provide a digital image forming apparatus in which the circuit configuration of the image processing means is common.

【００１８】また，前記画像処理手段は，少なくともシ
ェーディング補正手段，Ａ／Ｄ変換手段，マトリクス演
算手段，パターン認識手段，重複領域補正手段から構成
されていることが望ましい。Further, it is preferable that the image processing means comprises at least a shading correction means, an A / D conversion means, a matrix calculation means, a pattern recognition means, and an overlap area correction means.

【００１９】また，前記重複領域補正手段による補正処
理は，前記画像処理手段における各画像処理の最後に実
行されることが望ましい。Further, it is preferable that the correction processing by the overlapping area correction means is executed at the end of each image processing in the image processing means.

【００２０】[0020]

【作用】この発明によるデジタル画像形成装置は，光電
変換素子の数とＬＥＤアレイの数を一致させることによ
り読み取り画像の重複領域の補正を実行する。The digital image forming apparatus according to the present invention corrects the overlapping area of the read image by matching the number of photoelectric conversion elements with the number of LED arrays.

【００２１】また，分割書込制御手段は読取手段により
読み取った画像情報を，各々の読取手段に対応する書込
手段のＬＥＤアレイのブロックに分割して書き込む範囲
を制御し，分割書込制御手段は，読取手段の重複読取領
域を補正する。Further, the division writing control means divides the image information read by the reading means into blocks of the LED array of the writing means corresponding to each reading means and controls the writing range, and the division writing control means Corrects the overlapping reading area of the reading means.

【００２２】また，書込手段のＬＥＤアレイを複数分割
したブロック毎に分割読取画像情報を独立して制御し，
書込手段のＬＥＤアレイにおけるシフト転送手段或いは
ラッチ手段のいずれか一方をブロック毎に独立して制御
する。Further, divided read image information is independently controlled for each block obtained by dividing the LED array of the writing means into a plurality of blocks,
Either the shift transfer means or the latch means in the LED array of the writing means is independently controlled for each block.

【００２３】また，前記書込手段のＬＥＤアレイは，遅
延制御手段は，シフト転送手段をシフト動作させるシフ
トクロック信号或いはラッチ手段をラッチ動作させるラ
ッチ信号の少なくとも一方を遅延制御することにより重
複領域の補正を実行する。Further, in the LED array of the writing means, the delay control means delay-controls at least one of the shift clock signal for shifting the shift transfer means and the latch signal for latching the latch means, thereby delaying the overlap region. Perform correction.

【００２４】また，ＬＥＤアレイの各ブロックに対応し
た遅延制御手段の第１の遅延量入力手段は，各々の遅延
量を入力する。また，ＬＥＤアレイの各ブロックに対応
した遅延制御手段の第１の遅延量入力手段が各々の遅延
量を入力し，第２の遅延量入力手段が第１の遅延量入力
手段を各々同量遅延させる。Further, the first delay amount input means of the delay control means corresponding to each block of the LED array inputs each delay amount. Further, the first delay amount input means of the delay control means corresponding to each block of the LED array inputs the respective delay amounts, and the second delay amount input means delays the first delay amount input means by the same amount. Let

【００２５】また，重複領域補正手段による補正処理
は，画像処理手段における各画像処理の最後に実行され
る。The correction processing by the overlapping area correction means is executed at the end of each image processing in the image processing means.

【００２６】[0026]

【実施例】以下，本発明によるデジタル画像形成装置の
一実施例を図面に基づいて説明する。このデジタル画像
形成装置は，スキャナ部とプリンタ部により構成されて
いる。スキャナ部の概略構成を図１に示し，プリンタ部
の概略構成を図２に示す。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a digital image forming apparatus according to the present invention will be described below with reference to the drawings. This digital image forming apparatus is composed of a scanner section and a printer section. FIG. 1 shows the schematic structure of the scanner unit, and FIG. 2 shows the schematic structure of the printer unit.

【００２７】図１において，１００〜１０３は原稿を所
定方向へ搬送する搬送ローラ，１０４は原稿の画像情報
を露光するためのコンタクトガラス，１０５はコンタク
トガラス１０４を介して下方向より原稿に対して光を照
射する照明装置，１０６はコンタクトガラス１０４上に
おいて搬送されてきた原稿を押さえる原稿押さえロー
ラ，１０７は照明装置１０５から出力され，原稿で反射
した光を投影する投影レンズ，１０８は投影レンス１０
７を介して入力した光に対し光電変換を行う光電変換素
子（以下，ＣＣＤという）である。In FIG. 1, 100 to 103 are conveying rollers for conveying the original in a predetermined direction, 104 is a contact glass for exposing image information of the original, and 105 is a contact glass from the lower side to the original via the contact glass 104. An illumination device for irradiating light, 106 is a document pressing roller for pressing the document conveyed on the contact glass 104, 107 is a projection lens for projecting the light reflected by the document output from the illumination device 105, and 108 is a projection lens 10.
It is a photoelectric conversion element (hereinafter referred to as a CCD) that performs photoelectric conversion on the light input via 7.

【００２８】以上の構成において，次に動作を説明す
る。スキャナ部においては，原稿を挿入すると搬送ロー
ラ１００〜１０３によって矢印方向に搬送され，該搬送
過程にて副走査され，コンタクトガラス１０４及び原稿
押さえローラ１０６の間を通過するに際し，照明装置１
０５からの光により照明され，投影レンズ１０７を介し
てＣＣＤ１０８に結像されることにより，画像読み取り
処理が実行される。The operation of the above structure will be described below. In the scanner unit, when a document is inserted, it is conveyed in the direction of the arrow by the conveyance rollers 100 to 103, is sub-scanned during the conveyance process, and passes between the contact glass 104 and the document pressing roller 106.
The image reading process is executed by illuminating with the light from 05 and forming an image on the CCD 108 via the projection lens 107.

【００２９】また，図２において，プリンタ部の構成を
説明する。２０１は複数の記録紙を積載した給紙カセッ
ト，２０２は露光処理により形成された静電潜像を可視
像化させる現像装置，２０３は静電潜像を形成する感光
体ドラム，２０４は画像情報に基づいて感光体ドラム２
０３上に静電潜像を形成するＬＥＤアレイ（プリンタヘ
ッド），２０５はＬＥＤアレイ２０４内におけるセルホ
ックアレイ，２０６は給紙カセット２０１から搬送され
てきた記録紙に対し，感光体ドラム２０３上に形成され
た像を転写し，また，転写処理後の記録紙を感光体ドラ
ム２０３から分離する転写・分離チャージャ，２０７は
感光体ドラム１０３上を均一に帯電する帯電チャージ
ャ，２０８は転写処理後における感光体ドラム２０３上
の残留電荷を除去する除電ランプ，２０９は同様に転写
処理後における感光体ドラム２０３上の残留トナーを除
去するクリーニング装置，２１０及び２１１は転写処理
後における記録紙上の画像を加熱と加圧により定着処理
する定着ローラと加圧ローラである。The configuration of the printer unit will be described with reference to FIG. Reference numeral 201 is a paper feed cassette on which a plurality of recording papers are stacked, 202 is a developing device for visualizing an electrostatic latent image formed by exposure processing, 203 is a photosensitive drum for forming an electrostatic latent image, and 204 is an image. Photoconductor drum 2 based on information
03 is an LED array (printer head) that forms an electrostatic latent image on 03, 205 is a cell-hook array in the LED array 204, and 206 is a recording sheet conveyed from the sheet feeding cassette 201, on the photosensitive drum 203. A transfer / separation charger that transfers the formed image and separates the recording paper after the transfer processing from the photosensitive drum 203, a charging charger 207 that uniformly charges the photosensitive drum 103, and a 208 after the transfer processing. A discharge lamp for removing the residual charge on the photosensitive drum 203, a cleaning device 209 for removing the residual toner on the photosensitive drum 203 after the transfer process, and 210 and 211 for heating the image on the recording paper after the transfer process. And a fixing roller and a pressure roller that perform fixing processing by applying pressure.

【００３０】以上の構成において，その動作を説明す
る。プリンタ部は上記スキャナ部にて読み取った画像情
報を，ＬＥＤアレイ２０４により帯電チャージャ２０７
によって均一な電荷に帯電されている感光体ドラム２０
３上に書き込み，その結果，感光体ドラム２０３上には
読み取った画像情報に対応した静電潜像が形成される。
該静電潜像は，次に現像装置２０２により可視像化さ
れ，給紙カセット２０１から搬送されてきた記録紙に対
し転写・分離チャージャ２０６によって転写される。転
写処理後，記録紙は転写・分離チャージャ２０６によっ
て感光体ドラム２０３から分離された後，定着ローラ２
１０及び加圧ローラ２１１により定着処理が実行され，
その後機外に排出される。The operation of the above configuration will be described. The printer unit uses the image information read by the scanner unit by the LED array 204 to charge the charger 207.
The photoconductor drum 20 that is uniformly charged by the
3, and as a result, an electrostatic latent image corresponding to the read image information is formed on the photosensitive drum 203.
The electrostatic latent image is then visualized by the developing device 202 and transferred to the recording paper conveyed from the paper feed cassette 201 by the transfer / separation charger 206. After the transfer processing, the recording paper is separated from the photosensitive drum 203 by the transfer / separation charger 206, and then the fixing roller 2
The fixing process is executed by 10 and the pressure roller 211,
Then it is discharged to the outside of the machine.

【００３１】次に，スキャナ部の主走査方向における状
態を図３に示す。図３において，１０７ａ〜１０７ｃは
図１に示した投影レンズ，１０８ａ〜１０８ｃは同様に
図１に示したＣＣＤである。本発明では各ＣＣＤ１０８
ａ〜１０８ｃは各々の画像に対する読取領域を一部重複
させ（図３におけるＸ，Ｙ），最大読取幅をＤとし，読
取領域の広幅化を図っている。Next, FIG. 3 shows the state of the scanner section in the main scanning direction. 3, 107a to 107c are the projection lenses shown in FIG. 1, and 108a to 108c are the CCDs shown in FIG. In the present invention, each CCD 108
In a to 108c, the reading areas for the respective images are partially overlapped (X and Y in FIG. 3), and the maximum reading width is set to D to widen the reading area.

【００３２】ここで，各ＣＣＤ１０８ａ〜１０８ｃは，
各々５０００画素読み取り可能であり，また，最大読取
幅Ｄ＝９１４ｍｍ，読取密度１００ｄｐｉとすると，１
ラインの画像データ数は１４４６０画素となる。従っ
て，重複領域が， （１５０００−１４４６０）÷２＝２８５画素 以内であれば，読取幅Ｄ＝９１４ｍｍ以上が達成でき
る。Here, the CCDs 108a to 108c are
It is possible to read 5000 pixels each, and if the maximum reading width D = 914 mm and the reading density is 100 dpi, then 1
The number of lines of image data is 14460 pixels. Therefore, if the overlapping area is within (15000-14460) / 2 = 285 pixels, the reading width D = 914 mm or more can be achieved.

【００３３】図４は，上記ＣＣＤ１０８ａ〜１０８ｃに
より読み取られた原稿画像情報をＬＥＤアレイ２０４に
よって感光体ドラム２０３上へ書き込むまでの信号の流
れを示すブロック図であり，図４において，４０１ａ〜
４０１ｃはＣＣＤ１０８ａ〜１０８ｃから出力されてき
た信号を増幅させるための増幅器，４０２ａ〜４０２ｃ
は増幅器４０１ａ〜４０１ｃによって増幅された信号に
対して各種処理を実行する画像処理回路，４０３ａ〜４
０３ｃはＣＣＤ１０８ａ〜１０８ｃにより読み取られた
原稿画像情報の重複領域部分を補正する重複領域補正回
路である。FIG. 4 is a block diagram showing the flow of signals until the original image information read by the CCDs 108a to 108c is written on the photosensitive drum 203 by the LED array 204, and in FIG.
401c is an amplifier for amplifying the signals output from the CCDs 108a to 108c, and 402a to 402c.
Is an image processing circuit that executes various processes on the signals amplified by the amplifiers 401a to 401c, and 403a to 403
Reference numeral 03c is an overlap area correction circuit for correcting the overlap area portion of the document image information read by the CCDs 108a to 108c.

【００３４】以上の構成において，その動作を説明す
る。ＣＣＤ１０８ａ〜１０８ｃからの読取画像情報は極
めて微小なアナログ信号であるため，増幅器４０１ａ〜
４０１ｃにより増幅され，その後，画像処理回路４０２
ａ〜４０２ｃにて，画像処理回路４０２ａ〜４０２ｃに
内蔵されているＡ／Ｄ変換器（図示せず）により多値デ
ジタル信号に変換される。The operation of the above configuration will be described. Since the read image information from the CCDs 108a to 108c is an extremely minute analog signal, the amplifiers 401a to 401a to
It is amplified by 401c, and then the image processing circuit 402
In a to 402c, multi-valued digital signals are converted by A / D converters (not shown) built in the image processing circuits 402a to 402c.

【００３５】更に，画像処理回路４０２ａ〜４０２ｃで
は，その他の画像処理，例えば，シェーディング補正，
ＭＴＦ補正，平滑化補正，２値化処理，ディザ処理，文
字／写真自動分離処理，変倍処理等がオペレータの操作
指示により実行される。この画像処理回路４０２ａ〜４
０２ｃにより多値から２値へ２値化された読取画像情報
信号は，次に重複領域補正回路４０３ａ〜４０３ｃへ入
力される。この重複領域補正回路４０３ａ〜４０３ｃに
て重複領域が補正され，ＬＥＤアレイ２０４へ補正後の
画像情報信号が転送される。Further, in the image processing circuits 402a to 402c, other image processing such as shading correction,
MTF correction, smoothing correction, binarization processing, dither processing, character / photo automatic separation processing, scaling processing, etc. are executed according to the operation instruction of the operator. This image processing circuit 402a-4
The read image information signal binarized from multi-valued to binary by 02c is then input to the overlap area correction circuits 403a to 403c. The overlapping area correction circuits 403a to 403c correct the overlapping area, and the corrected image information signal is transferred to the LED array 204.

【００３６】ＬＥＤアレイ２０４は，図示の如く２０４
ａ〜２０４ｃの３ブロック分割されており，各々のＣＣ
Ｄ１０８ａ〜１０８ｃの読取画像情報が各ブロックａ〜
ｃに対応している。上記の如く，スキャナ部の読取総画
素数は１４４６０画素なので，ＬＥＤアレイ２０４も１
４４６０画素書き込み可能でなければならない。従って
ＬＥＤアレイ２０４の各ブロックａ〜ｃの書込画素数
は， １４４６０÷３＝４８２０画素 以上必要となる。The LED array 204 is shown in FIG.
It is divided into 3 blocks a to 204c, and each CC
The read image information of D108a to 108c corresponds to each block a to
Corresponds to c. As described above, since the total number of pixels read by the scanner unit is 14460 pixels, the LED array 204 also has 1 pixel.
It must be capable of writing 4460 pixels. Therefore, the number of write pixels of each block a to c of the LED array 204 needs to be 14460/3 = 4820 pixels or more.

【００３７】次に，ＣＣＤ１０８ａ〜１０８ｃが重複し
て読み取った原稿画像情報の重複領域の補正動作につい
て説明する。上記の如くＬＥＤアレイ２０４における１
ブロックの書込画素数は４８２０画素，ＣＣＤ１０３の
読取画素は５０００画素，従って，中央のＣＣＤ１０８
ｂが左側のＣＣＤ１０８ａと右側のＣＣＤ１０８ｃとで
重複できる領域（図３に示したＸ，Ｙ領域）は， ５０００−４８２０＝１８０画素 となる。Next, the operation of correcting the overlapping area of the document image information read by the CCDs 108a to 108c in an overlapping manner will be described. 1 in the LED array 204 as described above
The number of writing pixels of the block is 4820 pixels, and the number of reading pixels of the CCD 103 is 5000 pixels. Therefore, the central CCD 108
An area (b, X and Y areas shown in FIG. 3) where b can overlap between the left CCD 108a and the right CCD 108c is 5000-4820 = 180 pixels.

【００３８】更に，ＣＣＤ１０８の読取画像情報は投影
レンズ１０７の端部ＭＴＦの劣化等で，端部の読取画像
情報のＳ／Ｎ比は中央部の比に比べて劣化するという特
性より重複領域Ｘ，Ｙの半分の位置（図３に示したＤ
Ｘ，ＤＹ）で読取画像情報の切り換えを行うことが望ま
しいので，本発明のスキャナ部は重複領域Ｘ，Ｙが各１
８０画素となるように予め組み付けられている。目安と
して，現在の組付け精度は±１０画素程度である。Further, the read image information of the CCD 108 is deteriorated at the end MTF of the projection lens 107, and the S / N ratio of the read image information at the end is deteriorated as compared with the ratio of the central part. , Y half position (D shown in FIG. 3
Since it is desirable to switch the read image information in (X, DY), in the scanner unit of the present invention, each overlapping area X, Y is 1
It is assembled in advance so as to have 80 pixels. As a guide, the current assembly accuracy is about ± 10 pixels.

【００３９】以上の構成により，各ＣＣＤ１０８ａ〜１
０８ｃの有効読取画像情報は９０（番目）〜４９１０
（番目）となるように重複領域補正回路４０３ａ〜４０
３ｃが補正制御するようにすればよい。その重複領域補
正回路４０３の構成を図５に示し，その動作のタイミン
グを図６に示す。With the above configuration, each CCD 108a-1
The effective read image information of 08c is 90 (th) to 4910.
Overlap region correction circuits 403a-40
The correction control may be performed by 3c. The structure of the overlap area correction circuit 403 is shown in FIG. 5, and the operation timing is shown in FIG.

【００４０】図５において，５００ａ，５００ｂ〜５０
０ｎはディップスイッチ，５０１ａ，５０１ｂ〜５０１
ｎは８ビットシフトレジスタ，５０２ａ，５０２ｂ〜５
０２ｎは選択出力可能な８ｔｏ１セレクタ，５０３は多
入力ＡＮＤ素子である。図６において，（１）信号は主
走査の読取走査同期信号（ＬＳＹＮＣ），（２）信号は
読取有効信号（ＬＧＡＴＥ），（３）信号は読取クロッ
ク信号（ＣＬＫ），（４）信号は左側ＣＣＤ１０８ａが
読み取って画像処理回路４０３ａより出力された左側Ｃ
ＣＤ読取データ（ＬＥＦＴ ＤＡＴＡ），（５）信号は
中央ＣＣＤ１０８ｂが読み取って画像処理回路４０３ｂ
より出力された中央ＣＣＤ読取データ（ＣＥＮＴＥＲ
ＤＡＴＡ），（６）信号は右側ＣＣＤ１０８ｃが読み取
って画像処理回路４０３ｃより出力された右側ＣＣＤ読
取データ（ＲＩＧＨＴ ＤＡＴＡ），（７）信号はＬＧ
ＡＴＥが５０００ＣＬＫに対して４８２０ＣＬＫを有効
とする有効画像信号である。In FIG. 5, 500a, 500b-50
0n is a DIP switch, 501a, 501b to 501
n is an 8-bit shift register, 502a, 502b-5
Reference numeral 02n is an 8-to-1 selector capable of selective output, and 503 is a multi-input AND element. In FIG. 6, (1) signal is a main scanning read scan synchronization signal (LSYNC), (2) signal is a read valid signal (LGATE), (3) signal is a read clock signal (CLK), and (4) signal is the left side. Left side C read by the CCD 108a and output from the image processing circuit 403a
The central CCD 108b reads the CD read data (LEFT DATA), (5) signal and the image processing circuit 403b.
Central CCD read data (CENTER
The right CCD read data (RIGHT DATA) output from the image processing circuit 403c and the (7) signal are LG.
ATE is an effective image signal that makes 4820 CLK effective for 5000 CLK.

【００４１】また，ＬＥＤアレイ２０４の回路構成を図
７に示す。図７において，７００ａ〜７００ｃは４８２
０ビットシフトレジスタ，７０１ａ〜７０１ｃは４８２
０ビットフリップフロップ，２０４ａ〜２０４ｃは上記
の通りＬＥＤアレイであり，１ブロック４８２０個のＬ
ＥＤが配列されている。The circuit configuration of the LED array 204 is shown in FIG. In FIG. 7, 700a to 700c is 482.
0-bit shift register, 701a-701c is 482
The 0-bit flip-flops 204a to 204c are LED arrays as described above, and one block 4820 L
The EDs are arranged.

【００４２】以上の構成において，その動作は，通常，
シフトレジスタ７００ａ〜７００ｃに画像データを入力
し，所定の位置までシフトを実行し，それが終了した後
でフリップフロップ７０１ａ〜７０１ｃにてラッチし，
点灯信号（ＳＴＲＯＢＥ）にて所定の期間点灯させるも
のである。In the above configuration, the operation is usually
Image data is input to the shift registers 700a to 700c, a shift is executed to a predetermined position, and after the shift is completed, the flip-flops 701a to 701c latch it.
A lighting signal (STROBE) is used for lighting for a predetermined period.

【００４３】以下，図５に示したブロック図と，図６に
示したタイミングチャートを参照して重複領域補正動作
を詳細に説明する。シフトレジスタ５０１ａは（７）信
号（有効画素信号）を入力とし，シフトクロックは
（３）信号（ＣＬＫ）である。従って，（７）信号を
（ｎ×８）ビットシフト可能な構成を採用している。各
シフトレジスタ５０１ａ，５０１ｂ〜５０１ｎの出力は
選択出力可能な８ｔｏ１セレクタ（以下，セレクタとい
う）５０２ａ，５０２ｂ〜５０２ｎにより選択される。The overlap area correction operation will be described in detail below with reference to the block diagram shown in FIG. 5 and the timing chart shown in FIG. The shift register 501a receives the (7) signal (effective pixel signal), and the shift clock is the (3) signal (CLK). Therefore, a configuration capable of shifting the (7) signal by (n × 8) bits is adopted. The outputs of the shift registers 501a and 501b to 501n are selected by 8-to-1 selectors (hereinafter referred to as selectors) 502a and 502b to 502n that can be selectively output.

【００４４】ここで，各セレクタ５０２ａ，５０２ｂ〜
５０２ｎにはディップスイッチ５００ａ，５００ｂ〜５
００ｎが，下位３ビットは選択端子Ｓ１〜Ｓ３に，４ビ
ット目は（バー）ＳＴＢ端子（（バー）ＳＴＢ＝“Ｈ”
のとき，入力にかかわらずＱ出力＝“Ｈ”）に各々接続
されている。上記の如く，重複領域の半分の位置で各Ｃ
ＣＤ１０８ａ〜１０８ｃの読出画像情報を切り換えるに
は各ＣＣＤ１０８ａ〜１０８ｃの読取画像情報の「９０
番目〜４９１０番目」を有効とすればよいので，（７）
信号を８９ビットシフトする信号を選択し，（３）信号
（ＣＬＫ）とＡＮＤをとり，それを図７に示したＳＨＩ
ＦＴ ＣＬＫにすればよい。Here, each selector 502a, 502b-
502n includes dip switches 500a and 500b-5
00n, the lower 3 bits are selected terminals S1 to S3, and the 4th bit is (bar) STB terminal ((bar) STB = "H").
, Q output = “H”) regardless of input. As described above, at each half of the overlapping area, each C
To switch the read image information of the CDs 108a to 108c, read "90" of the read image information of each CCD 108a to 108c.
(7th to 4910th) is valid, so (7)
A signal that shifts the signal by 89 bits is selected, and (3) the signal (CLK) is ANDed, and the result is SHI shown in FIG.
It should be FT CLK.

【００４５】即ち，シフトレジスタ５０１ａを１番目と
し，１２番目のシフトレジスタ（図示せず）のＱ_A 出力
が（８）信号（８９ビットシフトした信号）にあたり，
それ以外は“Ｈ”にすればよいのであり，同様に１２番
目のディップスイッチ（図示せず）の値を「１０００」
に設定し，その他を「０ＸＸＸ」とすればよい。That is, the shift register 501a is the first, and the Q _A output of the 12th shift register (not shown) corresponds to the (8) signal (89-bit shifted signal),
Others can be set to "H", and similarly, the value of the 12th DIP switch (not shown) is set to "1000".
, And the others are set to “0XXX”.

【００４６】従って，多入力ＡＮＤ素子５０３の出力は
（９）信号となり，これが図７に示したＳＨＩＦＴ Ｃ
ＬＫに，読取画像情報はシフトレジスタ７００ａに
（４）信号，シフトレジスタ７００ｂは（５）信号，シ
フトレジスタ７００ｃは（６）信号に，（１０）信号
（（４）信号のＬＳＹＮＣ）はＬＡＴＣＨに入力する。Therefore, the output of the multi-input AND element 503 becomes the (9) signal, which is the SHIFT C shown in FIG.
LK, the read image information to the shift register 700a is (4) signal, the shift register 700b is (5) signal, the shift register 700c is (6) signal, and the (10) signal (LSYNC of (4) signal) is LATCH. input.

【００４７】次に，点灯信号（ＳＴＲＯＢＯ）は，（１
１）信号（ＦＧＡＴＥ：副走査の読取走査信号，即ち，
ＦＧＡＴＥが“Ｈ”のときのＬＧＡＴＥを有効とする制
御信号）を１ＬＳＹＮＣラッチし，ＬＧＡＴＥとＡＮＤ
をとり，感光体ドラム２０３を所定時間露光するため，
数ＣＬＫ分だけ“Ｈ”とした（１２）信号を入力してい
る。以上より，重複領域補正回路４０３ａの出力をＳＨ
ＩＦＴ ＣＬＫ１に，重複領域補正回路４０３ｂの出力
をＳＨＩＦＴ ＣＬＫ２に，重複領域補正回路４０３ｃ
の出力をＳＨＩＦＴ ＣＬＫ３に各々入力すると，各重
複領域補正回路４０３ａ〜４０３ｃにより各々独立に重
複領域の補正処理を実行することが可能となる。Next, the lighting signal (STROBO) is (1
1) Signal (FGATE: reading scan signal of sub-scan, that is,
1LSYNC latch the control signal that validates LGATE when FGATE is "H", and AND with LGATE
To expose the photosensitive drum 203 for a predetermined time,
The signal (12) that is "H" for a few CLKs is input. From the above, the output of the overlap area correction circuit 403a is set to SH.
The output of the overlap area correction circuit 403b is input to IFT CLK1 and the output of the overlap area correction circuit 403b is input to SHIFT CLK2.
When the outputs of the above are input to SHIFT CLK3, the overlap region correction circuits 403a to 403c can independently perform the overlap region correction processing.

【００４８】また，本発明の他の実施例として，図７に
示したＬＡＴＣＨを各ブロック２０４ａ〜２０４ｃ分
（ＬＡＴＣＨ１〜ＬＡＴＣＨ２）とすると，ＳＨＩＦＴ
ＣＬＫを１系統のみで（３）信号（ＣＬＫ）を入力で
きる。As another embodiment of the present invention, if the LATCH shown in FIG. 7 is used for each of the blocks 204a to 204c (LATCH1 to LATCH2), SHIFT will be performed.
The (3) signal (CLK) can be input with only one system of CLK.

【００４９】次に，（１３）信号を図５に示したシフト
レジスタ５０１ａの入力とし，上記の如く，ディップス
イッチ５００ａ，５００ｂ〜５００ｎの入力により所定
量の遅延を行う。ここで，多入力ＡＮＤ素子５０３のＣ
ＬＫ入力を未接続とすると，多入力ＡＮＤ素子５０３の
出力は（１４）信号となる。（１２）信号はカウンタを
用い，ロード入力を（２）信号（ＬＧＡＴＥ）とし，カ
ウント・クロック入力を（３）信号（ＣＬＫ）とし，カ
ウンタ出力と４８１１をコンパレータを用いて比較する
ことで得られる。以上により，各々独立して重複領域の
補正を行うことも可能である。Next, the signal (13) is input to the shift register 501a shown in FIG. 5, and a predetermined amount of delay is performed by the input of the DIP switches 500a and 500b to 500n as described above. Here, C of the multi-input AND element 503
When the LK input is unconnected, the output of the multi-input AND element 503 becomes the (14) signal. The (12) signal is obtained by using a counter, the load input is the (2) signal (LGATE), the count clock input is the (3) signal (CLK), and the counter output is compared with the 4811 using a comparator. .. As described above, it is possible to independently correct the overlapping area.

【００５０】また，読取データの出力タイミングを制御
して，同様に重複領域の補正を実行することも可能であ
るが，ＬＥＤアレイ２０４が多値データ入力可能である
と，上記重複領域補正回路４０３の規模が多値に対応す
る分増大するので，ＳＨＩＦＴ ＣＬＫやＬＡＴＣＨ等
の制御信号（２値信号）により制御する方がより汎用性
が高い。It is also possible to control the output timing of the read data and perform the correction of the overlapping area in the same manner. However, if the LED array 204 can input multi-valued data, the overlapping area correction circuit 403 will be described. Since the scale of is increased corresponding to multiple values, it is more versatile to control by a control signal (binary signal) such as SHIFT CLK or LATCH.

【００５１】更に，通常，ＬＥＤアレイ２０４のデータ
転送速度を上昇させるには，例えば，ＯＤＤ／ＥＶＥＮ
のパラレル処理を実行するが，本発明を用いることによ
りパラレル処理を容易に実行することができる。また，
ＬＥＤアレイ２０４のブロック分割数を増加させること
も可能であるが，ＣＣＤ１０８の数をｎするとＬＥＤア
レイ２０４のブロック数をｎの整数倍にすることで本発
明を応用し，重複領域の補正と高速データ転送が可能と
なる。Further, normally, in order to increase the data transfer rate of the LED array 204, for example, ODD / EVEN is used.
The parallel processing is executed, but the parallel processing can be easily executed by using the present invention. Also,
Although it is possible to increase the number of block divisions of the LED array 204, when the number of CCDs 108 is n, the present invention is applied by making the number of blocks of the LED array 204 an integer multiple of n, and the correction of the overlapping area and the high speed are performed. Data transfer becomes possible.

【００５２】図８は，本発明の他の実施例を示すブロッ
ク図であり，図中，９０１はディップスイッチであり，
各々重複領域補正回路４０３ａ〜４０３ｃに接続されて
いる。その他の構成は上記図４に示したものと同様であ
る。FIG. 8 is a block diagram showing another embodiment of the present invention, in which 901 is a DIP switch,
Each of them is connected to the overlap area correction circuits 403a to 403c. Other configurations are similar to those shown in FIG.

【００５３】次に，重複領域補正回路４０３ａ〜４０３
ｃの他の実施例について図９に示す回路図及び図１０に
示すタイミングチャートに基づいて説明する。図９にお
いて，９００，９０１はディップスイッチ，９０２，９
０３は加算器（ＡＤＤＥＲ），９０４はカウンタ，９０
５，９０６はコンパレータ，９０７はＤフリップフロッ
プ，９０８は多入力ＡＮＤ素子である。Next, the overlap area correction circuits 403a to 403
Another embodiment of c will be described based on the circuit diagram shown in FIG. 9 and the timing chart shown in FIG. In FIG. 9, 900 and 901 are dip switches, 902 and 9
03 is an adder (ADDER), 904 is a counter, 90
Reference numerals 5 and 906 are comparators, 907 is a D flip-flop, and 908 is a multi-input AND element.

【００５４】また，図１０において，（１）〜（６）信
号は上記図６に示したもの同様である。ディップスイッ
チ９００は重複領域補正回路４０３ａ〜４０３ｃの各々
に設けられており，各々独立に値を可変できる構成にな
っている。また，ディップスイッチ９０１は図８に示し
たように重複領域補正回路４０３ａ〜４０３ｃに各々接
続され，加算器２０２により和を取られる。Further, in FIG. 10, signals (1) to (6) are the same as those shown in FIG. The dip switch 900 is provided in each of the overlapping area correction circuits 403a to 403c and has a configuration in which the value can be independently changed. Further, the dip switch 901 is connected to each of the overlapping area correction circuits 403a to 403c as shown in FIG.

【００５５】次に，カウンタ９０４は（２）信号（ＬＧ
ＡＴＥ）をＬＤ（ロード端子）に，（３）信号（ＣＬ
Ｋ）をカウントクロックに，プリセット値を１に設定さ
れているので（４）〜（６）信号（画像データ）と同様
となる。そして，加算器９０３は，加算器９０２の出力
と固定値４８２０の和を出力する。従って，加算器９０
２の出力値が９０とすると，加算器９０３の出力値は４
９１０となる。従って，コンパレータ９０５は（２０）
信号を，コンパレータ９０６は（２１）信号を各々出力
する。Next, the counter 904 outputs the (2) signal (LG
ATE to LD (load terminal), (3) signal (CL
Since K) is set as the count clock and the preset value is set to 1, it is the same as the signals (4) to (6) (image data). Then, the adder 903 outputs the sum of the output of the adder 902 and the fixed value 4820. Therefore, the adder 90
If the output value of 2 is 90, the output value of the adder 903 is 4
It becomes 910. Therefore, the comparator 905 is (20)
The comparator 906 outputs a signal (21).

【００５６】次に，Ｄフリップフロップ９０７はコンパ
レータ９０５の出力をプリセット（ＰＲ）端子に，コン
パレータ９０６の出力をクリア（ＣＬＲ）端子に各々接
続しているので，Ｄフリップフロップ９０７は（２２）
信号を出力し，多入力ＡＮＤ素子９０８は（２３）信号
を出力する。これは図６に示した（９）信号と同様であ
る。これと上記（１０）信号をＬＡＴＣＨに，（１２）
信号をＳＴＲＯＢＥにすることで図６に示した動作と同
様の動作が可能となる。Next, since the output of the comparator 905 is connected to the preset (PR) terminal and the output of the comparator 906 is connected to the clear (CLR) terminal of the D flip-flop 907, the D flip-flop 907 is (22).
The signal is output, and the multi-input AND element 908 outputs the (23) signal. This is similar to the (9) signal shown in FIG. This and the above (10) signal to LATCH, (12)
By setting the signal to STROBE, the same operation as that shown in FIG. 6 can be performed.

【００５７】ここで，重複領域補正回路４０３ａ〜４０
３ｃの回路構成は共通であり，ディップスイッチ９０１
が図８に示したように接続され，加算器９０２により和
を取られることにより，各重複領域補正回路４０３ａ〜
４０３ｃは，その設定値分，一斉に遅延を行うことにな
る。Here, the overlapping area correction circuits 403a-40
The circuit configuration of 3c is common, and the dip switch 901
Are connected as shown in FIG. 8 and are summed by the adder 902, whereby the overlap area correction circuits 403a to 403a ...
The 403c simultaneously delays the set value.

【００５８】また，上記に示した重複領域補正回路４０
３は，非常に単純な回路の繰り返し構成なので，ＡＳＩ
Ｃ化を行うのに最適であり，その結果，（超）小型化，
低コスト化，高信頼性化を向上させることができる。ま
た，小型化した重複領域補正回路をＬＥＤアレイ２０４
に内蔵させて装置の小型化を図ることもできる。更に，
図５に示した重複領域補正回路と同様に図９に示した重
複領域補正回路もＳＨＩＦＴ ＣＬＫの遅延によるので
はなく，ＬＡＴＣＨの遅延を用いて行うようにしてもよ
い。また，図９に示したディップスイッチ９０１をデジ
タル画像形成装置の各種動作を制御する制御部（ＣＰ
Ｕ）からのコマンド信号により設定できるようにしても
よい。In addition, the overlap area correction circuit 40 shown above
Since 3 is a very simple circuit repeating configuration, ASI
It is most suitable for making C, and as a result, (ultra) miniaturization,
It is possible to improve cost reduction and high reliability. In addition, a miniaturized overlapping area correction circuit is provided in the LED array 204.
It is also possible to make the device smaller by incorporating it in the. Furthermore,
Similar to the overlap area correction circuit shown in FIG. 5, the overlap area correction circuit shown in FIG. 9 may be performed using the delay of LATCH instead of the delay of SHIFT CLK. Further, the DIP switch 901 shown in FIG. 9 is a control unit (CP) that controls various operations of the digital image forming apparatus.
It may be possible to set by a command signal from U).

【００５９】図１１は，本発明の他の実施例を示すブロ
ック図である。図１１において，１０８ａ〜１０８ｃは
ＣＣＤ，４０１ａ〜４０１ｃは増幅器，１１０６ａ〜１
１０６ｃはビデオ処理回路（ビデオ処理回路１１０６ａ
〜１１０６ｃはアナログ信号である読取画像情報を多値
デジタル信号に変換するＡ／Ｄ変換部と，ＣＣＤ１０８
ａ〜１０８ｃの端部読取画像情報の劣化や投影レンズの
端部ＭＴＦ劣化等による読取画像情報の補正（シェーデ
ィング補正）を行うシェーディング補正部とから構成さ
れている），４０３ａ〜４０３ｃは重複領域補正回路，
２０４はＬＥＤアレイであり，２０４ａ〜２０４ｃはＬ
ＥＤアレイ内において分割されたブロック，１１００ａ
〜１１００ｃはＭＴＦ（変調伝達関数）フィルタ処理回
路，１１０１ａ〜１１０１ｃはメディアン（平滑化）フ
ィルタ処理回路，１１０２ａ〜１１０２ｃは２値化処理
回路，１１０３ａ〜１１０３ｃはディザ処理回路，１１
０４ａ〜１１０４ｃはセレクタ，１１０５ａ〜１１０５
ｃは文字／中間調分離処理回路である。FIG. 11 is a block diagram showing another embodiment of the present invention. In FIG. 11, 108a to 108c are CCDs, 401a to 401c are amplifiers, and 1106a to 1c.
106c is a video processing circuit (video processing circuit 1106a
Reference numerals 1106c denote an A / D conversion unit for converting read image information, which is an analog signal, into a multilevel digital signal, and the CCD 108.
a to 108c and a shading correction unit that corrects the read image information (shading correction) due to deterioration of the edge read image information and deterioration of the end MTF of the projection lens), and 403a to 403c, overlap area correction. circuit,
Reference numeral 204 is an LED array, and 204a to 204c are L
Block divided in ED array, 1100a
1100c are MTF (modulation transfer function) filter processing circuits, 1101a to 1101c are median (smoothing) filter processing circuits, 1102a to 1102c are binarization processing circuits, 1103a to 1103c are dither processing circuits, 11
04a to 1104c are selectors, and 1105a to 1105.
c is a character / halftone separation processing circuit.

【００６０】以上の構成において，その動作を説明す
る。ＣＣＤ１０８ａ〜１０８ｃからの読取画像情報は微
小なアナログ信号であるため，増幅器４０１ａ〜４０１
ｃにより増幅され，ビデオ処理回路１１０６ａ〜１１０
６ｃに入力される。次に，このデジタル読取画像情報は
ＭＴＦフルタ処理回路１１００ａ〜１１００ｃとメディ
アンフィルタ処理回路１１０１ａ〜１１０１ｃへ入力さ
れるが，ここで，ＭＴＦ処理とは文字原稿の解像力を向
上させるための振幅強調処理であり，メディアン処理と
は写真，網点写真，原稿のモアレ，濃度ムラ低減のため
の平滑化処理をいう。The operation of the above configuration will be described. Since the image information read from the CCDs 108a to 108c is a minute analog signal, the amplifiers 401a to 401a
and the video processing circuits 1106a to 110
6c is input. Next, the digital read image information is input to the MTF filter processing circuits 1100a to 1100c and the median filter processing circuits 1101a to 1101c. Here, the MTF processing is an amplitude emphasis processing for improving the resolution of a character original. Yes, the median processing refers to photographs, halftone photographs, original moire, and smoothing processing to reduce density unevenness.

【００６１】ここで，メディアン処理は，例えば，５×
５のマトリクスフィルタ演算処理により実行される。Ｍ
ＴＦフィルタ処理回路１１００ａ〜１１００ｃからの出
力は２値化処理回路１１０２ａ〜１１０２ｃへと出力さ
れ，２値化処理が実行される。また，メディアンフィル
タ処理回路１１０１ａ〜１１０１ｃからの出力はディザ
処理回路１１０３ａ〜１１０３ｃへ出力され，例えば，
８×８ディザマトリクスを使用し，２値化することで６
４階調の擬似中間調処理が実行される。Here, the median processing is, for example, 5 ×
5 matrix filter calculation processing. M
The outputs from the TF filter processing circuits 1100a to 1100c are output to the binarization processing circuits 1102a to 1102c, and the binarization processing is executed. The outputs from the median filter processing circuits 1101a to 1101c are output to the dither processing circuits 1103a to 1103c.
By using an 8x8 dither matrix and binarizing, 6
Pseudo halftone processing of 4 gradations is executed.

【００６２】文字／中間調分離処理回路１１０５ａ〜１
１０５ｃはＭＴＦ処理された読取画像情報に，例えば，
中間濃度検出による写真領域の検出回路と，例えば，網
点パターンマッチング検出による網点領域の検出回路か
らなり，セレクタ１１０４ａ〜１１０４ｃのセレクト信
号を出力する。Character / halftone separation processing circuits 1105a-1
105c is the read image information that has been subjected to MTF processing, for example,
It is composed of a photo area detection circuit for detecting intermediate density and a dot area detection circuit for detecting dot pattern matching, for example, and outputs select signals from the selectors 1104a to 1104c.

【００６３】セレクタ１１０４ａ〜１１０４ｃは２値化
処理回路１１０２ａ〜１１０２ｃからの文字原稿最適画
像とディザ処理回路１１０３ａ〜１１０３ｃからの写
真，網点原稿最適画像を入力し，文字／中間調分離処理
回路１１０５ａ〜１１０５ｃからのセレクト制御信号に
より文字／写真網点混在原稿でも最適な複写画像が得ら
れるように選択処理する。ここで，文字処理（２値化処
理）のみ，或いは写真処理（ディザ処理）のみの出力も
本発明によるデジタル画像形成装置の動作制御を実行す
るＣＰＵからのコマンド信号を受け取ることで容易に実
施することができる。Selectors 1104a to 1104c input the character original optimum image from the binarization processing circuits 1102a to 1102c and the photograph and halftone original optimum image from the dither processing circuits 1103a to 1103c, and the character / halftone separation processing circuit 1105a. The selection control signals from 1105 to 1105c perform selection processing so that an optimum copy image can be obtained even for a character / photo halftone dot original. Here, only the character processing (binarization processing) or only the photo processing (dither processing) is easily output by receiving the command signal from the CPU that executes the operation control of the digital image forming apparatus according to the present invention. be able to.

【００６４】次に，重複領域補正回路４０３ａ〜４０３
ｃにより重複領域の補正が実行され，各ＣＣＤ１０８ａ
〜１０８ｃの読取領域とＬＥＤアレイ２０４の各分割ブ
ロック２０４ａ〜２０４ｃの位置的な対応が取られ，正
規の複写画像が得られる。Next, the overlap area correction circuits 403a to 403
The overlapping area is corrected by c, and each CCD 108a
The read areas of .about.108c and the respective divided blocks 204a to 204c of the LED array 204 are positionally corresponded to each other, and a normal copy image is obtained.

【００６５】ここで，図１１に示すように，各々のＣＣ
Ｄ１０８ａ〜１０８ｃからの読取画像情報は上記の各処
理回路にて各々処理が実行されるが，上記の回路構成は
共通になっている。従って，ＡＳＩＣ化を利用した大幅
な小型化，低コスト化，高信頼性を実現することができ
る。Here, as shown in FIG. 11, each CC
The read image information from D108a to 108c is processed in each of the above processing circuits, but the above circuit configuration is common. Therefore, it is possible to realize a large size reduction, cost reduction, and high reliability by using the ASIC.

【００６６】また，重複領域補正回路４０３ａ〜４０３
ｃによる処理を上記各処理回路の中で最終段階に実行し
ているのは，ＭＴＦ，メディアン処理は上記の如く，５
×５のマトリクスフィルタ演算処理を実行するため，各
読取画像情報の前後２画素のマトリクスフィルタ演算結
果が不定となるからである。Further, the overlap area correction circuits 403a to 403
The processing by c is executed at the final stage in each of the above processing circuits. The MTF and median processing are as described above.
This is because the matrix filter calculation processing of × 5 is executed, and the matrix filter calculation result of two pixels before and after each read image information becomes undefined.

【００６７】以上のように構成したことによって，ＡＳ
ＩＣ技術を使用することにより更にその効果を増加させ
ることができる。例えば，ＡＳＩＣの共通使用によるコ
ストの削減，信頼性の向上，開発期間の短縮，小型化等
を容易に達成することができる。With the above configuration, the AS
The effect can be further increased by using IC technology. For example, it is possible to easily achieve cost reduction, reliability improvement, development period reduction, miniaturization, and the like by commonly using ASICs.

【００６８】[0068]

【発明の効果】以上説明した通り，従来におけう重複領
域補正回路にて必要とされた１ライン期間中に処理する
読取データを増加するための周波数変換用メモリ，重複
領域をメモリのライト／リードサイクルの制御により補
正する必要性がなくなるため，こで使用されたメモリ，
メモリ制御回路が不要となり，回路の大幅な簡素化が実
現され，装置の信頼性の向上とコストを低減することが
できる。As described above, the frequency conversion memory for increasing the read data to be processed in one line period, which is required in the conventional overlap area correction circuit, and the write / read operation of the overlap area in the memory. Since the need to correct by the control of the read cycle is eliminated, the memory used here,
A memory control circuit is not required, the circuit is greatly simplified, and the reliability of the device can be improved and the cost can be reduced.

【００６９】また，スキャナ読取系に投影形のＣＣＤを
複数個使用し，プリンタ書込系のＬＥＤアレイの分割ブ
ロック数とＣＣＤの使用数を一致させることで，複数ブ
ロック並列処理が可能となり，画像処理回路等の駆動周
波数を大幅に低減し，且つ，各ブロック間の回路構成を
共通化でき，回路を簡易に構成できる。Further, by using a plurality of projection type CCDs in the scanner reading system and making the number of divided blocks of the LED array of the printer writing system equal to the number of used CCDs, parallel processing of a plurality of blocks becomes possible. The driving frequency of the processing circuit and the like can be significantly reduced, and the circuit configuration between the blocks can be made common to simplify the circuit configuration.

【００７０】また，ＬＥＤアレイに重複領域補正回路を
内蔵させたため，前段の画像処理回路が軽減され，装置
を小型化することができる。ここで，重複領域補正回路
の内蔵化に伴い，ＡＳＩＣ化するとＬＥＤアレイの小型
化を促進することができる。Further, since the LED array has a built-in overlap area correction circuit, the image processing circuit at the preceding stage is reduced, and the device can be downsized. Here, by incorporating the overlap area correction circuit into an ASIC, downsizing of the LED array can be promoted.

【００７１】また，各重複領域補正回路を独立に遅延さ
せるための遅延量の入力手段と，各重複領域補正回路を
一斉に遅延させるための遅延量の入力手段とを持ったこ
とで，例えば，後者の入力手段により粗調整を実行し，
前者の入力により微調整を行う等の重複領域に対する調
整を効率よく実行することができる。更に，重複領域の
補正は適性でも，本発明のように遅延を利用して補正動
作を行わせるとスキャナ部とプリンタ部との間のセンタ
が必ずしも一致しないことによる画像の片よりが発生す
る。このような画像のセンタ合わせ調整も簡単に，且
つ，効率よく実行することができる。Further, by having a delay amount input means for independently delaying each overlap area correction circuit and a delay amount input means for simultaneously delaying each overlap area correction circuit, for example, Coarse adjustment is performed by the latter input means,
With the former input, it is possible to efficiently perform the adjustment for the overlapping area such as the fine adjustment. Further, even if the correction of the overlapping area is appropriate, when the correction operation is performed by using the delay as in the present invention, the center of the scanner section and the center of the printer section do not always coincide with each other, so that an image fragment occurs. The centering adjustment of such an image can be performed easily and efficiently.

【００７２】更に，重複領域補正回路を画像処理手段に
おいて最終段階にて動作させるようにしたので，ＭＴ
Ｆ，メディアン，マトリクス演算をパターンマッチング
による領域認識等を実行したときに発生するＣＣＤの読
取画像情報の前後数画素分のマトリクス演算不能画素を
有効画素とせず，常に全画素を適性に画像処理すること
ができる。Further, since the overlap area correction circuit is made to operate at the final stage in the image processing means, MT
F, median, matrix calculation is performed by performing area recognition by pattern matching, etc., and pixels that cannot be matrix-calculated by several pixels before and after the CCD read image information are not used as effective pixels, and all pixels are always appropriately processed. be able to.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明に係るデジタル画像形成装置におけるス
キャナ部の構成を示す説明図である。FIG. 1 is an explanatory diagram showing a configuration of a scanner unit in a digital image forming apparatus according to the present invention.

【図２】本発明に係るデジタル画像形成装置におけるプ
リンタ部の構成を示す説明図である。FIG. 2 is an explanatory diagram showing a configuration of a printer unit in the digital image forming apparatus according to the present invention.

【図３】図１に示したスキャナ部の主走査方向の重複読
取状態を示す説明図である。FIG. 3 is an explanatory diagram showing a redundant reading state in the main scanning direction of the scanner unit shown in FIG.

【図４】本発明に係るデジタル画像形成装置の概略構成
を示すブロック図である。FIG. 4 is a block diagram showing a schematic configuration of a digital image forming apparatus according to the present invention.

【図５】本発明に係るデジタル画像形成装置における重
複領域補正回路の構成を示す回路図である。FIG. 5 is a circuit diagram showing a configuration of an overlap area correction circuit in the digital image forming apparatus according to the present invention.

【図６】図５に示した重複領域補正回路の動作を示すタ
イミングチャートである。6 is a timing chart showing the operation of the overlap area correction circuit shown in FIG.

【図７】本発明に係るデジタル画像形成装置におけるＬ
ＥＤアレイの回路構成を示すブロック図である。FIG. 7 shows L in the digital image forming apparatus according to the present invention.
It is a block diagram which shows the circuit structure of an ED array.

【図８】本発明に係るデジタル画像形成装置の他の概略
構成を示すブロック図である。FIG. 8 is a block diagram showing another schematic configuration of the digital image forming apparatus according to the present invention.

【図９】本発明に係るデジタル画像形成装置における重
複領域補正回路の他の構成を示す回路図である。FIG. 9 is a circuit diagram showing another configuration of the overlap area correction circuit in the digital image forming apparatus according to the present invention.

【図１０】図１０に示した重複領域補正回路の動作を示
すタイミングチャートである。10 is a timing chart showing the operation of the overlap area correction circuit shown in FIG.

【図１１】本発明に係るデジタル画像形成装置の他の概
略構成を示すブロック図である。FIG. 11 is a block diagram showing another schematic configuration of the digital image forming apparatus according to the present invention.

【符号の説明】[Explanation of symbols]

１０８ ＣＣＤ ２０３ 感光
体ドラム ２０４ ＬＥＤアレイ ４０２ 画像
処理回路 ４０３ 重複領域補正回路 ５００ ディ
ップスイッチ ５０１ ビットシフトレジスタ ５０２ ８ｔ
ｏ１セレクタ ５０３ 多入力ＡＮＤ素子108 CCD 203 Photosensitive drum 204 LED array 402 Image processing circuit 403 Overlap area correction circuit 500 DIP switch 501 Bit shift register 502 8t
o1 selector 503 Multi-input AND element

Claims (11)

【特許請求の範囲】[Claims] 【請求項１】 複数個の光電変換素子を用い，前記各光
電変換素子により原稿画像情報を主走査方向に重複させ
て分割読取を行う読取手段と，前記読取手段により読み
取った画像情報を，複数ブロックに分割され該ブロック
数に対応した分割画像情報を転送，書き込み可能なＬＥ
Ｄアレイにより感光体上に書き込む書込手段とを備えた
デジタル画像形成装置において，前記読取手段で使用す
る光電変換素子数と，前記書込手段で使用するＬＥＤア
レイのブロック数を等しくすることを特徴とするデジタ
ル画像形成装置。1. A reading unit that uses a plurality of photoelectric conversion elements to divide and read original image information in the main scanning direction by each photoelectric conversion element, and a plurality of image information read by the reading unit. LE that is divided into blocks and can transfer and write divided image information corresponding to the number of blocks
In a digital image forming apparatus provided with a writing unit for writing on a photosensitive member by a D array, it is possible to make the number of photoelectric conversion elements used by the reading unit equal to the number of blocks of the LED array used by the writing unit. Characteristic digital image forming apparatus. 【請求項２】 複数個の光電変換素子を用い，前記各光
電変換素子により原稿画像情報を主走査方向に重複させ
て分割読取を行う読取手段と，前記読取手段により読み
取った画像情報を，複数ブロックに分割され該ブロック
数に対応した分割画像情報を転送，書き込み可能なＬＥ
Ｄアレイにより感光体上に書き込む書込手段とを備え，
前記読取手段で使用する光電変換素子数と，前記書込手
段で使用するＬＥＤアレイのブロック数を等しくしたデ
ジタル画像形成装置において，前記読取手段により読み
取った画像情報を，各々の読取手段に対応する前記書込
手段のＬＥＤアレイのブロックに分割して書き込む範囲
を制御する分割書込制御手段を備えたことを特徴とする
デジタル画像形成装置。2. A plurality of photoelectric conversion elements, a plurality of reading means for dividing and reading the original image information in the main scanning direction by each photoelectric conversion element, and a plurality of image information read by the reading means. LE that is divided into blocks and can transfer and write divided image information corresponding to the number of blocks
And a writing means for writing on the photoconductor by a D array,
In a digital image forming apparatus in which the number of photoelectric conversion elements used in the reading unit is equal to the number of LED array blocks used in the writing unit, the image information read by the reading unit corresponds to each reading unit. A digital image forming apparatus, comprising: divided writing control means for controlling a writing range divided into blocks of the LED array of the writing means. 【請求項３】 前記分割書込制御手段は，前記読取手段
の重複読取領域を補正することを特徴とする前記請求項
２記載のデジタル画像形成装置。3. The digital image forming apparatus according to claim 2, wherein the division writing control unit corrects an overlapping reading area of the reading unit. 【請求項４】 複数個の光電変換素子を用い，前記各光
電変換素子により原稿画像情報を主走査方向に重複させ
て分割読取を行う読取手段と，前記読取手段により読み
取った画像情報を，複数ブロックに分割され該ブロック
数に対応した分割画像情報を転送，書き込み可能なＬＥ
Ｄアレイにより感光体上に書き込む書込手段とを備えた
デジタル画像形成装置において，前記書込手段のＬＥＤ
アレイを複数分割したブロック毎に前記分割読取画像情
報を独立して制御することを特徴とするデジタル画像形
成装置。4. A reading unit that uses a plurality of photoelectric conversion elements and divides the original image information in the main scanning direction by each photoelectric conversion element to perform divided reading, and a plurality of image information read by the reading unit. LE that is divided into blocks and can transfer and write divided image information corresponding to the number of blocks
In a digital image forming apparatus provided with a writing means for writing on a photoconductor by a D array, an LED of the writing means
A digital image forming apparatus, wherein the divided read image information is independently controlled for each block obtained by dividing the array. 【請求項５】 前記書込手段のＬＥＤアレイは，前記分
割読取画像情報をシフト転送するシフト転送手段と，前
記シフト転送手段により転送された前記分割読取画像情
報をラッチするラッチ手段とを有し，少なくとも前記シ
フト転送手段或いはラッチ手段のいずれか一方をブロッ
ク毎に独立して制御することを特徴とする前記請求項４
記載のデジタル画像形成装置。5. The LED array of the writing means has shift transfer means for shifting and transferring the divided read image information, and latch means for latching the divided read image information transferred by the shift transfer means. 5. The at least one of the shift transfer means and the latch means is independently controlled for each block.
The described digital image forming apparatus. 【請求項６】 前記書込手段のＬＥＤアレイは，前記分
割読取画像情報をシフト転送するシフト転送手段と，前
記シフト転送手段により転送された前記分割読取画像情
報をラッチするラッチ手段と，重複領域補正を行う遅延
制御手段とを有し，前記遅延制御手段は，前記シフト転
送手段をシフト動作させるシフトクロック信号或いは前
記ラッチ手段をラッチ動作させるラッチ信号の少なくと
も一方を遅延制御することにより前記重複領域の補正を
実行することを特徴とする前記請求項４記載のデジタル
画像形成装置。6. The LED array of the writing means includes shift transfer means for shifting and transferring the divided read image information, latch means for latching the divided read image information transferred by the shift transfer means, and an overlapping area. Delay control means for performing correction, wherein the delay control means delay-controls at least one of a shift clock signal for causing the shift transfer means to perform a shift operation or a latch signal for causing the latch means to perform a latch operation. The digital image forming apparatus according to claim 4, wherein the correction is performed. 【請求項７】 複数個の光電変換素子を用い，前記各光
電変換素子により原稿画像情報を主走査方向に重複させ
て分割読取を行う読取手段と，前記読取手段により読み
取った分割読取画像情報を，ＬＥＤアレイの各ブロック
に対応させて各々独立に転送，書き込みを行う書込手段
とを備え，前記書込手段のＬＥＤアレイの各々のブロッ
クは，少なくとも前記分割読取画像情報をシフト転送す
るシフト転送手段と，前記シフト転送手段により転送さ
れた前記分割読取画像情報をラッチするラッチ手段と，
少なくとも前記シフト転送手段のシフト転送動作を制御
するシフト制御信号或いはラッチ手段のラッチ動作を制
御するラッチ制御信号のいずれか一方を遅延制御する遅
延制御手段とを有するデジタル画像形成装置において，
前記ＬＥＤアレイの各ブロックに対応した前記遅延制御
手段が，各々の遅延量を入力する第１の遅延量入力手段
を具備することを特徴とするデジタル画像形成装置。7. A reading unit which uses a plurality of photoelectric conversion elements and divides the original image information by the photoelectric conversion elements in the main scanning direction to perform divided reading, and divided reading image information read by the reading unit. , A writing means for independently transferring and writing corresponding to each block of the LED array, and each block of the LED array of the writing means shift-transfers at least the divided read image information by shift transfer. Means and latch means for latching the divided read image information transferred by the shift transfer means,
In a digital image forming apparatus having at least a shift control signal for controlling a shift transfer operation of the shift transfer means or a delay control means for delaying either a latch control signal for controlling a latch operation of a latch means,
The digital image forming apparatus, wherein the delay control means corresponding to each block of the LED array comprises a first delay amount input means for inputting each delay amount. 【請求項８】 複数個の光電変換素子を用い，前記各光
電変換素子により原稿画像情報を主走査方向に重複させ
て分割読取を行う読取手段と，前記読取手段により読み
取った分割読取画像情報を，ＬＥＤアレイの各ブロック
に対応させて各々独立に転送，書き込みを行う書込手段
とを備え，前記書込手段のＬＥＤアレイの各々のブロッ
クは，少なくとも前記分割読取画像情報をシフト転送す
るシフト転送手段と，前記シフト転送手段により転送さ
れた前記分割読取画像情報をラッチするラッチ手段と，
少なくとも前記シフト転送手段のシフト転送動作を制御
するシフト制御信号或いはラッチ手段のラッチ動作を制
御するラッチ制御信号のいずれか一方を遅延制御する遅
延制御手段とを有するデジタル画像形成装置において，
前記ＬＥＤアレイの各ブロックに対応した前記遅延制御
手段が，各々の遅延量を入力する第１の遅延量入力手段
と，前記第１の遅延量入力手段を各々同量遅延させる第
２の遅延量入力手段とを具備することを特徴とするデジ
タル画像形成装置。8. A reading unit that uses a plurality of photoelectric conversion elements and divides the original image information by the respective photoelectric conversion elements in the main scanning direction to perform divided reading, and divided read image information read by the reading unit. , A writing means for independently transferring and writing corresponding to each block of the LED array, and each block of the LED array of the writing means shift-transfers at least the divided read image information by shift transfer. Means and latch means for latching the divided read image information transferred by the shift transfer means,
In a digital image forming apparatus having at least a shift control signal for controlling a shift transfer operation of the shift transfer means or a delay control means for delaying either a latch control signal for controlling a latch operation of a latch means,
The delay control unit corresponding to each block of the LED array has a first delay amount input unit for inputting each delay amount and a second delay amount for delaying each of the first delay amount input unit by the same amount. A digital image forming apparatus comprising: an input unit. 【請求項９】 複数個の光電変換素子を用い，前記各光
電変換素子により原稿画像情報を主走査方向に重複させ
て分割読取を行う読取手段と，前記読取手段により読み
取った分割読取画像情報を画像処理する複数の画像処理
手段と，前記画像処理手段から出力される画像情報をＬ
ＥＤアレイに対応させて各々独立に転送，書き込みを行
う書込手段とを備えたデジタル画像形成装置において，
前記複数の画像処理手段の回路構成が各々共通であるこ
とを特徴とするデジタル画像形成装置。9. A reading unit that uses a plurality of photoelectric conversion elements and divides the original image information by each photoelectric conversion element in the main scanning direction to perform divided reading, and divided reading image information read by the reading unit. A plurality of image processing means for performing image processing and image information output from the image processing means are set to L
In a digital image forming apparatus provided with a writing means for independently transferring and writing in correspondence with an ED array,
A digital image forming apparatus, wherein the plurality of image processing means have a common circuit configuration. 【請求項１０】 前記画像処理手段は，少なくともシェ
ーディング補正手段，Ａ／Ｄ変換手段，マトリクス演算
手段，パターン認識手段，重複領域補正手段から構成さ
れていることを特徴とする前記請求項９記載のデジタル
画像形成装置。10. The image processing means according to claim 9, wherein the image processing means comprises at least a shading correction means, an A / D conversion means, a matrix calculation means, a pattern recognition means, and an overlap area correction means. Digital image forming apparatus. 【請求項１１】 前記重複領域補正手段による補正処理
は，前記画像処理手段における各画像処理の最後に実行
されることを特徴とする前記請求項１０記載のデジタル
画像形成装置。11. The digital image forming apparatus according to claim 10, wherein the correction processing by the overlapping area correction means is executed at the end of each image processing in the image processing means.